TW200945585A - Dual gate lateral diffused MOS transistor - Google Patents

Dual gate lateral diffused MOS transistor Download PDF

Info

Publication number
TW200945585A
TW200945585A TW098105698A TW98105698A TW200945585A TW 200945585 A TW200945585 A TW 200945585A TW 098105698 A TW098105698 A TW 098105698A TW 98105698 A TW98105698 A TW 98105698A TW 200945585 A TW200945585 A TW 200945585A
Authority
TW
Taiwan
Prior art keywords
region
substrate
source
type
gate electrode
Prior art date
Application number
TW098105698A
Other languages
English (en)
Inventor
Hong-Ning Yang
Jiang-Kai Zuo
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of TW200945585A publication Critical patent/TW200945585A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200945585 六、發明說明： 【發明所屬之技術領域】 而 所揭示之標的物歸屬於半導體裝置之領域，且更特定 言，歸屬於功率電晶體半導體裝置之領域。 此申清案已於2008年3月31日在美國作為專利第 12/060，105號提出申請。 【先前技術】 開關模式轉換器及調節器廣泛用於電力管理應用，其中 包含用於料式f話及其他行動電子裝置之應用。沉至 糊關模式轉換器藉由將輸入能量臨時儲存於一電容 器磁陡組件（例如，一電感器）或此兩者中，且然後將 該所儲存之能量釋放至一不同電屢處之一輸出，來將一輸 入DC電壓位準轉換至—輸出Dc電壓位準。該能量之健存 及釋放藉由將方波或其他適合之切換輸入信號施加至一 功率電晶體之-控制端子而被控制。脈衝輸入之頻率稱為 切換頻率。 在努力使用越來越小之電感器及電容器之情況下，與開 關模式轉換器共同使用 < 開關料已穩$地增力口。使用較 高切換頻率之折衷係增加了暫態功率損失以及該功率電晶 體上之過熱風險。 【實施方式】 在一個態樣中，本發明揭示一種適用於一可以一超過 5 MHz或更多之切換頻率運作之開關模式轉換器之功率電 晶體，其包含一上覆於一半導體基板之一上表面之閘極介 138221.doc 200945585 電層及上覆於該閘極介電層之第一及第二閘極電極。該第 θ極電;^經橫向定位而上覆於該基板之—第—區域。該 第基板區域具有一第一摻雜或傳導或極性類型，其可係 η型或p型，但對於功率電晶體之一實施例而言 型。 κ 該功率電晶體之_第二閘極電極上覆於該閘極電介質且 ^向定位於該基板之1二區域上。該第二基板區域具有 L該第-類型之第二摻雜類型。對於NM〇s實施 例該第一摻雜類型係n型。該電晶體進一步包含一漂移 [域’、緊密靠近於該基板之一上表面之方式定位於該基 板内且橫向定位於該第一與第二基板區域之間。 :漂移區域下伏於一界定於該第一與第二閘極電極之間 之橫向間隙。該漂移區域具有第二摻雜類型，亦即，用於 MMOS實施例之η型摻雜。該漂移區域之一邊界自對準至第 閉極電極之—邊界，以使得在該漂移區域與該第-閘極 ❹電極之間存在很少橫向重叠。大量重疊之缺乏導致c抓所 產生之電晶體之閘極至汲極電容）之一所期望之減少^ Cgd 之減少使得該功率電晶體能夠以切換頻率運作，否則此將 係被禁止的。以較高切換頻率運作之能力使得可用較小反 應組件（例如，電容器及/或電感器）實施該開關模式轉換 器。 該功率電晶體之基板進一步包含第一及第二源極/汲極 區域。該等源極/汲極區域具有第二摻雜類型，亦即，用 於NMOS實施例之η型。第一源極/汲極區域之一邊界對準 138221.doc -5- 200945585 至第一閘極電極，而第二源極/汲極區域之一邊界對準至 第一閘極電極。第一基板區域在該第一源極/汲極區域與 該漂移區域之間橫向延伸，而第二基板區域在該漂移區域 與該第二源極/汲極區域之間橫向延伸。在某些實施例 中，該漂移區域之一摻雜濃度超過該第二基板區域之一摻 雜濃度且該第一源極/沒極區域之一捧雜濃度超過該漂 移區域之該摻雜濃度。 該所揭示功率電晶體可在該第一源極/汲極區域之一橫
向邊緣處包含-輕摻雜延伸區域。該延伸區域具有第二換Q 雜類型，亦即，用MNM〇s實施例之11型，但該延伸區域之 雜質濃度比該第-源極/沒極區域之摻雜濃度至少小一數 量級。 在某些實施例中，該基板之其中形成該等 該部分係—輕摻雜P型或η型外延層。—第—井可納入至第 -基板區域中且一第二井可納入至第二基板區域中。在 醒0S實施例中，該第一井可係一Ρ井且該第二井可係-η ❹ 井。該第一井可大致佔用全部的第一基板區域。另一選擇 係：第-井可揭限於該第一區域中一下伏於該第一源極/ 汲極區域之部分。在此宭 你壮㈣楚 Ρ型外延層之雜質分 佈佔用該第一基板區域之剩餘部分。 在另一態樣中，一適用於一 i^ ^ 仃動電子裝置（例如，一蜂 ^ ^. 之所揭示開關模式轉換器 l含雙閘極功率電晶體。該 ^ ^刀年電晶體包含一上覆於一 土扳之第一區域之第一閘極雷极 网極電極、一上覆於該基板之一 138221.doc 200945585 第二區域之第二閘極電極及一在該基板内該第一與第二美 板區域之間的漂移區域。該漂移區域下伏於一界定於該= 一與第二閘極電極之間的間隙。第一基板區域在一第^源 極/汲極區域與該漂移區域之間橫向延伸，而第二基板區 域在該漂移區域與一第二源極/汲極區域之間橫向延伸。
該第一及第二源極/汲極區域具有一第一傳導類型（如，〇 型），而該第一基板區域具有一第二傳導類型（如，ρ型）。 該漂移區域及該第二基板區域亦具有該第一傳導類型。在 某些實施例中，該等源極/汲極區域之摻雜濃度大於該漂 移區域之摻雜濃度，該漂移區域之摻雜濃度又大於該第二 基板區域之摻雜濃度。 該漂移區域之-邊界自對準至該第—閘極電極，從而導 致在該第一閘極電極與該漂移區域之間存在很少或無電容 性重疊。在某些實施例中，舉例而言，在第一閘極電極與 漂移區域之間之橫向重疊少於約2〇奈米。第一基板區域可 包3第一井且第二基板區域可包含一第二井。該第一井 可大致侷限於該第一基板區域中一下伏於該第一源極/汲 極區域之口@該第區域之剩餘部分係一輕換雜 外延層。 該開關模式轉換器可經組態以接收一耦合至該功率電晶 體之一源極/沒極端子之Dc輸人電。該開關模式轉換器 經組態以產生—具有—$同於該Dc輸人電塵之—值之值 之DC輸出電壓。一開關模式升壓轉換器產生一超過該輸 入電壓之輸出電壓，而一開關模式降壓轉換器產生一小於 138221.doc 200945585 該輸入電壓之輸出電壓。該開關模式轉換器可運作以將一 切換輸入信號耦合至該第一閘極電極且進一步經組態以將 一偏置信號耦合至該第二閘極電極。該切換輸入信號之一 切換頻率可超過5 MHz或更多。 在又一態樣中，一用於製造一功率電晶體之所揭示之方 法包含形成一上覆於一基板之一半導體外延層之閘極介電 層。一第一閘極電極及一第二閘極電極經形成而上覆於該 閘極電介質。該第一閘極電極經橫向定位而上覆於該外延 層之一第一區域，而該第二閘極電極經橫向定位而上覆於 該外延層之一第二區域。該第一與第二閘極電極之間一橫 向位移界定一上覆於該外延層之該第一與第二區域之間之 一邊界之間隙。一漂移區域形成於下伏於該間隙之該外延 層中，其中該漂移區域之一邊界自對準至該第一閘極電 極。源極/汲極區域形成於該外延層之該第一及第二區域 中。 該外延層之該第一區域可係一 Ρ型區域，在此情況下， 該外延層之該第二區域係一η型區域，該漂移區域係一具 有一大於該第二區域之一摻雜濃度之摻雜濃度之η型區 域，且該第一及第二源極/汲極區域包括具有大於該漂移 區域之該摻雜濃度之摻雜濃度之η型區域。該方法可包含 在該外延層之該第一區域中形成一第一井，及在該外延層 之該第二區域中形成一第二井。形成該第一井可包含在該 外延層中形成一 ρ型井，其中該ρ型井之一摻雜濃度超過該 外延層之一摻雜濃度。在某些實施例中，該ρ型井之一邊 138221.doc 200945585 界對準至該第一閘極電極。 在此等實施例中，該P型井可
域之一橫向邊緣之暈圈區域。
中’功率電晶體10包含一橫向毗鄰一n η井14(本文中亦可稱 Φ 冑延伸之汲極區域14)之石夕？井12，其中卩井匕與⑷斗兩者 皆上覆於一 ρ型外延層U。 一閘極電極20上覆於一上覆於卩井12及一11井14之閘極氧 化物15。閘極電極20橫跨在卩井12與延伸之汲極區域14之 間的邊界13上。將閘極電極2〇用作一植入遮罩從而在ρ井 12中形成一 η型摻雜之輕摻雜延伸區域22，以使得延伸區 域22橫向自對準至閘極電極2〇β 一橫向毗鄰閘極電極2〇之 _ ;|電間隔件結構24充當一確定一重摻雜η型源極區域3〇之 橫向對準之植入遮罩。一稱為矽化物塊25(毗鄰閘極電極 20之一相對側而形成）之介電結構確定一重摻雜^型汲極區 域32之一橫向對準。 在閘極電極20與延伸之汲極區域14之間的橫向重疊有時 稱為累積長度（LACC)。lacc藉由減少最大電場、減少熱載 *il子；主入（HCI)損害及降低延伸之汲極區域14中之電阻而 有利地促成作為一高功率裝置之功率電晶體1〇之效能及/ 或可靠性。 13822I.doc 200945585 在閘極電極20與汲極區域32之間存在之一電容（本文中 稱為Cgd)係LDMOS功率電晶體1〇之固有性質。如係隨閉 極電介質厚度、閘極電介質之介電常數及Lee之量值而變 化。由於LACC在圖1中所繪示之功率電晶體1〇之該實施例 中相當大，因此功率電晶趙1〇之如係不期望地大而無法 用於以高頻率（如，大於約5 MHz之切換頻率）運作之開關 模式調節器中。較高頻率轉換器及調節器在使得能夠使用 較小電容器及/或磁組件之一嘗試中正變得越來越普遍。 現參照囷2至圖8，使用一半導體晶圓1〇1之局部剖視圖 來圖解闡釋一用於製作高頻率切換應用之一功率電晶體之 半導體製造製程之一實施例中之所選步驟。在圖2中，晶 圓101顯示為包含一橫向毗鄰一 1!井1〇6之卩井1〇4。卩井1〇4 上覆於一埋層102，其上覆於一外延（epi^1〇3e 1^井1〇6上 覆於一 p埋層（PBL)107，該p埋層上覆於埋層1〇2。埋層 102、p井104、η井106及PBL 107可以相應的離子植入而形 成。一單個離子植入製程用以形成植入η井1〇6及pBL 107 ° 在所閱述之實施例中’埋層102係一 η型層且epi層1〇3係 一 P型層，而在其他實施例中，埋層102可係一 p型層且epi 層103可係一 η型層。埋層102用以隔離卩井1〇4。類似地， PBL 107可係一用以隔離η井106之ρ型層。在此實施例中， 埋層102隔離PBL 107以及ρ井104。Epi層1〇3可外延生長於 一半導體（例如，梦或一電介質（例如，一氧化珍化合物）） 之一體基板（未繪示）上。在某些實施例中，epi層1 〇3係一 138221.doc -10· 200945585 具有-約2ΧΠ)”摻雜劑/cm3(2E15/cm3)《#雜密度之㈣ 層’ P井HM具有-約_7/cm3之掺雜密度且n井區域1〇6 具有-約1E17/cm3之摻雜密度。在某些實施例中，咖層 103及p井104用一p型雜質（例如，蝴）播雜而n井⑽用— η 型雜質（例如，磷或砷）摻雜。 在某些實施例中，ρ井104之一深度（在晶圓ι〇ι之一上表 面之下)係介於約800至1600奈米之範圍中且η井1〇6之一深
❹ 度係介於600至1400奈米之範圍中。在該所繪示之實施例 中，ρ井104比η井106深200奈米。 參照圖3，-閘極電介質110已經形成而上覆於晶圓ι〇ι 之一上表面Π1。閘極電介質11〇可係一熱形成電介質，例 如，一熱形成二氧化矽或另一熱形成氧化矽化合物。在其 他實施例中，閘極電介質110可係一「高κ」電介質（例 如，一矽氮化合物）或一金屬氧化物電介質（例如，Hf〇)。 閘極電介質110之一有效氧化物厚度可係介於約丨至5奈米 之範圍中，其中該有效氧化物厚度意指該層之厚度除以閘 極電介質110之電介質常數與二氧化矽之電介質常數之一 比率。如圖所示之閘極電介質110之厚度並非按比例繪 製，而是為清晰起見已放大。 現參照圖4，一第一閘極電極121及一第二閘極電極ι22 已經形成而上覆於閘極電介質110。第一閘極電極m經橫 向定位而上覆於ρ井104且第二閘極電極122經橫向定位而 上覆於η井106。第一與第二閘極電極121與122之間之一橫 向位移界定一上覆於？井1〇4與η井1〇6之間的接面ι〇5之橫 138221.doc 200945585 向間隙123。在某些實施例中，橫向間隙in之大小係介於 約100至300奈米之範圍中》第一閘極電極121之一橫向尺 寸可係介於約200至約400奈米之範圍中，且第二閘極電極 122之一橫向尺寸可係介於約100至約200奈米之範圍中。 第一閘極電極121及第二閘極電極122可以習用沈積、微 影及蝕刻製程同時形成。在某些實施例中，閘極電極121 及122係重摻雜多晶石夕，而在其他實施例中，閘極電極121 及122可包含各種金屬及其他傳導材料。 參照圖5，輕摻雜η型區域（本文中稱為LDD區域13 1、 132及133)形成於晶圓101中。LDD區域131、132及133可 藉由將一雜質（例如，砷或破）植入至使用第一及第二閘極 電極121及122來作為植入遮罩之晶圓1〇1中而形成。在此 實施例中，LDD區域131、132及133橫向自對準至閘極電 極121及122。LDD區域132及13 3可充當欲在後續製程步驟 中形成之源極/汲極區域之延伸植入。下伏於第一與第二 閘極電極121與122之間的間隙123之LDD區域131在本文中 稱為漂移區域131。由於第一閘極電極121與自對準之漂移 區域131之間的橫向重疊最小（如，20奈米或更少），且漂移 區域131小（如，橫向地少於300奈米且深度少於約1〇〇奈 米），因此該所繪示之結構在第一閘極電極121與一隨後將 形成於η井106内之汲極區域之間具有一固有小電容。據估 計，如本文中圖2至圖6中所闡述而製造之電晶體之Cgd比 一傳統LDMOS電晶體（例如，圖1中所繪示之功率電晶體 10)之Cgd少約5至20倍。 138221.doc -12- 200945585 在圖5中所繪示之實施例中，漂移區域ΐ3ι與ldd區域 132及133之形成同時形成。在其他實施例中可採用單獨 的植入及遮蔽步驟以獲得漂移區域131之一獨立於區域132 及133之摻雜要求之摻雜分佈。漂移區域131之摻雜劑類型 與p井104或η井106之摻雜劑類型相同。在某些實施例中， 漂移區域131之摻雜濃度可不同於ρ井1〇4、η井1〇6或此兩 者之摻雜濃度。在其中漂移區域131之摻雜濃度與其相同 類型之井區域（亦即，！3井104或11井1〇6)之摻雜濃度約相同 之任何實施例中，漂移區域131可難以與其相同類型之井 區域區別，且在此等實施例中，漂移區域i 3丨看似僅存在 於其相對類型之井區域中。 現參照圖6，間隔件結構141、142及143經形成而毗鄰閘 極電極121及122之側壁。間隔件141、142及143可由一諸 如各種氧化矽化合物、矽氮化合物、矽氧氮化合物或其一 組合等介電材料組成。上覆於漂移區域13丨之間隔件結構 143亦可稱為矽化物阻擋結構丨43。 現參考圖7 ’重摻雜n型源極/汲極區域145及147分別使 用一高劑量植入且隨後進行一活化退火而形成於ρ井1〇4及 η井106中。在某些實施例中，源極/汲極區域145及147具 有一大於約lE19/cm3之雜質濃度及一介於約75至約2〇〇奈 米之範圍中之深度。在包含源極/汲極區域145及147之情 況下’圖7繪示一雙閘極LDMOS功率電晶體150之一實施 例0 如圖7中所繪示’開關電晶體150由施加至第一及第二閘 138221.doc -13· 200945585 極電極121及122之信號來供電。更特定而言，圖7繪示一 施加至第一閘極電極丨21之第一電壓信號Vgl及一施加至第 二閘極電極122之第二電壓信號^^2 ^在某些實施例中， vgi表示一方波或其他適合之切換輸入信號且vg2表示一 DC偏置電壓。在―升壓功率轉換器之情況下，可由該 轉換器本身之輸出來偏置（亦即，不自一外部源極偏置）。 在其他實施例中，Vg2可由一外部且較佳地經調節之電源 來供應。下文結合圖9及圖1 〇論述功率電晶體丨5〇之作業及 效率。 圖8繪示功率電晶體15〇之一替代實施例。在圖8之實施 例中，P井104已橫向對準至第一閘極電極121之一邊緣， 以使得p井104大致侷限於源極/汲極區域145下方之一區 域。在此實施例中，叩丨層103延伸至一下伏於第一閘極電 極121之晶圓ιοί之上表面。一暈圈層17〇形成一包封ldd 區域132及源極/汲極區域145之一 p型雜質之高摻雜層。暈 圈層170防止表面穿通，而下伏於源極/汲極區域145且與 第一閘極電極121之一邊緣對準之口井丨㈣防止體穿通。儘 管在圖8中Cgd稍大’但epi層1〇3中之載流子之較低濃度可 有利於導致一高於圖7之驅動電流之驅動電流。 現參照圖9及圖1〇，闡述實施功率電晶體15〇之兩個 至DC轉換器。在圖9中，繪示一切換〇(：至1)(：步降式轉換 器（降壓轉換器）2〇0之一實施例之所選元件。在圖㈣，緣 示一切換DC至DC步升式轉換器（升壓轉換器）3〇〇之一實施 例之所選元件。功率電晶體15〇在經減少之功率消耗下達 138221.doc -14- 200945585 成高頻率作業之能力在步升式升壓器300之情況下更有 利’功率電晶體15〇適用於兩種類型之轉換器且本文闡述 了此兩者。在圖9中’降壓轉換器200接收一電壓輸入 (VIN)及一切換輸入信號2〇2，且產生一電壓輸出 (VOUT)，其中V〇uT之量值少於VIN之量值。降壓轉換器 200適用於一電子裝置之一電力管理模組且採用一如上所 闞述之雙閘極LD MOS功率電晶體15〇 ^使用功率電晶體 150’降壓轉換器2〇〇可運作以用於採用超過5 mHz且更佳 ® 地等於或超過10 MHz之切換頻率之應用。 在降壓轉換器200之該所繪示實施例中，切換輸入信號 202由功率電晶體丨50之一控制端子15丨接收或被施加至功 率電晶體150之一控制端子151。輸入電壓VIN連接至功率 電晶體150之一第一電流端子152-1。功率電晶體15〇之一 第二電流端子1 52-2連接至一二極體210之一陰極212。二 極體210之一陽極211連接至電路接地端。在某些實施例 Φ 中，輸入電壓VIN可表示由一電池或電子裝置之其他形式 之電源供應之電壓。 降壓轉換器200之一電感器220之一第一端子221-1連接 至二極體210之陰極212。電感器220之一第二端子221-2連 接至一電容器230之一第一端子231-1。電容器230之一第 二端子231-2連接至電路接地端。電容器230跨越降壓轉換 器200之第一及第二輸出端子240-1及240-2而連接。顯示一 負載250連接在輸出端子240-1與240-2之間。 在一接通階段（亦即’在斷定切換輸入信號202時之一間 138221.doc •15- 200945585 隔）期間，降壓轉換器200藉由自一電源Vin獲取能量同時 在反應組件（即電感器220及電容器23〇)中儲存及卸載過量 能量來將能量傳送至負載250,同時在該負載R中維持約恆 定之功率。在一關斷階段（亦即，在未斷定切換輸入信號 202時之一間隔）期間，卸載先前儲存於電感器22〇及^容 器230中之能量以在該載入中維持約恆定之功率。 功率電晶體150運作於關於一 M〇s電晶體之—習用ι ν圖 表之三個主要區域中。在該接通階段期間，功率電晶體 1 5 0運作於一其中源極/汲極電壓v d s相對小且源極/汲極電 流高之接通階段狀態中。在關斷階段期間，功率電晶體 150運作於一其中源極/汲極電壓可變，但汲極電流不充分 大於一洩漏電流值之關斷階段狀態中。在自接通階段狀態 至關斷階段狀態之暫態切換期間，功率電晶體15〇運作於 一其中Vds及Ids兩者可皆大之暫態區域中。 功率電晶體150之一效率量測係以負載250中所耗散之功 率與總耗散功率（即’負載250中所耗散之功率加上功率電 晶體150中所耗散之功率、二極艎21〇中所耗散之功率與暫 態功率（表示在功率狀態轉變期間所耗散之功率）之和）之比 率來反映。定性而言，顯然，當暫態功率耗散最小化時且 當該功率電晶體本身中所耗散之功率減少時，效率得以改 良。 出於在減少之功率消耗下達成高頻率作業之目的，關鍵 之功率消耗組成部分係暫態功率損失。暫態功率損失可表 示為頻率與每循環所耗散之暫態功率之一平均數之乘積。 138221.doc •16- 200945585 功率電晶體1 50之效率可藉由減少每循環所耗散之暫態功 率（下文更簡單地稱為暫態功率）來改良。 該暫態功率之減少可藉由最小化閘極電荷、減少閘極至 汲極電容Cgd或此兩者來達成。歸因於該閘極電極與該基 板之通道區域之間的重疊程度（由累積長度Lacc表示），圖1 中所繪不之功率電晶體1〇之Cgd之值係相當大。然而，相 反，如圖7或圖8中所繪示之功率電晶體15〇之cgd相對小’ 此與第一閘極電極121與漂移區域131之間的橫向重疊之相
當小的數量相一致因此，功率電晶體15〇具有比功率電 晶體10大量減少之暫態功率損失。 達成藉由使用第一閘極電極121及漂移區域131所達成之 較】的Cgd 4除了在習用功率電晶體中所需以達成高電壓 作業之相對長的漂移區域。然而，在功率電晶體15〇中， 使用兩個實體相異之閘極電極促進了在不包括該功率電晶 體之高電壓穩定性及作業之情況下進行高頻率作業所需的 Cgd之減少。在此組態中，第二閘極電極122支援閘極·汲 極電容之減少及暫態功率耗散之減少。第二閘極電極122 下方之區域亦充當-有效漂移區域以維持高沒極電壓偏置 且藉此支援高電壓作業。在升壓型開關之情況下，第二閉 極電極122可由該開關之輸出DC電壓來偏置。 現照圖1〇 ’繪示-步升式電壓轉換器（升壓轉換 施例之所選元件’轉換器3°°之該所緣 不霄施例採用一如本文中琳Μ 所闡述之雙閘極LD MOS功率雷 日日體15 0且適用於《一雷不r / \ t ^電子裝置（例如，—蜂巢式電話或另一 I38221.doc 200945585 類型之手持式裝置）之一電力管理單元中。藉由採用一如 本文中所闡述之雙閘極LD MOS功率電晶體，升壓轉換器 300可以超過5 MHz之切換頻率且更佳地以等於或超過1〇 MHz之切換頻率運作。 在該所繪示之實施例中，升壓轉換器3〇〇在一連接至一 電感器320之一第一端子之輸入端子3〇2處接收輸入 電壓VIN。電感器32〇之一第二端子321_2連接至功率電晶 體150之第一電流端子152-1。功率電晶體15〇之控制端子 1 5 1經組態以接收可由一習用脈衝寬度調變（pwM)電路（未 繪示）產生之切換輸入信號302。 功率電晶體150之第一電流端子152_丨連接至二極體31〇 之陽極311。二極體310之一陰極312連接至一電容器33〇之 —第一端子331-1。電容器330之一第二端子331·2連接至電 路接地端，以使得電容器330與其間連接有一輸出負載35〇 之輸出端子340-1與340-2並聯連接。 現參照圖11，一方塊圖繪示一行動電子裝置5〇〇之一實 施例之所選元件。行動電子裝置500包含無線通信功能性 且可表示一蜂巢式電話或支援無線電話之其他類型之行動 裝置。 在該所繪示之實施例中，行動電子裝置5〇〇包含一向一 電力管理單元506提供一供應信號之電池5〇2。電力管理單 元506可包含一電池充電器（未繪示）及/或一 AC配接器（未繪 不）以使得一 AC電源可用以向行動電子裝置5〇〇供電、向電 池502再充電或此兩者。 13822l.d〇i -18- 200945585 電力管理單元506產生至少一個DC供應信號508，其向 一數位基帶510、一類比基帶520或此兩者提供電力。在某 些實施例中’電力管理單元506向數位基帶510提供一第一 供應信號508且向類比基帶520提供一第二供應信號518。 在某些實施例中，由電力管理單元506所產生之該（等）供應 信號可具有一比由電池502或由一 AC配接器單元之輸出所 提供之一供應信號之一量值大或小之量值。在此等實施例 中’電力管理單元506可包含一採用至少一個雙閘極ld ❹ MOS功率電晶體15〇之切換降壓轉換器（例如，圖9中所繪 示之降壓轉換器200)、一採用至少一個雙閘極ld MOS功 率電晶體150之切換升壓轉換器（例如，圖1〇中所繪示之升 壓轉換器300)或此兩者。 在該所繪示實施例中，數位基帶5 1 〇與一或多種類型之 記憶體522、一控制一 LCD顯示螢幕530之LCD控制器524 及一CCD/CMOS相機526介接。類比基帶520與各種元件介 接’其中包含一小鍵盤532、一揚聲器534、一麥克風536 參 及一射頻（RF)收發器540。RF收發器540連接至一向一RF 天線544施加一 RF通信信號之RF功率放大器542。端視該 實施方案，類比基帶520及其相關聯之裝置可支援其中包 含第二代（3G)協定或第二代（2G)協定（其中包含2.5G協定） 之各種蜂巢式通信協定中之任一者。藉由倂入雙閘極Ld MOS功率電晶體，行動電子裝置5〇〇可以超過5 MHz或更 多之切換頻率運作，且因此可能夠使用比在其電力管理單 元中採用習用功率電晶體之一電子裝置中可達成之反應組 138221.doc -19· 200945585 件更小之反應組件（其中包含電感器及電容器）來達成可靠 的功率轉換。 儘管本文中已參照特定實施例闡述了本發明，但在不背 離如下文之申請專利範圍中所陳述之本發明之範缚之情況 下，可作出各種修改及改動。舉例而言，該等所繪示之實 施例可用供閘極電極使用之各種材料來實施。因此，應從 闡釋性而非限制性意義上來看待該說明書及附圖，且所有 此等修改皆意欲包含於本發明之範疇内。本文結合具體實 施例所闞述之任何益處、優點或問題之解決方案並非意欲⑬ 被視為任何或所有請求項之一關鍵、必需或基本特徵或要 素。 除非另有說明，否則諸如 以在此等術語所闡述之元件 此等術語不必意欲指示此等 序0 「第一」及「第二」等術語用 之間任意地加以區別。因此， 元件之時間上的或其他優先次 【圖式簡單說明】
本發明係以實例方式予以圖解闡釋且不受附圖限制，在 附圖中相同參考編號指示相同元件^ @中之元件係為簡化 及清晰起見而圖解闡釋，且不必按比例繪製。 體之一實 晶圓之局 圖1係一橫向擴散金屬氧化物半導體功率電晶 施例之一局部剖視圖； 圖2係一在一製造製程中之一所選階段處之一 部剖視圖； 圖3纷示圖2之後的處理 其中一閘極介電層經形成而上 138221.doc -20· 200945585 覆於該晶圓； 圖4繪示圖3之後的處理，其中第一及第二閘極電極經形 成而上覆於該閘極介電層； 圖5緣示圖4之後的處理，其中延伸區域及-漂移區域納 入至基板中； 圖6綠示圖5之後的處理，其中間隔件及阻擔結構形成； 圖7繪示圖6之後的處理，其中源極/汲極區域形成. Φ 圖8緣示一由圖7所表示之處理之替代方案. 圖9繪示一包含所揭示之功率電曰 門， 或降壓轉換ϋ之所選元件； BS @關模式步降式 圖10緣示一包含所揭示之功率^胃 或升壓轉換器之所選元件；及 4關模式步升式 圖11繪示-包含一倂入有一所 所揭示功率電晶體之電力管 汗關模式轉換器及一 元件。 單元之行動電子裝置之所選 【主要元件符號說明】 10 功率電晶體 11 P型外延層 12 發P井 13 邊界 14 η井 15 閘極氧化物 20 閘極電極 22 輕摻雜延伸區 138221.doc 2J- 200945585 24 介電間隔件結構 25 矽塊 30 重掺雜η型源極區域 32 重摻雜η型汲極區域 101 半導體晶圓 102 埋層 103 外延層 104 Ρ井 105 接面 106 η井 110 閘極電介質 111 上表面 121 第一閘極電極 122 第二閘極電極 123 橫向間隙 131 漂移區域/LDD區域/輕摻雜η型區域 132 LDD區域/輕摻雜η型區域 133 LDD區域/輕摻雜η型區域 141 間隔件結構 142 間隔件結構 143 間隔件結構/矽化物阻擋結構 145 重摻雜η型源極/汲極區域 147 重摻雜η型源極/汲極區域 150 雙閘極LDMOS功率電晶體 138221.doc -22- 200945585 151 控制端子 152-1 第一電流端子 152-2 第二電流端子 170 暈圈層 200 降壓轉換器 202 切換輸入信號 210 二極體 211 陽極 ❿ 212 陰極 220 電感器 221-1 第一端子 221-2 第二端子 230 電容器 231-1 第一端子 231-2 第二端子 240-1 第一輸入端子 應 w 240-2 第二輸入端子 250 負載 300 升壓轉換器 302 310 輸入端子/切換輸入信號 二極體 311 陽極 312 陰極 320 電感器 138221.doc -23- 200945585 321-1 第一端子 321-2 第二端子 331-1 第一端子 331-2 第二端子 340-1 輸出端子 340-2 輸出端子 350 輸出負載 500 行動電子裝置 502 電池 506 電力管理單元 508 DC供應信號/第 510 數位基帶 518 第二供應信號 520 類比基帶 522 記憶體 524 LCD控制器 526 CCD/CMOS 相機 530 LCD顯示螢幕 532 小鍵盤 534 揚聲器 536 麥克風 540 RF收發器 542 RF功率放大器 544 天線 供應信號 138221.doc -24-

Claims (1)

  1. 200945585 七、申請專利範面： 1. 一種功率電晶體，其包括： =開極介電層，其上覆於一半導體基板之一上表面； 一第-間極電極’其上覆於該閘極介電f且經橫向定 位而上覆於該基板之一第一區域，該第一區域具有一選 自一 η型摻雜及一 p型摻雜之第一摻雜類型； -第二閘極電極，其±覆於該閘㈣電質且橫向定位 於該基板之-第二區域上方，該第二區蜂具有一選自一 > η型摻雜及一卩型摻雜之第二摻雜類型，其中該第一類型 與該第二類型不同； 該基板内之一漂移區域，其橫向定位於該第一與第二 基板區域之間，該漂移區域下伏於一界定在該第一與第 一閘極電極之間的橫向間隙，其中該漂移區域之一邊界 對準至該第一閘極電極，該漂移區域具有該第二摻雜類 型； • 該基板中之一第一源極/汲極區域，該第一源極/汲極 區域具有該第二摻雜類型，其中該第一源極/汲極區域之 一邊界對準至該第一閘極電極；及 該基板中之一第二源極/沒極區域，該第二源極/汲極 區域具有該第二摻雜類型，其中該第二源極/汲極區域之 一邊界對準至該第二閘極電極。 2·如請求項1之功率電晶體，其中該第一基板區域橫向延 伸於該第一源極/汲極區域與該漂移區域之間且其中該第 二基板區域橫向延伸於該漂移區域與該第二源極/汲極區 138221.doc 200945585 域之間。 3. 如請求項1之功率電晶體’其中該漂移區域之一摻雜濃 度大於該第一基板區域之一換雜濃度且其中該第一源極/ 汲極區域之一摻雜濃度超過該漂移區域之該摻雜濃度。 4. 如請求項1之功率電晶體，其進一步包括一在該第一源 極/沒極區域之一橫向邊緣處之延伸區域，其中該延伸區 域具有該第一掺雜類型’但其中該延伸區域之一雜質濃 度比該第一源極/汲極區域之該摻雜濃度少至少一數量 級0 5. 如請求項1之功率電晶體，其中該第一基板區域包含一 第一井且該第二基板區域包含一第二井。 6. 如請求項5之功率電晶體，其中該第一井大致侷限於該 第一基板區域中一下伏於該第一源極/汲極區域之部分。 7. —種適用於一行動電子裝置之一電力管理單元内之開關 模式轉換器，該開關模式轉換器包括： 一雙閘極功率電晶體，其包含一上覆於一基板之一第 一區域之第一閘極電極、一上覆於該基板之一第二區域 之第閘極電極及一在該基板内該第一與第二基板區域 之門的k移區域，該漂移區域下伏於一界定於該第一與 第二閘極電極之間的間隙；且 其中該第一基板區域橫向延伸於一第一源極/汲極區域 與該漂移區域之間’且其中該第二基板區域橫向延伸於 該漂移區域與一第二源極/汲極區域之間； 其中該第一源極/汲極區域具有一第一傳導類型，該第 138221.doc 200945585 一基板區域具有一不同於該第一類型極性之第二傳導類 型，該漂移區域具有該第一傳導類型，該第二基板區域 具有該第一傳導類型，且該第二源極没極區域具有該第 一傳導類型。 8. 9. ❹ 10. 11. 12. 參 13. 14. 如s青求項7之開關模式轉換器，其中該漂移區域之一邊 界橫向對準至該第一閘極電極。 如凊求項8之開關模式轉換器，其中一在該第一閘極電 極與該漂移區域之間的橫向重疊少於約2〇奈米。 如清求項7之開關模式轉換器，其中該第二源極/汲極區 域之一摻雜濃度超過該漂移區域之一摻雜濃度，且其中 該漂移區域之該摻雜濃度超過該第二基板區域之一摻雜 濃度。 如請求項7之開關模式轉換器，其進一步包括一在該第 一基板區域内之第一井及一在該第二基板區域内之第二 井。 如請求項11之開關模式轉換器，其中該第一井大致侷限 於該第一基板區域中一下伏於該第一源極/汲極區域之部 分。 如請求項7之開關模式轉換器，其中該開關模式轉換器 經組態以接收一耦合至該功率電晶體之一源極/汲極端子 之DC輸入電壓，且進一步經組態以產生一具有一不同於 該DC輸入電壓之一值的值之Dc輸出電壓。 如請求項13之開關模式轉換器，其中該開關模式轉換器 經組態以將一切換輪入信號耦合至該第一閘極電極，且 138221.doc 200945585 進一步經組態以將一偏置信號耦合至該第二閘極電極。 15. 如凊求項14之開關模式轉換器，其中該切換輸入信號之 一切換頻率超過約5 MHz。 16. —種用於製造一功率電晶體之方法，其包括· 形成一上覆於一基板之一外延層之閘極介電層，該外 延層包括一半導體材料； 形成上覆於該閘極電介質之一第一閘極電極及一第二 閘極電極，該第一閘極電極上覆於該外延層之一第一區 域且該第二閘極電極上覆於該外延層之一第二區域，其❹ 中該第一與第二閘極電極之間之一橫向位移界定一上覆 於該外延層之該第一與第二區域之間之一邊界之間隙； 在下伏於該間隙之該外延層中形成一漂移區域，該漂 移區域之一邊界對準至該第一閘極電極；及 在該外延層之該第-區域中形成一第一源極/沒極區域 且在該外延層之該第二區域中形成一第二源極/汲極區 域0 17.如請求項16之方法’其中該外延層之該第一區域係一 p❹ 里區域該外延層之該第二區域係一 n型區域，該漂移 區域係I有-大於該第=區域之一捧雜濃度之播雜濃 度之η型區域’且該第—及第二源極/沒極區域包括具有 大於該漂移區域之該摻雜濃度之摻雜濃度之η型區域。 如明求項16之方法’其進__步包括在該外延層之該第一 區域中开ν A H -井及在該外延層之該第二區域中形成 一第二井》 138221.doc -4- 200945585 包括在該外延層 濃度超過該外延 19.如請求項is之方法，其中形成該第—井 中形成一 p型井’其中該p型井之一摻雜 層之一摻雜濃度》 20.如請求項19之方法，其中該p型井之— 邊界對準至該第 一閘極電極’其中該P型井大致侷限於該外延層中一下 伏於該第一源極/汲·極區域之部分，該方法進一步包括形 成一毗鄰該第一源極/汲極區域之一橫向邊緣之暈圈區 域。 ❹
    138221.doc
TW098105698A 2008-03-31 2009-02-23 Dual gate lateral diffused MOS transistor TW200945585A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/060,105 US7910991B2 (en) 2008-03-31 2008-03-31 Dual gate lateral diffused MOS transistor

Publications (1)

Publication Number Publication Date
TW200945585A true TW200945585A (en) 2009-11-01

Family

ID=41116937

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105698A TW200945585A (en) 2008-03-31 2009-02-23 Dual gate lateral diffused MOS transistor

Country Status (4)

Country Link
US (2) US7910991B2 (zh)
EP (1) EP2263254A4 (zh)
TW (1) TW200945585A (zh)
WO (1) WO2009123787A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI506783B (zh) * 2011-04-28 2015-11-01 Macronix Int Co Ltd 半導體結構及其製造方法與操作方法
US11430888B2 (en) 2020-07-02 2022-08-30 Micron Technology, Inc. Integrated assemblies having transistors configured for high-voltage applications

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US8288845B2 (en) * 2008-11-14 2012-10-16 Triquint Semiconductor, Inc. Package including proximately-positioned lead frame
DE112010005265B4 (de) * 2010-02-15 2020-09-10 Texas Instruments Incorporated Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
EP2405466B1 (en) * 2010-07-05 2014-04-23 ams AG Symmetric LDMOS transistor and method of production
JP5828093B2 (ja) * 2010-10-25 2015-12-02 パナソニックＩｐマネジメント株式会社 電源装置
US9362398B2 (en) * 2010-10-26 2016-06-07 Texas Instruments Incorporated Low resistance LDMOS with reduced gate charge
US8610206B2 (en) * 2011-02-18 2013-12-17 Macronix International Co., Ltd. Split-gate lateral diffused metal oxide semiconductor device
CN102184867A (zh) * 2011-04-22 2011-09-14 上海宏力半导体制造有限公司 Edmos器件的制造方法
US8853825B2 (en) 2011-09-27 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. ESD protection apparatus
US9658294B2 (en) 2011-11-04 2017-05-23 Nxp Usa, Inc. Testing a switched mode supply with waveform generator and capture channel
US9559170B2 (en) * 2012-03-01 2017-01-31 X-Fab Semiconductor Foundries Ag Electrostatic discharge protection devices
JP6043193B2 (ja) * 2013-01-28 2016-12-14 株式会社東芝 トンネルトランジスタ
US9240463B2 (en) 2013-05-24 2016-01-19 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
US9059276B2 (en) 2013-05-24 2015-06-16 International Business Machines Corporation High voltage laterally diffused metal oxide semiconductor
US9236449B2 (en) 2013-07-11 2016-01-12 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
EP2983210A1 (en) 2014-08-05 2016-02-10 Nxp B.V. Semiconductor device
US9905428B2 (en) * 2015-11-02 2018-02-27 Texas Instruments Incorporated Split-gate lateral extended drain MOS transistor structure and process
CN111463263B (zh) * 2020-01-22 2022-07-01 上海晶丰明源半导体股份有限公司 具有场板结构的低栅电荷器件及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254890A (en) * 1992-01-16 1993-10-19 Acer Incorporated Ground bouncing reducing circuit and method
US5973367A (en) * 1995-10-13 1999-10-26 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
JP2001168647A (ja) * 1999-12-13 2001-06-22 Hitachi Ltd 高周波電力増幅モジュール及び無線通信装置
WO2001047030A1 (en) 1999-12-20 2001-06-28 Koninklijke Philips Electronics N.V. Depletion type mos transistor
US20020053695A1 (en) 2000-11-07 2002-05-09 Chorng-Wei Liaw Split buried layer for high voltage LDMOS transistor
US6822292B2 (en) 2001-11-21 2004-11-23 Intersil Americas Inc. Lateral MOSFET structure of an integrated circuit having separated device regions
DE10303232B4 (de) * 2002-01-31 2015-04-02 Infineon Technologies Ag Hochvolt-MOS-Feldeffekttransistor
US6825531B1 (en) 2003-07-11 2004-11-30 Micrel, Incorporated Lateral DMOS transistor with a self-aligned drain region
US6927453B2 (en) 2003-09-30 2005-08-09 Agere Systems Inc. Metal-oxide-semiconductor device including a buried lightly-doped drain region
US7329922B2 (en) 2004-11-30 2008-02-12 Agere Systems Inc. Dual-gate metal-oxide semiconductor device
US7229873B2 (en) * 2005-08-10 2007-06-12 Texas Instruments Incorporated Process for manufacturing dual work function metal gates in a microelectronics device
JP2007311498A (ja) * 2006-05-17 2007-11-29 Denso Corp 半導体装置
US7608513B2 (en) * 2007-01-25 2009-10-27 Freescale Semiconductor, Inc. Dual gate LDMOS device fabrication methods
JP5361419B2 (ja) * 2009-01-29 2013-12-04 セイコーインスツル株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI506783B (zh) * 2011-04-28 2015-11-01 Macronix Int Co Ltd 半導體結構及其製造方法與操作方法
US11430888B2 (en) 2020-07-02 2022-08-30 Micron Technology, Inc. Integrated assemblies having transistors configured for high-voltage applications
TWI796719B (zh) * 2020-07-02 2023-03-21 美商美光科技公司 具有經組態以用於高電壓應用之電晶體之整合總成及形成整合總成之方法

Also Published As

Publication number Publication date
US20090244928A1 (en) 2009-10-01
US8513734B2 (en) 2013-08-20
EP2263254A1 (en) 2010-12-22
WO2009123787A1 (en) 2009-10-08
US7910991B2 (en) 2011-03-22
EP2263254A4 (en) 2013-12-25
US20110169078A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
TW200945585A (en) Dual gate lateral diffused MOS transistor
US8936980B1 (en) Dual gate lateral double-diffused MOSFET (LDMOS) transistor
US8912600B2 (en) Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
US7842967B2 (en) Semiconductor device used in step-up DC-DC converter, and step-up DC-DC converter
US9673319B2 (en) Power semiconductor transistor with improved gate charge
US8785282B2 (en) Two step poly etch LDMOS gate formation
TW201145515A (en) LDMOS device with p-body for reduced capacitance
TW201030938A (en) Co-packaging approach for power converters based on planar devices, structure and method
US8891266B2 (en) Monolithic high voltage multiplier having high voltage semiconductor diodes and high-k capacitors
TW201042754A (en) A vertical DMOS device with an integrated low power leaker device and method of making thereof
US20140327073A1 (en) Semiconductor apparatus and manufacturing method thereof
TW200931662A (en) Semiconductor device and manufacturing method thereof
TW434648B (en) P-channel trench mosfet structure
CN107546224A (zh) 半导体器件
CN114464602A (zh) 用于与金属氧化物半导体场效应晶体管集成的增强型电容器
TW201140841A (en) LDMOS with no reverse recovery
KR100774112B1 (ko) 전력 스위치로 사용하기 위한 탄화규소 n 채널 금속 산화물 전계 효과 트랜지스터 및 그 제조 방법
Bianchi et al. High voltage devices integration into advanced CMOS technologies
KR20140105056A (ko) 반도체 소자 및 그 제조방법
KR100902596B1 (ko) 반도체 소자와 그의 제조방법 및 반도체 소자를 이용한변압회로
CN1388585A (zh) 化合物半导体开关电路装置
US10236288B2 (en) Integrated on-chip junction capacitor for power management integrated circuit device
US7615822B1 (en) Diffused drain transistor