TW200941928A - Low noise and low input capacitance differential MDS LNA - Google Patents

Description

200941928 九、發明說明： 【發明所屬之技術領域】 所揭示之實施例係關於低雜訊放大器》 【先前技術】 無線電接收器（諸如，蜂巢式電話之接收器）中的第一放 大級通常為一稱為低雜訊放大器（LNA)的放大器電路。 LNA減少後面的級的雜訊作用並設定整個接收器之最低可 達成雜訊位準。LNA因此通常被設計成具有高增益以最小 化在不引入不可接受地大的量的失真的情況下所引入之雜 訊的量。若將具有純單頻率之正弦輸入信號供應至一線性 放大器之輸入，則該放大器將輸出該輸入信號之一放大型 式。輸出信號將僅具有單頻率，且此頻率將為輸入信號之 頻率。然而，若將相同正弦輸入信號供應至展現一定量之 非線性之放大器的輸入，則該放大器將在輸入信號之頻率 下輸出輸入信號之一放大型式，但該放大器亦將輸出具有 其他頻率之一或多個其他信號。將此等其他信號稱作"失 真"。輸入信號（或多個輸入信號）與放大器之特定非線性之 間的相互作用可為複雜的’且失真的類型亦可為複雜的並 取決於放大器及輸入信號之許多不同特性。 更特定言之，有時使用以下形式之方程式來描述非線性 放大器之跨導： y = g°+glX + g2x2 + gV (方程式！） 在方程式1中，X表示輸入信號0 主_ 现且y表不所得輸出信號。將 137106.doc 200941928 項ΑΧ及g#2與gsX3分別稱作一階項（或"線性項”）、二階項 及一 P自項右X(輸入信號）係電壓且y(輸出信號）係電流， 則將gl稱作”線性跨導絲"，而將係數§2和以分別稱作二 階跨導係數和三階跨導係數。 當LNA之輸出功率增大時，所產生之失真的量值增大的 速度比所要信號之#值增大的速度快。在某一輸出功率 下’失真之量值等於所要信號之量值。將此輸出功率(其 中三階失真之量值等於所要信號之輸出功率)稱作三階攔 截點删。大致上’若忽略對IIp3之二階作用，則由以下 方程式2來給出ΠΡ3 : "P3 = 7(^7^) (方程式 2) 蜂巢式電話中之接收器可用以在除存在待接收之所要信 號之外存在非吾人所I之信號的條件下接收信冑。將此等 非吾人所要之信號稱為干擾信號且其可具有非常不同之性 質。鄰近頻道信號及傳輸器信號僅為干擾信號之一些實 例。干擾信號可為離散載頻調或可具有一給定頻寬。出於 分析的目的，可將一非離散信號模型化為兩個正弦波信 號，每一正弦波信號具有一不同頻率，其中該兩個正弦波 信號的頻率差係該非離散信號的頻寬。 考慮待接收之所要信號具有1 GHz之頻率的情形。若第 一鄰近頻道接收干擾信號具有丨，001 GHz之頻率ωι，且第 二鄰近頻道接收干擾信號具有1.002 GHz之頻率ω2，且若 將此等兩個干擾信號的和作為變數X而供應至上述方程式工 137106.doc 200941928 中貝J所得yk號將歸因於項之乘方及立方而具有許多具 有許多頻率之分量。歸因於三階項及輸入信號之和的相關 聯立方，將存在輸出Υ之一分量，其具有㈣,）之頻率。 此刀量因此處於與所要信號相同之i GHz頻率下。由於此 失真刀量與所要信號具有相同之1 GHz頻率，所以不能藉 由遽波來將所要信號與失真分量分離。因此需要—更具線 ❿ ❹ 性之接收器以便減少此失真分量之量值。有時將此失真分 量稱作三階"互調失真，，。 此外，在根據分碼多重存取（CDMA)標準（諸如， DMA20GG)操作的蜂巢式電話巾，該蜂巢式電話具有一傳 輸器，該傳輸器可在與蜂巢式電話之接收器進行接收的相 同時間進行傳輸。儘管傳輸信號係在不同於所接收之所要 信，的頻帶中傳輸的，但該等傳輸信號可為強大的且係自 緊被接近於蜂巢式電話之高度敏感性接收器的蜂巢式電話 傳輸器輸出的。因此，一實質量的傳輸信號可回漏至接收 器中並引起失真問題。傳輸信號係在一頻帶中傳輸的，因 此可如上文所播述將其模型化為具有不同頻率之兩個信 號’其中該兩個信號之頻率差係頻道寬度。 接著此外’存在待接收之信號。將此信號稱作所要芦 號。考慮待接收之所要信號具有】GHz之接收頻率_ 形。若第一傳輸干擾信號係在職之頻率ωιΤ，且 第二傳輸干擾信號係在_·4 MHz之頻率ω2Τ，且若將該 兩個干擾信號與所要信號之和作為變數父而供應至上述方 程式1中，則所得丫信號將歸因於項之乘方及立方而具有許 137106.doc 200941928 夕具有許多頻率之分量。歸因於三階項及所得立方，碰巧 將存在輸出y之—個分量，其具有H 之頻率。在 此實例中此頻率$ i 〇〇〇6 GHz，且因此係在定中心於工 GHz處的_百萬赫寬的接收頻帶中。有時將此分量稱作"三 欠差拍失真分量，或三階"交又調變"分量。由於該交叉 調變分量係在接收頻帶中’所以通常不能藉由滤波來將其 與所要信號分離。因此亦需要一更具線性之接收器以便減 少此交又調變失真分量之量值。 除只是引入可接受量之失真之外，放大器應引入最小量 之雜訊。熱雜訊係歸因於在具有任何阻抗之電阻分量（諸 如，製成電晶體之半導體材料的電阻分量）内電子與原子 的隨機運動。因此利用電晶體之所有放大器均引入雜訊。 此雜訊在放大器中自然地出現並且係固有的。不能消除在 LNA之輸出中引入雜訊，但拙劣之設計可導致LNA添加比 必要之雜訊多的雜訊並放大比必要之預先存在之雜訊多的 預先存在之雜訊。由LNA輸出之雜訊接著流經接收器之剩 餘部分。因此將LNA設計成減少並最小化LNA輸出之雜訊 量。 習知地應用若干不同技術及電路拓撲以實現展現低雜訊 與失真效能的LNA。此等技術包括被稱作反饋消除、預失 真消除、前饋消除及後失真消除的技術。後失真消除技術 的三個特定實例在此處引起關注且被稱作主動後失真 (APD)技術、導數受加（DS)技術及修正導數疊加（mds)技 術。 137106.doc -10- 200941928 圖1(先前技術）係一利用主動後失真技術之差動LNA 1的 電路圖。此技術涉及使用偏壓於飽和區域中之四個場效電 晶體（FET)。將FET 2及FET 3稱作主FET。將FET 4及FET 5稱作消除FET。一對主FET與消除FET係如下操作的。主 FET 2(其界定電路之增益與雜訊指數）放大輸入引線5上之 輸入信號。將該輸入信號之一放大型式產生至節點6上。 由於主FET 2被組態為一共源放大器，所以被放大之信號 相對於輸入引線5上之輸入信號而具有近似1 8〇度之相移。 三階失真分量亦與輸入信號之所要放大型式一起存在於節 點6上之信號中。將節點6上之相移信號應用至消除FET 4 之輸入。消除FET 4被偏壓於飽和區域中，但仍然具有一 顯著非線性放大特徵。消除FET 4被設計成一差勁的放大 器，因為其產生一實質量的三階失真但僅將少量所要信號 (呈放大的形式）供應至其汲極上。將由FET 4輸出之失真 信號的量值設定為等於由FET 2輸出至節點6上之失真信號 的量值。由於消除FET 4被偏壓於飽和區域中，所以其所 輸出之失真以及其所輸出之放大之所要信號相對於節點6 上之三階失真分量而為180度不同相。在節點7處對自主 FET 2及消’除FET 4輸出的電流信號進行求和。此求和導致 消除兩個信號中之三階失真。不幸的是，除消除非吾人所 樂見之三階失真之外，此技術亦導致所要信號之一些消 除’因為所要信號之由FET2#aFET4輸出的放大型式彼此 同相LNA之增益因此被降低。針對關於圖}之差動⑶八 的進一步細節，見2007年10月4曰公開的公開之美國專利 137106.doc 200941928 申請案第2007/0229154號。 圖2(先前技術）係一利用導數疊加（DS)技術之單端]^^八 10的電路圖。此實例係一單端電路，如與圖丨之實例的差 動電路相反。在圖2之DS電路中，使用兩個fEt U&12。 將FET 12稱作主FET且其被偏壓於飽和區域中。將fet 11 • 稱作消除FET且其被偏壓於次臨界區域中。當將一偏壓於 • 飽和區域中之FET放大器的跨導方程式與一偏壓於次臨界 區域中之FET放大器的跨導方程式相比時，應認識到，該 兩個電晶體之跨導方程式之三階係數的正負號彼此相反。 然而，一階係數之正負號並非彼此相反。此意謂如與一偏 壓於飽和區域中之電晶體相比將一電晶體偏壓於次臨界區 域中導致其所輸出之三階失真信號相移，而如與偏壓於飽 和區域中之電晶體相比，如由次臨界偏壓型電晶體輸出之 所要信號的相位未被相移》*FET u及FET 12輸出之電流 因此在節點13上被求和，從而導致由消除FET 11輸出之失 e 真信號消除了由主FET12輸出之三階失真輸出。然而，消 除FET 11所輸出的具有所要輸入信號之頻率的信號相對於 "°由主而12輸出之所要信號之放大型式並非為180度不 同相，且因此節點13上之所要信號的一部分並未如在圖ι 之APS實例中被消除。 然而’利用圖2之DS技術具有—問題。源極退化電感14 產生一反饋路徑，其允許二階跨導係數促成三階失真。結 果，DS技術並未顯著增加三階攔截點πρ3。在〇3技術中了 Μ失真之二階作用導致—非吾人所要地低的πρ3。 137106.doc 12 200941928 圖3(先前技術）係一使用修正導數疊加（MDS)技術之LNA 15的圖。MDS技術相對於三階跨導係數g3MAIN對三階互調 失真的作用而改變三階跨導係數g3CANCEL對三階互調失真 的作用的量值及相位’使得其和（g3CANCEL作用與g3MAIN作 用）與二階係數g2MAIN對三階互調失真的作用不同相，而非 如在DS技術之狀況中按比例調整及旋轉二階跨導係數 g2MAIN對三階互調失真的作用。將消除FET 16之源極連接 至兩個電感器17與18之共同節點的目的係相對於主FET 19 之g2MAIN與g3MAIN作用而改變g3CANCEL作用的量值及相位。 因此，如與圖2之DS LNA 10的IIP3相比，圖3之MDS LNA 1 5具有一改良之IIP3。將理解，上文所陳述之相位關係與 電晶體操作的描述係簡化描述。此處呈現其以用於指導目 的。關於一使用修正導數疊加（MDS)技術之LNA的操作的 更詳細說明，見2005年8月11日公開的公開之美國專利申 請案第 2005/0176399號。 不幸的是，如與一使用一被偏壓於飽和區域中之FET的 放大器相比，一使用一次臨界偏壓型FET之放大器通常為 一有雜訊放大器。在圖3之MDS LNA電路15中，消除FET 1 6將非吾人所要之量的雜訊引入至LNA輸出中。此外，消 除FET 16之閘極耦接至LNA 15之輸入引線20，從而導致 LNA 15具有一非吾人所要地大的輸入電容。 【發明内容】 一差動MDS LNA包括被偏壓於飽和區域中的一第一電 晶體及一第二電晶體。該第一電晶體自一第一差動輸入信 137106.doc -13- 200941928 號節點接收一第一輸入信號並產生該第一輸入信號之一放 大型式以及一第一失真信號。該第二電晶體自一第二差動 輸入信號節點接收一第二輸入信號並產生該第二輸入信號 之一放大型式以及一第二失真信號。第一及第二輸入信號 一起為一差動輸入信號，其作為一差動輸入信號而被供應 至差動LNA之兩個差動輸入信號節點上。第二輸入信號因 此相對於第一輸入信號而為近似180度不同相。由於第一 電晶體及第二電晶體具有類似之電路祐撲，所以如自第二 電晶體輸出之信號相對於如自第一電晶體輸出之對應信號 而為近似1 80度不同相。 差動MDS LNA亦包括被偏壓於次臨界區域中的一第三 電晶體及一第四電晶體。該第三電晶體經耦接以接收第二 輸入信號之放大型式。在一實例中，第二輸入信號之此放 大型式自第二電晶體之汲極傳達、通過一電容器並傳達至 第三電晶體之閘極上。第三電晶體又輸出第二輸入信號之 一型式以及一第三失真信號。此處將該第三失真信號稱作 第一消除信號。 如由第三電晶體輸出之第二輸入信號之型式大體上與如 自第一電晶體輸出之第一輸入信號之放大型式同相。使如 自第三電晶體輸出之第二輸入信號之型式加至如自第一電 晶體輸出之第一輸入信號之放大型式，且將所得和輸出至 LNA之一第一差動輸出信號節點上。 歸因於第三電晶體被偏壓於次臨界區域中，如自第=電 晶體輸出之第一消除信號相對於如自第一電晶體輸出之第 137106.doc • 14- 200941928 一失真k號而為近似180度不同相。使如自第三電晶體輸 出之第一消除信號消除如自第一電晶體輸出之第一失真作 號的至少一部分’藉此減少放大器之第—差動輸出信號； 點上的失真的量值。以與耦接第三電晶體之方式類似的方 式來輕接被偏壓於次臨界區域中的第四電晶體，除了將第 四電晶體耦接成使得其所產生之第二消除信號將消除由第 二電晶體產生之第二失真信號的至少一部分之外。 第一電晶體及第二電晶體之源極係由退化電感器退化之 源極。可設定退化電感器之電感、第一、第二、第三及第 四電a曰體藉以被偏塵的DC偏電壓及偏電流以及第一、第 一、第二及第四電晶體的尺寸，使得第一消除信號之相位 及量值最佳地消除第一失真信號且使得第二消除信號之相 位及量值最佳地消除第二失真信號。 由於用以產生消除信號之電晶體（第三及第四電晶體）的 閘極並非如在習知MDS LNA中而耦接至LNA之差動輸入信 號節點’所以新穎差動MDS LNA之輸入電容得以減少。 由於在新穎LNA拓樸中存在兩個級，所以歸因於偏壓於次 臨界區域中之電晶體而被引入至新穎差動MDS LNA之輪 出中的雜訊得以減少。藉由將一具有有雜訊次臨界區域偏 壓型電晶體的第一放大級置放於第二級的前面，次臨界區 域偏壓型電晶體對整個電路輸出的雜訊作用得以減少。 上述内谷係概要且因此必然含有細節之簡化、一般化及 省略’因此，熟習此項技術者將瞭解，該概要僅具有說明 性且無論如何並非意指具有限制性。如僅由申請專利範圍 137106.doc -15· 200941928 界定的本文中所描述之設備及/或過程的其他態樣、發明 性特徵及優勢將在本文中所陳述之非限制性詳細描述中變 得顯而易見。 【實施方式】 圖4係根據一新穎態樣之一特定類型之行動通信設備1 〇〇 的非常簡化之高階方塊圖。在此實例中，行動通信設備 100係使用CDMA2000蜂巢式電話通信協定的3D蜂巢式電 話。該蜂巢式電話包括（除未予以說明之若干其他部件之 外）一天線102及兩個積體電路1 〇3與1 〇4。將積體電路1 〇4 稱為"數位基頻積體電路"或"基頻處理器積體電路"。積體 電路103係一 RF收發器積體電路。將rf收發器積體電路 103稱為”收發器"，因為其包括一傳輸器以及一接收器。 圖5係圖1之RF收發器積體電路1〇3的更詳細方塊圖。接 收器包括被稱為”接收鏈"1 〇5之部分以及一本地振盪器 (LO)106。當蜂巢式電話進行接收時，於天線1〇2上接收一 高頻RF信號107。來自信號107之資訊傳遞通過雙工器 108、匹配網路1〇9並通過接收鏈1〇5。信號1〇7藉由低雜訊 放大器（LNA) 110放大並藉由混頻器lu降頻轉換。所得降 頻轉換之仏號藉由基頻壚波器1 12濾波並被傳遞至數位基 頻積體電路104。數位基頻積體電路1〇4中之類比數位轉換 器113將信號轉換為數位形式且所得數位資訊由數位基頻 積體電路104中之數位電路處理。數位基頻積體電路1〇4藉 由控制由本地振盪器106供應至混頻器j〗丨之本地振盪器信 號（LO) 114的頻率來調諧接收器。 137106.doc 200941928 若蜂巢式電話正進行傳輸，則待傳輸之資訊藉由數位基 頻積體電路104中之數位類比轉換器115而轉換為類比形式 並被供應至一"傳輸鏈"116。基頻濾波器117濾出歸因於數 位類比轉換過程之雜訊。混頻器區塊n8在本地振盪器U9 的控制下接著將信號增頻轉換為一高頻信號。驅動器放大 器120及一外部功率放大器121放大高頻信號以驅動天線 102使得自天線102傳輸一高頻RF信號122。 圖6係進一步詳細展示LNA 110之電路圖。LNA 110包括 兩個差動輸入信號端子200及201、一 DC偏壓電路Μ 202、 一 DC偏壓電路C 203、一 Ml_主場效電晶體（FET) 204、一 M2—主 FET 205、一 Ml_ 消除 FET 206、一 Μ2_ 消除 FET 207、一第一疊接電路208(包括兩個FET 209與210)、一第 二疊接電路211(包括兩個FET 212與213)、兩個電容器214 與215、一第一退化電感器L1 216、一第二退化電感器L2 217、一 LNA負載21 8(包括兩個電感器219與220以及一電 容器221)及兩個差動輸出信號節點222與223。所有電晶體 204-207 > 209、210、212 及 213 為 Ν 通道 FET。電感器 216、217、219及220以及電容器214、215及221為使用半 導體製造過程而形成於RF收發器積體電路1〇3上的積體組 件。 偏壓電路Μ 2〇2將一 DC偏電壓VBIAS1供應至疊接FET 209及213之閘極上。偏壓電路Μ 202亦將一 DC偏電壓 VBIAS3供應至主FET 204之閘極上並將一 DC偏電壓 VBIAS4供應至主FET 205之閘極上，如所說明。設定此等 137106.doc -17- 200941928

偏電壓使得主FET 204與205被偏壓於其飽和操作區域中。 偏壓電路C 203將一 DC偏電壓VBIAS2供應至疊接FET 210 與212之閘極上。偏壓電路C 203亦將一 DC偏電壓VBIAS5 供應至消除FET 206之閘極上且將一 DC偏電壓VBIAS6供應 至消除FET 207之閘極上。設定此等偏電壓使得消除FET • 206及207被偏壓於其次臨界操作區域中。有時將次臨界操 -作區域稱作弱反轉操作區域中。儘管在圖6之實例中存在 用以偏壓疊接電晶體209、213、210及212的兩個偏電壓， © 但在其他實施例中，所有該等疊接電晶體之閘極被連接在 一起且使用單一 DC偏電壓來偏壓所有該等疊接電晶體。 圖7說明了圖6之新穎LNA電路110的操作。據稱該電路 為差動電路，因為其在差動輸入信號節點224及225上接收 一差動輸入電壓信號。一電壓輸入信號VIN+由匹配網路 109輸出並被供應至端子200及輸入節點224上’而一電壓 輸入信號VIN-由匹配網路109輸出並被供應至端子201及輸 入節點225上。此處出於解釋之目的而假定VIN+輸入信號 係一具有單頻率之純正弦信號。亦將此信號稱作所要輸入 信號。 ' 電晶體]^1_主204被偏壓於其飽和區域中且被組態為一 • 共源放大器。在節點N3處所要VIN+輸入信號之一放大型 式因此出現在204之汲極上。歸因於Ml_iFET 204中之非線性，包括一三階失真信號之失真信號與所要 信號之放大型式一起出現在節點N3上。節點N3上之信號 經由疊接FET 209而被傳達至求和節點N1及輸出節點222 • 18 · 137106.doc 200941928 上。將此信號路徑稱作第一信號路徑226。圖7中之箭頭 228表示所要輸入信號VIN+之放大型式以及歸因於M1主 電晶體204中之非線性而產生之失真信號。 退化電感器216減少Ml —主FET 204的閘極至源極電壓 (Vgs)。由於Vgs較小’所以M1_主在其非線性、至1(1跨導 曲線的一較小部分範圍中操作。由於M1—主電晶體在其跨 導曲線的一較小部分範圍中操作，所以M1—主FET 2〇4之 放大輸出更具線性。舉例而言，Vgs可減少大約在不存在 電感器L1的情況下將產生的Vgs的一半。相同之線性改良 適用於包括電感器217的結果。 節點N3上之所要信號VIN+之型式相對於輸入節點224上 之所要VIN+輸入信號之相位的近似相移由以下方程式3來 表不. (方程式3) ΔΘ = 180-相位__ \} + gmJ^L^en

項Ldegen係在操作頻率下第一退化電感器216之電感。 項gm係隨通過Ml —主FET 204之電流的量值及設備尺寸而 疋的。項gm可藉由改變偏電壓VBIAS3而改變。若 gmJ®Ldegen比一小得多，則根據方程式3，相移接近18〇 度。若gmjcoLdegen比一大得多，則根據方程式3，存在近似 九十度之相移。可藉由調整偏電壓VBIAS3及vmAsi來調 整節點N3上的所要信號VIN+之型式與三階失真信號的相 移。 除自輸入節點224至節點川之第一信號路徑226之外，存 I37106.doc -19- 200941928 在自輸入節點225至節點N1之第二信號路徑227。VIN-輸 入信號存在於輸入節點225上。VIN-輸入信號具有與存在 於輸入節點224上之VIN+信號相反的極性。換言之，信號 VIN-之相位相對於信號VIN+而為180度不同相。輸入節點 225上之輸入信號VIN-被供應至M2_主FET 205之閘極上。 • M2—主FET 205與]^11_主卩£丁 204在尺寸與偏電流及操作區 .域方面相同。所要VIN-輸入信號因此藉由M2_主電晶體

205而被放大使得在節點N4處VIN-輸入信號之一放大型式 ® 與包括一三階失真信號之失真信號一起出現在M2_± FET 205的汲極上。節點Ν4上的VIN-之放大型式與失真信號的 相位相對於節點Ν3上的VIN+之對應放大型式與失真信號 而為1 80度不同相。在無任何相移的情況下節點Ν4上之信 號經由電容器215而被傳達至Ml_消除FET 206的閘極上。 將Ml_消除FET 206組態為一共源放大器。VIN-所要信 號之放大型式因此藉由Ml_消除FET 206而被相移180度。 此180度相移相加至VIN-信號與VIN+信號之間的180度相 移，使得節點Ν5上之所要信號之型式與節點Ν3上之所要 信號之放大型式同相。節點Ν5上之所要信號之型式經由疊 ' 接FET 210而被傳達至求和節點Ν1上。由於節點Ν3及Ν5上 • 之所要信號之兩種型式彼此同相，所以該兩個信號相加且 所得信號被輸出至第一差動輸出信號節點222上。 然而，Ml_消除FET 206被偏壓於次臨界操作區域中。 當將一偏壓於次臨界區域中之FET之跨導方程式的冪級數 展開與一偏壓於飽和區域中之FET之跨導的冪級數展開相 137106.doc -20- 200941928 比較時’應認識到，三階係數具有相反極性。因此，大致 上，由次臨界偏壓型Ml一消除FET 206供應至節點N5上的 三階失真信號相對於節點N3上之失真信號而為近似180度 不同相。圖7中之箭頭229表示由Ml_消除電晶體206產生 之此失真信號。亦將此失真信號稱作第一消除信號。第一 疊接電路208將節點N5上之消除信號229耦接至求和節點 N1上，藉此消除由Ml —主FET 2〇4產生之三階失真信號的 至少一部分。 第一 M2_消除電晶艎207以一與第一 Ml_消除電晶體206 操作之方式類似的方式而操作，除M2一消除電晶體2〇7產 生一消除由M2—主電晶體205產生之第二失真信號的至少 一部分的第二消除信號之外。然而，如由M2—消除電晶體 207輸出的所要信號之型式與如由^2_主電晶體205輸出之 所要信號的放大型式同相》第二疊接電路211將所要信號 之兩個型式組合在一起並將所得和供應至第二差動輸出信 號節點223上。 當進一步詳細地檢查圖6之LNA電路11〇的操作時，應認 識到，在操作飽和區域中之電晶體與操作次臨界區域中之 電晶體之間存在操作連續性。此連續性的結果係可藉由改 變VBIAS2及VBIAS5偏電壓來稍微調整節sN5上之三階失 真信號被Ml一消除移位的相移量。三階失真信號被mi消 除移位的相移相對於如由M1_消除輸出之所要信號的相位 可因此並非為正好180度不同相。因此，對於給定νΒΐΑΜ 及VBIAS5而言，將電感器216之電感設定成使得節點\5上 137106.doc •21 - 200941928 之二階失真信號的相位相對於節點N3上之三階失真信號而 為180度不同相。類似地，將電感器217之電感設定成使得 郎點N 6上之二階失真信號的相位相對於節點n 4上之三階 失真信號而為180度不同相。 除使用電感器216及217之電感來相位對準主信號路徑失 真與消除信號路徑失真之外，亦可藉由在M1_消除電晶體 • 206之源極與接地節點N7之間添加一第三電感器及藉由在 M2一消除電晶體207之源極與接地節點N7之間添加一第四 ❹ 電感器來對準主信號路徑失真與消除信號路徑失真。然 而，並未在圖6之特定實例中使用此額外對準技術，因為 提供第三及第四電感器消耗晶粒面積且在特定應用中最小 化LNA 11〇之面積比提供藉由添加第三及第四電感器所獲 得之調諧靈活性重要。 應認識到，LNA 110之操作的此描述係簡化描述且因此 在某些方面係不精確的。在1^^八110之一實際實現中，將 ❹ 存在許多失真分量，其可以不同複雜方式與不同進入信號 及各種干擾信號互調與交叉調變。通常用以描述各種操作° _ 區域中之電晶體操作的跨導方程式係簡化方程式且取決於 如何來偏壓及尺寸設定LNA之各種電晶體而在某種程度上 將係不精確的。又，通常被給予各種類型之失真信號的文 字標示及各種信號之間的相對相位的特性化通常僅用於第 一層次的分析中。在實現一實際電路中，電路操作之精確 描述係不可能的且以文字形式或數學形式來嘗試其具有有 限之效用。相反，製造及/或模擬電路，且接著在各種排 137106.doc -22- 200941928 列中對各種電路參數值（乂81入81-¥31人86、電感器216及 217之電感、電晶體Ml_主及]^2_主之尺寸、電晶體]^1_消 除及M2_消除之尺寸以及疊接電晶體之尺寸）作出調整，直 至根據經驗找到一組在一給定應用中產生一令人滿意的 (較佳為最佳的）電路操作的值。 圖7A-圖7F針對圖6之新穎LNA電路110中的若干節點中 • 之每一者而陳述了存在於該節點上之頻譜分量及每一頻譜 分量的相位。圖7A-圖7F之資料係針對下表1中所陳述之電 ❹ 路參數： 參數 值 VBIAS1 (疊接主） 1.130伏特 VBIAS2(疊接消除） 1.130伏特 VBIAS3(主+) 0.559伏特 VBIAS4(主-) 0.559伏特 VBIAS5(消除+) 0.416伏特 VBIAS6(消除-) 0.416伏特 Ml_主尺寸 384微米χ〇.1微米 M1_主DC電流 5.6 mA M1_S除尺寸 120微米χ〇.1微米 Ml_消除DC電流 0.230 mA 電感器L1 1.5nH(差動） CT1_主尺寸 120微米χ〇.1微米 〇1!_消除尺寸 96微米χ〇.1微米 雜訊指數 1.6 dB LNA跨導 40 mS 三次差拍(TB) 84 dB IIP3 14 dBm

表1 在圖6之特定實施例與圖3中所說明之習知單端MDS LNA之間存在若干差異。第一，在圖3之習知MDS電路 中，存在耦接至LNA之輸入引線20的兩個電晶體閘極（電 137106.doc -23- 200941928 晶體16及19之閘極）。圖3之電路因此具有一非吾人所要地 大的輸入電容。另一方面，在圖6之新穎LNA電路中， LNA之輸入電容得以減少’因為消除電晶體2〇6及2〇7之閘 極未耦接至輸入節點224及225。在圖ό之新穎[ΝΑ中，僅 一個電晶體之閘極耦接至輸入節點224及225中之每一者。 第一’減少了由偏壓於次臨界區域中之消除電晶體將雜 訊引入至LNA輸出中。在圖3之習知mds電路中，次臨界 偏壓型電晶體16與主放大電晶體19並聯耦接。一偏壓於次 ® 臨界區域中的電晶體相比一偏塵於飽和區域中之類似電晶 體產生通常較多的雜訊。次臨界偏壓型電晶體16因此通常 將一非吾人所要地大的量的雜訊引入至LNA輸出中。另一 方面，圖6之新穎LNA電路涉及兩個級，信號傳遞通過該 兩個級以產生所利用之消除信號。第一級涉及主電晶體。 第二級涉及消除電晶體。在二級系統中，可增加第一級之 增益且可減小第二級之增益，同時保持相同總增益。由於 _ 涉及次臨界偏壓型電晶體的級在一增益級前面，所以次臨 界偏壓型電晶體對總L Ν Α雜訊指數的雜訊作用得以減少。 第三’由於消除電晶體206及207並非為源極退化型電晶 " 體’所以該等消除電晶體可用以在不需要高線性的操作模 式中以一電流有效之方式提高LNA增益。第四，若主疊接 電晶體209及213被恰當地調整大小，則Vin_消除/Vin主 的比率大於產生消除電晶體之較大量之所要失真的比_。 第五’圖6之新顆LN A的拓撲並未涉及一抽頭電成器。電 感器設計及電感器模型化因此得以簡化。 137106.doc -24· 200941928 圖8係一種合適之方法200的流程圖，可藉由該方法來設 定各種電晶體尺寸、電感器值及DC偏電流與DC偏電壓。 首先（步驟201)，設定主電晶體204及205之尺寸以滿足對 LNA增益及雜訊指數的系統要求。將消除電晶體206及207 之尺寸設定為約與主電晶體204及205之尺寸一半一樣大以 減少與該等消除電晶體相關聯之寄生效應。緊接著（步驟 202) ，對於通過消除電晶體206及207之一給定DC偏電流 (如最初藉由設定DC偏電壓VBIAS2、VBIAS5及VBIAS6而 設定）而言，自小至大來拂掠疊接電晶體CT1_主209及 CT2 —主213之尺寸。針對疊接電晶體209及213之尺寸的每 一遞增變化而取得電路效能資料（包括失真量測）。在拂掠 之後，調整通過消除電晶體206及207之DC偏電流（步驟 203) ，且再次自小至大來拂掠疊接電晶體209及213之尺 寸。再次收集電路效能資料。針對消除電晶體DC偏電流 之每一不同值而重複自小至大來拂掠疊接電晶體之尺寸的 此過程。當已針對消除電晶體DC偏電流之所有各種增量 而完成拂掠時（步驟204)，接著設定疊接電晶體之尺寸及消 除電晶體偏電流（步驟205)以具有導致LNA對於其中LNA將 操作之特定應用而言具有最好電路效能的值。如較早所提 及，退化電感器之電感可為最佳化之部分。 圖9係一種用以實現圖6之DC偏壓電路Μ 202之可能方法 的簡化電路圖。圖10係一種用以實現圖6之DC偏壓電路C 203之可能方法的簡化電路圖。 圖11係一種新穎方法300之簡化流程圖。使用一第一電 137106.doc -25- 200941928 晶體（步驟301)以放大一被接收至一第一差動輸入節點上之 第一輸入信號。在一實例中，該第一電晶體係圖6之源極 退化型1^1_主電晶體204且該第一差動輸入節點係圖6之節 點224。第一電晶體產生第一輸入信號之一放大型式以及 一第一失真信號。第一電晶體被偏壓於飽和區域中。

使用一第二電晶體（步驟302)以放大一被接收至一第二 差動輸入節點上之第二輸入信號。在一實例中，第二電晶 體係圖6之源極退化型\12_主電晶體205且第二差動輸入節 點係圖6之節點225。第二電晶體產生第二輸入信號之一放 大型式以及一第二失真信號。第二電晶體被偏壓於飽和區 域中。 第二輸入信號相對於第一輸入信號而為近似180度不同 相’且第一與第二輸入信號一起為一被供應至一 lNA之差 動輸入節點上的差動輸入信號’第一電晶體及第二電晶體 係該LNA之一部分。 將第二輸入信號之放大型式供應（步驟303)至一第三電 晶體使得該第三電晶體產生一第一消除信號。在一實例 中’第二電晶體係圖6之Ml一消除電晶體2〇6。第三電晶體 被偏壓於次臨界區域中。 接著使用第一消除信號（步驟304)來消除第一失真信號 之至少一部分。在一實例中，第一消除信號經由一第一疊 :電路而被供應至一第一求和節點上且第一失真信號經由 第一疊接電路而被供應至該第一求和節點上。第一消除信 號消除第-求和節點上之第一失真信號。在一實例中，第 137106.doc -26- 200941928 一求和節點係圖6之第一差動輸出節點222。 將第一輸入信號之放大型式供應(步驟305)至一第四電 晶體使得該第四電晶體產生一第二消除信號。在一實例 中’第四電晶體係圖6之M2」肖除電晶體2〇7。第四電晶體 被偏壓於次臨界區域中。

❹ 接著使用第二消除信號（步驟3〇6)來消除第二失真信號 之至少-部分。在一實例中，第二消除信號經由一第“ 接電路而被供應至-第二求和節點上且第二失真信號經: 該第二疊接電路而被供應至該第二求和節點上。第二消除 信號消除第二求和節點上之第二失真信號。在一實例中， 第二求和節點係圖6中之第二差動輸出節點223。 儘管上文出於指導目的而描述了某些特定實施例，但此 專利文獻之教示具有一般應用性且並不限於上文所描述之 特定實施例。舉例而言，可藉由省略電晶體21〇並將Ml_ 消除電晶體206之汲極直接連接至M1_主電晶體之没極而 使來自電晶體206及204之失真信號消除。類似地，可省略 電晶體212並可使M2_消除電晶體207之汲極直接連接至 Μ 1_主電晶體205之没極。 圖12係新穎LNA拓樸之此第一變型400的電路圖。理想 上’主電晶體204及205之信號路徑中的疊接電晶體並未引 入顯著雜訊。不幸的是，在一實際電路中，此等疊接電晶 體確實顯著地促成了雜訊。原因係在操作頻率下存在一在 每一疊接電晶體（圖12之209及2 13)之源極處所經歷之有限 阻抗。對於此等疊接電晶體中之每一者而言，在其源極處 137106.doc •27· 200941928 所經歷之阻抗由相關聯之主電晶體的輸出阻抗（及電容）亦 及相關聯之消降電晶體的輸入阻抗（主要地為閘極至源極 電容）來判定。在圖12之電路中，消除電晶體2〇6之汲極連 接至疊接電晶體209之源極。此減少了由疊接電晶體2〇9之 源極所經歷的阻抗。此阻抗愈低，則疊接電晶體對雜訊指 數之作用愈大（且LNA之增益愈小）。另一方面，圖6之LNA 110包括一第一疊接電晶體21〇，其防止由疊接電晶體2〇9 之源極所經歷的阻抗減少。在圖6之電路中，消除電晶體 210之雜訊作用藉由]^1_主電晶體2〇4及]^1 —消除電晶體21〇 兩者之增益而被削減。在圖12之電路的狀況下，消除電晶 體206之雜訊作用僅藉由M1—主電晶體2〇4之增益而被削 減。 圖12之電路亦不同於圖6之電路，因為在圖6之電路中， 在疊接電晶體209之源極處存在一顯著電壓擺動以便使 Ml_消除電晶體206產生足夠失真。如上文關於圖8之方法 所陳述，可將Ml一主電晶體204之尺寸用作調諧元件中之 一者以達成線性化。因此，降低節點NS處之阻抗使得更難 以設定節點N3上之恰當電壓擺動。又，對於圖12之電路而 吕，電壓擺動出現在Ml一消除電晶體206之汲極與源極之 間，且彼電壓擺動可激勵與Ml_消除電晶體206之汲極至 源極電壓（Vds)有關的額外非線性失真分量。 圖1 3係新穎LNA拓樸之一第二變型5〇〇的電路圖。在圖 13之電路中，除省略圖6之電路的疊接電晶體21〇及212之 外，電容器214之連接被改變使得在圖I]之電路中，電容 137106.doc -28- 200941928 器214 AC將疊接電晶體2〇9之汲極耦接至M2_消除電晶體 207之閘極’且電容器215之連接被改變使得電容器2i5 AC 將疊接電晶體213之汲極耦接至Μ1 —消除電晶體206之閘 極°因此’可在不背離下文所陳述之申請專利範圍的範疇 的情況下實踐所描述之特定實施例之各種特徵的各種修 改、調適及組合。 【圖式簡單說明】 圖1(先前技術）係一習知差動主動後失真LNA的圖。 ® 圖2(先前技術）係一習知單端DSLNA的圖。 圖3(先前技術）係一習知單端MDSLNA的圖。 圖4係根據一新穎態樣之一特定類型之行動通信設備1 〇〇 的高階方塊圖。 圖5係圖1之rf收發器積體電路1〇3的更詳細方塊圖。 圖6係圖5之新穎LNA 110的電路圖。 圖7說明圖6之新穎LNA電路110的操作。 圖7Α-圖7F係圖表，其陳述存在於圖6之新穎LNA電路 0 110中之各種節點上的信號的量值及相位。 圖8係一種方法之流程圖，藉由該方法，可設定偏電壓 與偏電流以及電晶體尺寸與電感器電感使得圖6之電路中 的失真消除得以最佳化。 圖9係圖6之新穎LNA電路110之DC偏壓電路202的更詳 細圖。 圖10係圖6之新穎LNA電路110之DC偏壓電路203的更詳 細圖。 137106.doc -29- 200941928 圖11係根據一新穎態樣之方法3〇〇的簡化流程圖。 圖12係圖6中所陳述之新穎LNA拓樸之一第一變型4〇〇的 電路圖。 圖1 3係圖6中所陳述之新穎LNA拓樸之一第二變型500的 電路圖。 【主要元件符號說明】 1 差動低雜訊放大器（LNA) 2 場效電晶體（FET) • 3 場效電晶體（FET) 4 場效電晶體（FET) 5 場效電晶體（FET) 5 輸入引線（圖1左邊） 6 節點 7 節點 10 單端LNA ❹ ^ 12 FET FET 13 節點 ' 14 源極退化電感 ' 15 LNA 16 消除FET 17 電感器 18 電感器 19 主FET 137106.doc -30. 200941928 20 輸入引線 100 行動通信設備 102 天線 103 積體電路/RF收發器積體電路 104 積體電路/數位基頻積體電路 105 接收鏈 - 106 本地振盪器（LO) 107 高頻RF信號 ® 108 雙工器 109 匹配網路 110 低雜訊放大器（LNA) 111 混頻器 112 基頻濾波器 113 類比數位轉換器 114 本地振盪器信號（LO) 115 參 數位類比轉換器 116 傳輸鏈 117 基頻遽波Is ' 118 混頻區塊 • 119 本地振盪器 120 驅動器放大器 121 外部功率放大器 122 高頻RF信號 200 差動輸入信號端子 137106.doc -31 - 200941928 201 差動輸入信號端子 202 DC偏壓電路Μ 203 DC偏壓電路C 204 Ml_主場效電晶體（FET) 205 M2_± FET 206 Ml_消除FET • 207 M2_消除FET 208 第一疊接電路 ❹ 209 疊接FET 210 疊接FET 211 第二疊接電路 212 疊接FET 213 疊接FET 214 電容器 215 電容器 216 第一退化電感器L1 217 第二退化電感器L2 218 LNA負載 • 219 電感器 ' 220 電感器 221 電容器 222 差動輸出信號節點 223 差動輸出信號節點 224 差動輸入信號節點 137106.doc -32- 200941928 225 差動輸入信號節點 226 第一信號路徑 227 第二信號路徑 228 箭頭 229 箭頭 400 第一變型 500 第二變型 LI 第一退化電感器 ❿ L2 第二退化電感器 N1 節點 N2 節點 N3 節點 N4 節點 N5 節點 N6 節點 N7 節點 參 VBIAS1 DC偏電壓 VBIAS2 DC偏電壓 ’ VBIAS3 DC偏電壓 VBIAS4 DC偏電壓 VBIAS5 DC偏電壓 VBIAS6 DC偏電壓 VIN+ 電壓輸入信號 VIN- 電壓輸入信號 137106.doc -33-

Claims (1)

1. 200941928 十、申請專利範圍： 1. 一種放大器，其具有一第一差動輸入節點及一第二差動 輸入節點，該放大器包含·· 一第一電晶體，其偏壓於飽和區域中，其中該第一電 晶體之一閘極耦接至該第一差動輸入節點； 一第二電晶體，其偏壓於該飽和區域中，其中該第二 電晶體之一閘極耦接至該第二差動輸入節點； 一第三電晶體，其偏壓於次臨界區域中，該第三電晶 體具有-電容地耦接至該第二電晶體之一汲極的閘極， 其中該第二電晶體之一汲極上的一第一消除信號消除由 該第一電晶體產生之一第一失真信號的至少一部分；及 一第四電晶體，其偏壓於該次臨界區域中，該第四電 八有電谷地耦接至該第一電晶體之一汲極的閘 極’其中該第四電晶體之—沒極上的—第二消除信號消 矛'由該第一電晶體產生之一第二失真信號的至少一部 分。 2.如請求項丨之放大器，其進一步包含： 1 第一 疊接電路 ， _ _ 第 一差 動輸出節 點 該 第 -差 動輸出節 點 — 第二 疊接電路 5 第 二差 動輪出節 點 該 第 二差動輸出節 點 如 請 求項 1之放大 器 參 第二電晶體之該汲極耦接至 第四電晶體之一汲極耦接至 3.如請求-之放大器，其t软第_電晶體之舰極直接 137106.doc 200941928 連接至該第二電晶體之該沒極，且立φ兮咕 立其中該第二電晶體之 該汲極直接連接至該第四電晶體之該沒極。 4.如请求項2之放大，其進一步包含. 一第一電感器，其具有一第—引魂乃 5丨踝及一第二引線，該 第一引線耦接至該第一電晶體之— ^源極，該第二引線耦 接至一共同節點；及 一第二電感器，其具有一第一引续 域,, 5丨線及一第二引線，該 ❹ 第一引線耦接至該第二電晶體之一 s ^ 源極，該第二引線耦 接至該共同節點。 5.如請求項4之放大器，其中該第二 κ ^ ^ 一冤日日體之一源極耦接 至该共同節點，且其中該第四電 ^ n .. €日日體之一源極耦接至該 兴问即點。 6·如請求項4之放大器，1中兮笛 T该第一疊接電路包含： 第五電日日體，其具有一源極及一、方搞 ΗΛ 夂 /及極，該第五電晶 體之該源極耦接至該第一 冑曰曰體之該汲極，該第五電晶 體之該沒極輕接至該第一差動輸出節點；及 第電晶體，其具有一调极 _ 原極及一汲極，該第六電晶 體之該源極耦接至該第三雷B 電日日體之该汲極，該第六電晶 體之該 >及極輕接至該第—M 伐王0系弟差動輸出節點。 Γ·如請求項6之放大器，其中 鬼、中該第—電晶體之一閘極以一 第一偏電壓被偏壓，且其 货^ 卉中該苐二電晶體之一閘極以一 第一偏電壓被偏壓。 8. 如請求項7之放大器，其+ ^ _ 丹节6亥第一電晶體大體上大於該 第二電晶體，且其中該第- 年一電日日體大體上大於該第四電 137106.doc -2- 200941928 晶體。 9. 一種放大器，其具有一第一差動輸入節點一第二差動 輸入節，點、一第一差動輸出節點及一第二差動輸出節 點’該放大器包含： 一第一電晶體，其偏壓於飽和區域中，其中該第—電 晶體之一閘極耦接至該第一差動輸入節點；

   一第二電晶體，其偏壓於該飽和區域中，其中該第二 電晶體之一閘極耦接至該第二差動輸入節點； 一第三電晶體，其偏壓於次臨界區域中，其中該第三 電晶體之一汲極上之一第一消除信號消除由該第一電： 體產生之一第一失真信號的至少一部分； 一第四電晶體，其偏壓於該次臨界區域中，其中該第 四電晶體之一汲極上之一第二消除信號消除由該第二電 晶體產生之一第二失真信號的至少一部分； 一第五電晶體，其具有一源極及一汲極，其中該第五 電晶體之該源極搞接至該第—電晶體之—沒極，且其中 該f五電晶體之該j：及極麵接至該第__差動輸出節點且亦 電容地耦接至該第四電晶體之一閘極；及 一第六電晶體，其具有一源極及一汲極，其中該第六 電晶體之該源極搞接至該第二電晶體之及極，且其中、 該，六電晶體之該及極麵接至該第二差動輸出節點且亦 電容地耦接至該第三電晶體之一閘極。 10.如請求項9之放大器，其進一步包含： 第—電感器，其具有一第一引線及一第二弓卜線，該 137106.doc 200941928 第一引線耦接至該第 接至一接地節點；及 源極’該第二引線耦 該 一第二電感器，其具有一第一引線及一第二引線 一源極，該第二引線耦 第一引線耦接至該第二電晶體 接至該接地節點。 11.如請求項10之放大器，其中該第三電晶體之一源極耦接 至該接地節點，且其中該第四電晶體之一源極耦接至一 接地節點。 ⑩ ❹ 12· —種方法，其包含： (a) 使用一偏壓於飽和區域中之第一電晶體以放大一接 收於一第一差動輸入節點上之第一輸入信號並產生該第 一輸入信號之一放大型式，其中該第一電晶體亦產生一 第一失真信號； (b) 使用一偏壓於該飽和區域中之第二電晶體以放大一 接收於一第二差動輸入節點上之第二輸入信號並產生該 第二輸入信號之一放大型式’其中該第二電晶體亦產生 一第二失真信號； (c) 將該第二輸入信號之該放大型式供應至一第三電晶 體使得該第三電晶體產生一第一消除信號，其中該第三 電晶體被偏壓於次臨界區域中； (d) 使用該第一消除信號來消除該第一失真信號之至少 一部分； (e) 將該第一輸入信號之該放大型式供應至一第四電晶 體使得該第四電晶體產生一第;一消除信號，其中該第四 137106.doc -4- 200941928 電晶體被偏壓於該次臨界區域中；及 (f)使用該第二消除信號來消除該第二失真信號之至少 一部分。 ❹ ❹ 13.如凊求項12之方法，其中（c)涉及將該第二輸入信號之該 放大型式自該第二電晶體之—汲極通過一第一電容器而 傳達至該第三電晶體之—閘極上，且其中⑷涉及將該第 一輸入信號之該放大型式自該第一電晶體之一汲極通過 一第一電容器而傳達至該第四電晶體之一閘極上。 如，東項12之方法，其中該第—輸人信號及該第二輸入 信號一起為一差動輸入信號，且其中該第二輸入信號相 對於該第一輸入信號而為近似18〇度不同相。 15·如吻求項12之方法，其中⑷涉及使用—第—叠接電路以 將該第-失真信號自該第—電晶體之1 及極傳達至一第 一求和節點’及使用該第—φ接電路以將該第一消除信 號自該第三電晶體之一沒極傳達至該第一求和節點且 其中(0涉及使用一第二疊接電路以將該第二失真信號自 該第二電晶體之-沒極傳達至―第二求和節點，及使用 δ第#接電路以將4第二消除信號自該第四電晶體之 一汲極傳達至該第二求和節點。 16·如請求項12之方法，其中該第—電晶體之-㈣直接連 接至該第三電晶體之一沒極，且其中該第二電晶體之一 及極直接連接至該第四電晶體之一汲極。 17. —種放大器，其包含： -第-放大器電路，其自一第一差動輸入信號節點接 137106.doc 200941928 一第一輸入信號並產生該第一輸入信號之一放大型式 且亦產生一第一失真信號； 一第二放大器電路，其自一第二差動輸入信號節點接 收一第二輸入信號並產生該第二輸入信號之一放大型式 且亦產生一第二失真信號； _ 18. 19. e 20. 第一構件，其用於接收該第二輸入信號之該放大型式 並產生一第一消除信號，且用於使用該第一消除信號來 消除該第一失真信號之至少一部分；及 、第一構件，其用於接收該第一輸入信號之該放大型式 並產生一第二消除信號，且用於使用該第二消除信號來 4除該第二失真信號之至少一部分。 如明求項17之放大器，其中該第一構件涉及一偏壓於次 臨界區域中之第一電晶體，且其中該第二構件涉及一偏 壓於該次臨界區域中之第二電晶體。 如請求項18之放大器，其中該第一構件進一步包含一第 疊接電路，且其中該第二構件進一步包含一第二疊接 電路。 如請求項17之放大器，其中該第一放大器電路包含一第 一源極退化型電感器及一被偏壓於飽和區域中之第一電 曰曰體且其中該第二放大器電路包含一第二源極退化型 電感器及一被偏壓於該飽和區域中之第二電晶體。 137106.doc -6-