TW200941637A - Substrate structure and manufacturing method thereof - Google Patents
Substrate structure and manufacturing method thereof Download PDFInfo
- Publication number
- TW200941637A TW200941637A TW097109584A TW97109584A TW200941637A TW 200941637 A TW200941637 A TW 200941637A TW 097109584 A TW097109584 A TW 097109584A TW 97109584 A TW97109584 A TW 97109584A TW 200941637 A TW200941637 A TW 200941637A
- Authority
- TW
- Taiwan
- Prior art keywords
- resist layer
- electrical contact
- conductive
- layer
- substrate structure
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
Description
200941637 凡、贫明說明: '【發明所屬之技術領域】 ' 本發明係有關於一種半導體裝置及其製法,尤指一種 _ 基板結構及其製法。 【先前技術】 隨著電子產業的發達,現今的電子產品已趨向輕薄短 小與功能多樣化的方向設計,半導體封裝技術亦隨之開發 出不同的封裝型態,傳統半導體裝置主要係在一封裝基板 ❹(Package Substrate)或導線架(Lead Frame)上先裝置一 例如積體電路之半導體晶片,再將半導體晶片以打線方式 電性連接在該封裝基板或導線架上,接著以膠體進行封 裝。 然而自從IM公司在i960年早期引入覆晶封裝(Fi Chlp Package)技術以來,相較於打線(Wire B〇nd)技術, 覆晶技術之特徵在於採用一封裝基板來安置半導體晶 片,並於該封裝基板表面植置多數個成陣列排列之焊錫凸 ©塊(Solder bumps)與半導體晶片間電性連接,再於該封裝 基板與該半導體晶片間填入底膠,以加強機械性之連接。 由=者間之電性連接並非透過一般金線,且覆晶技術除 可提高封裝結構佈線密度,使相同單位面積上可以容納更 多輸入/輸出連接端(I/0 connecti〇n)以達高度集積化 Untegration)之效,亦可降低封裴結構整體尺寸,'達到 微型化(Miniaturization)的封裝需求’更因不需使用導 電路徑較細長之金線,以降低阻抗,而可提高電性功能。 110686 5 200941637 巩行覆晶技術之半導规
1;首先,如第u圖所- 請參閱第1A至iE _少一 f面形忐古、θ不,係提供一基板本體11,其至 ·>表㈣成有複數電性接觸墊η ,於該基板本體U及該些電性接觸塾二 且4防焊層12具有複數開孔12G以對應露出該電^ ,墊110 ’如第lc圖所示,接著 :: 性接觸塾m上形成有焊接材料13;如第 忒基板本體11上接置半 "丁 ; 具有雷㈣m “ 曰曰片 該半導體晶片14 ® 13 ,使該電極墊141電性連接該焊接材料 後…半導體晶片14電性連接該基板本體11 ;最 E圖所示,於該半導體晶片14與該防焊層12之 :二底藉以包覆該焊接材料13,並使該半導體 曰曰片14與基板本體11之間形成良好機械性連接。 往習知之封裝結構中’該底朦15之流動範圍往 半3=;;而造成該底膠15流動範圍擴大;若是該 於該基板本體11邊緣,或是該基板本體 :;裝二Γ:導“片14尺寸時,例㈣ ^ , 1P S1Ze packase),往往因底膠15漫流 =本體11内之基板單元邊緣,而於製造過程中使該 底膠15沾黏在生產治具上之情形,如此一來輕者必須 額外增加清潔生產治具之費用,重者使沾著底膝15之治 具運用至下-個基板本體時,造成基板本體不可沾著底膠 之表面沾著底膠15,使封裝結構可靠度下降,導致生產 成本增加之缺失。 110686 6 200941637 四此,如何提供一種基板結構得以防止溢膠情形發 -生’業已成為該產業界之重要課題。 -【發明内容】 鑑於上述習知技術之缺失,本發明之一目的係在於提 供一種基板結構及其製法,得以避免底膠溢膠情形發生。 本發明之一另目的係在於提供一種基板結構及其製 法,彳于以簡化流程並降低製造成本。 為達上述及其他目白勺,本發明揭露一種基板結構,係 譽包括.基板本體’至少一表面上設有複數電性接觸墊;以 及防焊層,係設於該基板本體及該些電性接觸t上,該防 焊層具有-經粗化之置晶區,且該置晶區中設有複數開 孔’以對應外露出該些電性接觸墊。 依上述、·’α構,復包括焊接材料,係設於該電性接觸聲 上,該焊接材料係為錫(Sn)、鉛(pb)、銀(Ag)、銅(cu)、 鋅㈤、銘(Bi)、錄(Ni)、把⑽及金(Au)所組成群組之 其中一者。 ❹ x依上述結構’復包括有導電凸塊,係設於該電性接 觸墊與焊接材料之間,該導電凸塊係為錫(㈤、錯(pb)、 銀(Ag)、銅(Cu)、鋅(Zn)、纽(Bi)、錄(Ni)、金(Au)、録 (sb)、錯⑺)、鎖(Mg)、姻(In)、碲(Te)以及鎵所組 群組之其中一者。 又依前述之各結構,復包括:半導體晶片,係具有複 電極塾且δ亥電極墊透過該焊接材料以電性連接該電性 接觸墊;以及底膠,係設於該半導體晶片與該防焊層的置 110686 7 200941637 sa L_ <「其中,该底膠係為高分子樹脂材料。 本發明復提供一種基板結構之製法,係包括 -基板本^於該基板本體至少—表面上形成有複數電性接 觸,,於,亥基板本體及該些電性接觸塾上形成防焊層,該 防焊層具有一置晶區,於該置晶 9 μ 對應外露該電性接觸塾.於,此士有複數開孔以 电性接觸墊,於该些電性接觸墊上形成 料,於该防焊層上設一模板,該模板具有模板開口 模板開口對應露出該置晶區,·粗化該模板開 ^ 區;以及移除該模板。 夏日日 :上:之製法,該電性接觸墊上形成焊接材料之製 1=二=於該些電性接觸墊上、防焊層上及其開孔的 二=層;於該導電層上形成阻層,且該阻層形 電性接觸墊之阻層開口,以露出該些電性接 於該阻層開口中之導電層上電鑛形成焊 接”,以及移除該阻層及其所覆蓋之 ©鎳㈤、⑽d)及金(Au)所组成群組之其中一者。 开4 述之製法,本法明另提供於該電性接觸墊上先 ^,将勺紅凸塊再於該導電凸塊上形成焊接材料之製 孔壁2成導t該些電性接觸塾上、防辉層上及其開孔的 成複數對應該電性接觸墊上先成阻層’且該阻層形 觸墊上之導電層;於 層開口,以露出該些電性接 電凸錄· 曰,· ; θ開口中之導電層上電鍍形成導 ’ 導電凸塊上電鍍形成焊接材料;以及移除 110686 8 200941637 .5》r±L/w久其所覆蓋之導電層。該導電凸塊係為錫(Sn)、鉛 (Pb)、銀(Ag)、銅(Cu)、鋅(Zn)、鉍(Bi )、鎳(Ni )、金(Au)、 錄(Sb)、錯(Zr)、鎂(Mg)、銦(in)、蹄(τ6)以及鎵(Ga) • 所組群組之其中一者。 又依上述之各製法,復包括:提供一半導體晶片,該 半導體晶片具有電極墊,使該電極墊透過該烊接材料電性 連接該基板本體之電性接觸墊;以及於該半導體晶月與該 防焊層的置晶區之間形成底踢。該底膠係為高分子樹 ❹料。 該置晶區係以電漿(plasma)或反應式離子蝕刻(Μ 進行粗化。 本發明復提供另-種基板結構之製法,係包括 板本體至少一表面上形成有咖 層,該防焊層具有置晶區, 成, 孔對應外露該%性接觸塾;於該防谭層上設一 D模板具有模板開口,以對庫 、μ 口中之置曰F.a 區;粗化該模板開 中之置日日£ ’移除該模板;以 成焊接材料。 一冤性接觸墊上形 法,:二^!,:電性接觸墊上形成嬋接材料之製 孔壁上形成導電層墊上、防谭層上及其開孔的 成複數對應該電性接:=層:,^ 觸墊上之導電層;於哕了 u路出该些電性接 亥阻層開口中之導電層上電鑛形成谭 110686 9 200941637 ' 二移除該阻層及其所覆蓋之導電層。_材 g為錫(sn)、錯(Pb)、銀(Ag)、銅(eu)、鋅⑽ 鎳(NO、鈀⑽)及金(Au)所組成群組之其中—者。 形成有導#2以纟法明另提供於該電性接觸塾上先 ,成有導電凸塊,再於該導電凸塊上形料接材料,係包 】導=些電性接觸墊上、防焊層上及其開孔的孔壁上形 於該導電層上形成阻層,且該阻層形成複數對 應該電性接觸塾之阻層開口,以露出該些電性接觸墊上之 ❺導电層,於該阻層開口中之導電層上電錢形成導電凸塊; 於該些導電凸塊上電鑛形成焊接材料;以及移除該阻層及 其所覆蓋之導電層。該導電凸塊係為錫(%)、錯⑽、銀 ㈤、銅⑽、鋅(Zn)、鉍(Bi)、糊)、金(Au)、銻⑽、 錯(Zr)、鎂(Mg)、銦(In)、碲(Te)以及鎵(⑷所組群組之 其中一者。 …又依上述之各製法,復包括:提供一半導體晶片,該 半導體晶片具有電極墊,且該電極墊透過該焊接材料電性 ©連接該基板本體之電性接觸墊;以及於該半導體晶片與該 防焊層的置晶區之間形成底膠。該底膠係為高分子樹脂材 料。 该置晶區係以電漿(plasma)或反應式離子蝕刻(RIE) 進行粗化。 因此,本發明之基板結構及其製法,係於基板本體上 防層上设置模板,該模板具有模板開口,以對應露出該 置晶區’並利用電漿(plasma)或反應式離子蝕刻(rie)進 10 110686 200941637 ΊΊ不丑1G y「路遠模板開口中之置晶區,由於該經粗化之置 曰曰區與其周圍防焊層之表面粗糙度不同’使後續填充於該 -半導體晶片與基板本體間之底膠對於該置晶區之黏著力 大於該底膠對於防焊層上其他區域,俾使該底膠之表面張 力方向改變,而得以限制該底膠之流動範圍,以防止溢膠 情形發生,且本發明得簡化製程,以達到節省成本及提高 良率之目的。 【實施方式】 鲁 以下係藉由特定的具體實例說明本發明之實施方 式,熟悉此技藝之人士可由本說明書所揭示之内容輕易地 瞭解本發明之其他優點與功效。 [第一貫施例] 請參閱第2A至2I圖,係詳細說明本發明之基板結構 及其製法第一實施例之剖視流程圖。 =2A圖所示,首先,提供至少—表面上形成有複 ini常㈣210之基板本體21 ’且於該基板本體21及 性接觸塾21Q上形成防焊層22,該防焊層22具有 區221,於該置晶區221巾並形成有複數開孔220 外露該些電性接觸墊210。 ^第2B圖所示,於該些電性接觸塾21()、防焊層22 ^開孔220的孔壁上形成導電層23;接著,於該導 之導電層& 路出该些電性接觸墊210上 110686 11 200941637 ^矛2C及2C’圖所示,於該開口 240中之導電層23 ‘上電鍵形成焊接材料25,如第2C圖所示;或於該開口曰24〇 2之導電層23上先電鑛形成導電凸塊26,接著再於該導 屯凸塊26上電鑛形成焊接材料25,如第2C,圖所示;該 焊接材料25係為錫(Sn)、錯(pb)、銀(Ag)、銅(㈤1 (Zn)、鉍(Βι)、鎳(Ni)、鈀(pd)及金(Au)所組成群組之其 者°亥導境凸塊26係為錫(Sn)、錯(Pb)、銀(Ag)、 銅(Cu)、鋅(Zn)、叙(Bi)、錄(Ni)、金(Au)、録(处)、錯 ❹(Zr)、鎂(Mg)、銦(In)、碲(τ〇以及鎵(Ga)所組群組之其 中一者,之後以第2C圖所示之結構作說明。 如第2D圖所示’移除該阻層24及其所覆蓋之導電層 2 3,以洛出該焊接材料2 5。 —如第2E圖所示,於該防焊層22上設置模板27,該 模板27具有模板開口 27〇,以對應露出該防谭層22之置 晶區2 21。 如第2F圖所示,以電漿(Plasma)粗化該模板開口 27〇 ❹中之置晶區221。 第2G圖所示,移除該模板27,以露出該經粗化之 置晶區2 21。 如第2H圖所示,提供一半導體晶片28,該半導體晶 片28具有電極墊28卜並使該電極墊281透過該焊接材 料 而接置並電性連接該基板本體21之電性接觸墊 210。 最後,如第21圖所示,於該半導體晶片別與該防焊 110686 12 200941637 ./曰“日J置曰曰g 221之間形成例如為高分子樹 -膠 29 。 一 由於該置晶區221及周圍防焊層22之表面粗|造度不 同,該底膠29對於該置晶區221之黏著力大於該底膠29 對於防焊層22上其他區域,而使鱗29表面形狀及表面 張力方向改變,因而限制該底膠29之流動範圍,以防止 溢膠情形發生,且本發明製法簡單,故可輕易達到該底膠 29不易溢膠於該粗化之置晶區之目的。 [弟二實施例] 請參閱第3A至3H圖,係詳細說明本發明之基j反結構 及其製法之另一實施例剖視流程圖,與前一實施例之不同 處在於該防焊層上先形成粗化之置晶區,再於該電性接觸 墊上形成焊接材料。 如第3A圖所示,首先,提供一例如第2A圖所示之至 少一表面上形成有複數電性接觸墊21〇之基板本^ Μ, 且於該基板本體21及該些電性接觸墊21〇上形成防焊層 ❹22,該防焊層22具有置晶區221,且於該置晶區22ι ; 並形成有複數開孔220以對應外露該電性接觸墊21 〇,·接 著,於該防焊層22上設置模板27,該模板27具有模板 開口 270,以對應露出該置晶區221。 如第3B圖所示,以電漿(piasma)粗化該模板開口 中之置晶區221。 如第3C圖所示,移除該模板27,以露出該經粗化之 置晶區221。 110686 13 200941637 - 如第3D圖所不,於該些電性接觸墊210、防焊層22 上及其開孔220的孔壁上、與置晶區221上形成導電層 23;接著’於該導電層23上形成阻層24,且該阻層二 形成複數對應該電性接觸墊21〇之開口 24〇,以露出該些 電性接觸墊210上之導電層23。 如第3E及3E’圖所示,於該開口 24〇中之導電層23 上電鍍形成焊接材料25,如第3E圖所示;或於該開口 24〇 中之導電層23上先電鍍形成導電凸塊26,接著再於該導 ❹電凸塊26上電鍍形成焊接材料25,如第3E,圖所示;之 後以第3E圖所示之結構作說明。 如第3F圖所示,移除該阻層24及其所覆蓋之導電層 23’以露出該置晶區221及焊接材料25。 如第3G圖所示,提供一半導體晶片28,該半導體晶 片28具有電極墊281,使該電極墊281透過該焊接材料 25電性連接該電性接觸墊21 〇。 ❹ 最後,如第3H圖所示,於該半導體晶片28與該防焊 層22的置晶區221之間形成例如為高分子樹脂材料之底 膠 29。 _ 本發明復提供一種基板結構,係包括:基板本體21, 至少一表面上設有複數電性接觸墊21〇;以及防焊層 22,係設於該基板本體21及該些電性接觸墊21〇上該 防坏層22具有一經粗化之置晶區221,且該置晶區221 具有複數開孔220 ’以對應外露出該電性接觸墊21〇。 依上述結構’復包括焊接材料25,係設於該電性接 110686 14 200941637 綱堂上,該焊接材料25係為錫鉛(仰)、銀(a幻、 銅(Cu)、鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(pd)及金(Au)所組 -成群組之其中一者。 又依上述結構,復包括導電凸塊26,係設於該電性 接觸塾210與焊接材料25之間,該導電凸塊26係為錫 (Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鋅(zn)、鉍(Bi)、鎳(Ni)、 金(Au)、銻(Sb)、鍅(Zr)、鎂(Mg)、銦(In)、碲(Te)以及 鎵(Ga)所組群組之其中一者;半導體晶片28 ’係設置於 ❹該基板本體21上,且透過該焊接材料25電性連接該基板 本體21之電性接觸墊21〇 ;以及底膠29,係設於該半導 體晶片28與該防焊層22的置晶區221之間。 因此本發明之基板結構及其製法,係於基板本體上 防焊層上設置模板,該模板具有模板開口,以露出後續欲 在該基板本體上接置半導體晶片位置之置晶區,並利用電 漿(plasma)或反應式離子蝕刻(RIE)進行粗化。由於該粗 化之置晶區及周圍防焊層之表面粗糙度不同,後續填充於 ❹該半導體晶片與基板本體間之底膠對於該粗化之置晶區 之黏著力大於該底膠對於防焊層上其他區域,而使底膠表 面形狀改變,使該底膠之表面張力方向改變,以限制該底 膠之流動範圍,俾以防止溢膠情形發生,且本發明得簡化 製程’以達到節省成本及提高良率之目的。 上述實施例僅例示性說明本發明之原理及其功效,而 非用於限制本發明。任何熟習此項技藝之人士均可在不違 背本發明之精神及範疇下,對上述實施例進行修飾與改 110686 15 200941637 !-⑵兀,本發明之權利4 _ '、遂耗圍,應如後述之申請專利 -範圍所列。 '【圖式簡單說明】 第1A至1E圖係為習知封裝結構之剖視示意圖;以及 第2A至21圖係為本發明之基板結構及其製法第一實 施例之剖視示意圖; ' 如第2C’係為第2C圖之另一實施例; 第3A至3H圖係為本發明之基板結構及其製法第二實 施例之剖視示意圖;以及 Φ 如第3E,係為第3E圖之另,實施例。 【主要元件符號說明】 11、21 基板本體 110 、 210 電性接觸墊 12、22 防焊層 120 、 220 開孔 13、25 焊接材料 14、28 半導體晶片 141 、 281 電極墊 © 15 、 29 底膠 221 置晶區 23 導電層 24 阻層 240 開口 26 導電凸塊 27 模板 270 核板開口 110686 16
Claims (1)
- 200941637 丁、τ请專利範圍: • 1. 一種基板結構,係包括: , 基板本體,至少一表面上設有複數電性接觸墊; 以及 防焊層,係設於該基板本體及該些電性接觸塾 上,該防焊層具有一經粗化之置晶區,且該置晶區中 設有複數開孔,以對應外露出該些電性接觸墊。 2·如申請專利範圍第1項之基板結構,復包括焊接材 料’係設於該電性接觸墊上。 3·如申請專利範圍第2項之基板結構’其中,該焊接材 料係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(cu)、鋅(Ζη)、 叙(Bi )、鎳(N i)、|巴(Pd)及金(au)所組成群組之其中 一者。 4. 5. 士申叫專利祀圍第2項之基板結構,復包括有導電凸 塊’係設於該電性接觸墊與焊接材料之間。 如申請專利範圍第4項之基板結構,其中,該導電凸 塊係為錫(Sn)、鉛(Pb)、銀(Ag)、鋼(cu)、鋅(Zn)、 鉍(Bi)、鎳(Ni)、金(Au)、銻(Sb)、錯(Zr)、鎂(Mg)、 銦(In)、碲(Te)以及鎵(Ga)所組群組之其中一者。 如申請專利範圍第1項之基板結構,復包括: 半導體晶片,係具有複數電極墊,且該電極墊透 過该焊接材料以電性連接該電性接觸墊;以及 底膠,係δ又於§亥半導體晶片與該防焊層的置晶區 之間。 110686 17 200941637 丨·划甲請專利範圍第6項之基板結構,其中,該底膠係 ' 為高分子樹脂材料。 / -8. —種基板結構之製法,係包括: 提供一基板本體,於該基板本體至少一表面上形 成有複數電性接觸墊; 於遠基板本體及該些電性接觸墊上形成防焊 層,該防焊層具有一置晶區,於該置晶區中並形成有 複數開孔以對應外露該電性接觸墊; 於該些電性接觸墊上形成焊接材料; 於該防焊層上設-模板,該模板具有模板開口, 且該模板開口對應露出該置晶區; 粗化該模板開口中之置晶區;以及 移除該模板。 9. 如申請專利範圍第8項之基板結構之製法,1中該 焊接材料係為錫(Sn)、崎b)、銀㈤、銅(CU)、辞 =㈣)、錄㈤、_及金(Au) 之其中一者。 10· 專利範圍第8項之基板結構之製法,其中,該 接觸塾上形成焊接材料之製法,係包括·· ::些電性接觸墊上、防焊層上及其開孔的孔壁 上形成導電層; 於該導電層上形成阻層 °亥電性接觸塾之阻層開口, 之導電層; ’且該阻層形成複數對應 以露出該些電性接觸墊上 110686 18 200941637 • 於該阻層開口中之導電層上電鍍形成焊接材 料;以及 移除該阻層及其所覆蓋之導電層。 11. 如申請專利範圍第8項之基板結構之製法,其中,該 電性接觸塾上先形成有導電凸塊,再於該導電凸塊上 形成焊接材料。 12. 如申請專利範圍第u項之基板結構之製法,其中, 該導電凸塊係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、 鋅(Zn)、叙⑻)、錄(Ni)、金(Au)、錄(sb)、錯(⑺、 j(Mg)、銦(In)、碎(Te)以及錄(Ga)所組群組之其中 一者0 Ή請專利範圍第n敎基板結構之製法其中, »亥導電凸塊及其上之焊接材料之製法,係包括: 於該些電性接觸塾上、防焊層上及其開孔 上形成導電層; ^ ,且該阻層形成複數對應 以露出該些電性接觸墊上 於該導電層上形成阻層 © 該電性接觸墊之阻層開口, 之導電層; 層開"之導電層上電鑛形成導電凸塊; 於該些導電凸塊上電鑛形成焊接材料, ·以及 移除該阻層及其所覆蓋之導電層。 14·如申請專利範㈣8項之基板結構之製法,復包括: 提供一半導體晶片,該半導體a 使兮帝〆千令虹日日片具有電極墊, Μ極墊透過該焊接㈣電性連接該基板本體之 110686 19 200941637 -¾性接觸墊;以及 ' 於該半導體晶片與該防焊層的置晶區之間形成 - 底膠。 15. 如申請專利範圍第14項之基板結構之製法,其中, 該底膠係為高分子樹脂材料。 16. 如申請專利範圍第8項之基板結構之製法,其中,該 置晶區係以電漿(plasma)或反應式離子蝕刻(RIE)進 行粗化。 17. —種基板結構之製法,係包括: 響 提供一基板本體’於該基板本體至少一表面上形 成有複數電性接觸墊; 於該基板本體及該些電性接觸墊上形成防焊 層’ 5亥防焊層具有置晶區’於該置晶區中並形成有複 數開孔以對應外露該電性接觸墊; 於該防焊層上設一模板,該模板具有模板開口, 以對應露出該置晶區; ❹ 粗化該模板開口中之置晶區; 移除該模板;以及 於該些電性接觸墊上形成焊接材料。 18. 如申請專利範圍第17項之基板結構之製法,其中, 該焊接材料係為錫(Sn)、船(Pb)、銀(Ag)、銅(Cu)、 鋅(Zn)、鉍(Bi)、鎳(Ni)、鈀(Pd)及金(Au)所組成群 組之其中一者。 19. 如申请專利範圍第17項之基板結構之製法,其中, 20 110686 200941637 ' /电f生接觸墊上形成桿接材料之製法,係包括: 於》亥些電性接觸墊上、防焊芦 •上形成導電層; 朴層上及其開孔的孔壁 於該導電層上形成阻層 e亥電性接觸塾之阻層開口, 之導電層; ,且該阻層形成複數對應 以露出該些電性接觸墊上 料 於-玄阻層開口中之導電層上電鍍形成焊接材 以及 _ 移除該阻層及其所覆蓋之導電層。 20·如申請專利範圍第17項之基板結構之製法,其中, «玄電f生接觸塾上先形成有導電凸塊,再於該導電凸塊 上形成焊接材料。 21.如申請專利範圍第2〇項之基板結構之製法,其中, 該導電凸塊係為錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、 鋅(Zn)、鉍(Bi)、鎳(Ni)、金(Au)、銻(Sb)、锆(Zr)、 鎂(Mg)、銦(In)、碲(Te)以及鎵(Ga)所組群組之其中 ❹ 一者。 22·如申請專利範圍第20項之基板結構之製法,其中, 該導電凸塊及其上之焊接材料之製法,係包括: 於该些電性接觸塾上、防焊層上及其開孔的孔壁 上形成導電層; 於該導電層上形成阻層’且該阻層形成複數對應 該電性接觸墊之阻層開口,以露出該些電性接觸塾上 之導電層; 21 110686 200941637 ' 於該阻層開口中之導電層上電鍍 l 於该些導電凸塊上電鐘形成二塊, 移除該阻層及其所覆蓋之導電層材科,以及 .如申Γ利範圍第17項之基板結構之製法,復包括. 且體晶片’該半導體晶“有電極塾,. ,極墊透過該烊接材料電性連 電性接觸墊;以及 於忒半導體晶片與該防焊層的置晶區之間形成 底膠。 4’如申請專利範圍第23項之基板結構之製法,其中, 2$该底膠係為高分子樹脂材料。 如申请專利範圍第17項之基板結構之製法,其中, 該置晶區係以電漿(plasma)或反應式離子蝕刻(RIE) 進行粗化。22 110686
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097109584A TWI373094B (en) | 2008-03-19 | 2008-03-19 | Manufacturing method of substrate structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097109584A TWI373094B (en) | 2008-03-19 | 2008-03-19 | Manufacturing method of substrate structure |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200941637A true TW200941637A (en) | 2009-10-01 |
TWI373094B TWI373094B (en) | 2012-09-21 |
Family
ID=44868367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097109584A TWI373094B (en) | 2008-03-19 | 2008-03-19 | Manufacturing method of substrate structure |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI373094B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8884424B2 (en) | 2010-01-13 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI463622B (zh) * | 2010-03-04 | 2014-12-01 | Advanced Semiconductor Eng | 具有單側基板設計的半導體封裝及其製造方法 |
US9349611B2 (en) | 2010-03-22 | 2016-05-24 | Advanced Semiconductor Engineering, Inc. | Stackable semiconductor package and manufacturing method thereof |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
-
2008
- 2008-03-19 TW TW097109584A patent/TWI373094B/zh not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8884424B2 (en) | 2010-01-13 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
US9196597B2 (en) | 2010-01-13 | 2015-11-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI463622B (zh) * | 2010-03-04 | 2014-12-01 | Advanced Semiconductor Eng | 具有單側基板設計的半導體封裝及其製造方法 |
US9349611B2 (en) | 2010-03-22 | 2016-05-24 | Advanced Semiconductor Engineering, Inc. | Stackable semiconductor package and manufacturing method thereof |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
Also Published As
Publication number | Publication date |
---|---|
TWI373094B (en) | 2012-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI260079B (en) | Micro-electronic package structure and method for fabricating the same | |
TWI279897B (en) | Embedded semiconductor chip structure and method for fabricating the same | |
JP4274290B2 (ja) | 両面電極構造の半導体装置の製造方法 | |
TWI493671B (zh) | 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法 | |
TWI220781B (en) | Multi-chip package substrate for flip-chip and wire bonding | |
TW200303604A (en) | Semiconductor device and method of manufacturing the same | |
TW201041103A (en) | Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package | |
TWI226092B (en) | Method for making a circuit device | |
TW200915513A (en) | Packaging substrate structure and method for manufacturing the same | |
TWI446508B (zh) | 無核心式封裝基板及其製法 | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
TW201947713A (zh) | 半導體封裝及其製造方法 | |
TW200942105A (en) | Method of fabricating package substrate having semiconductor component embedded therein | |
TW200527557A (en) | Semiconductor package and method for manufacturing the same | |
TWI283055B (en) | Superfine-circuit semiconductor package structure | |
TW200941637A (en) | Substrate structure and manufacturing method thereof | |
CN102931097B (zh) | 半导体封装结构的形成方法 | |
KR100843705B1 (ko) | 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법 | |
KR20120122637A (ko) | 기판, 플립칩 패키지 및 그 제조방법 | |
JP2016151060A (ja) | 電子デバイス及びその製造方法 | |
JP6319013B2 (ja) | 電子装置及び電子装置の製造方法 | |
TW200929479A (en) | Packaging substrate and method for menufacturing the same | |
TWI425887B (zh) | 具有支撐體的封裝基板及其製法 | |
TW201212186A (en) | Package structure | |
KR100925666B1 (ko) | 플립 칩 실장을 위한 솔더 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |