TW200935755A - Convolutional encoding with partitioned parallel encoding operations - Google Patents
Convolutional encoding with partitioned parallel encoding operations Download PDFInfo
- Publication number
- TW200935755A TW200935755A TW097146521A TW97146521A TW200935755A TW 200935755 A TW200935755 A TW 200935755A TW 097146521 A TW097146521 A TW 097146521A TW 97146521 A TW97146521 A TW 97146521A TW 200935755 A TW200935755 A TW 200935755A
- Authority
- TW
- Taiwan
- Prior art keywords
- coding
- encoding
- convolutional
- information bits
- whirling
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
- H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6525—3GPP LTE including E-UTRA
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
200935755 九、發明說明: 【發明所屬之技術領域】 本揭示案大體而言係關於通信,且更特定言之,係關於 使用迴旋編碼之通信》 本專利申請案主張對2007年11月28曰申請之標題為「並 列編碼選擇迴旋編碼器之方法及裝置(Meth〇d ad Apparatus for a Parallel Encode-Select Convolutional Encoder)」之臨時申請案第60/990,722號的優先權,且被 〇 讓與給其受讓人且藉此以引用的方式明確地併入本文中。 【先前技術】 迴旋編碼器藉由以資訊位元作為輸入且編碼位元作為輸 出而執行有限狀態機(FSM)來串列地編碼資訊位元之封包 (或其他單元)。圖1中11處展示習知迴旋編碼器之實例,該 編碼器具有串列地接收輸入資訊位元之輸入、順序地儲存 每一輸入位元以用於編碼邏輯操作中之三個儲存單元D, 及三個輸出(編碼位元C〇、<^及(:2)。編碼複雜性在封包長 ® 度匕中為線性。此複雜性成為針對長封包需要高編碼通量 之高速應用的效能瓶頸。 • 現有解決方案應用預看技術,該預看技術藉由提供針對 . 每個輸入位元僅根據輸入位元及初始編碼狀態(亦即,初 始儲存在圖1之儲存單元D中之值)產生對應編碼位元c0至 C2的邏輯而及時展開狀態機之n個步驟。如藉由比較圖1與 圖2所指示,此等預看技術可使效能加速至η倍。在圖1之 編碼器中’需要η個時脈循環來編碼η個輸入位元之序列。 136513.doc 200935755 相反’在圖2之預看編碼器21中,所有η個輸入位元經接收 且經並列編碼,因此與η個輸入位元相關聯之所有3η個编 碼位元在單個時脈循環中產生^然而,對於大η而言,預 看編碼器之邏輯複雜性及關鍵路徑顯著增加,因此預看技 ^ 術在某一點處當η(展開之程度)增加時變得不實用。 #於前述内容,需要提供在迴旋編碼器中增加編碼通量 之另一方法。 【發明内容】 ® 根據本發明之例示性實施例,藉由將輸入資訊位元分割 至經並列迴旋編碼之複數個區塊中而增加迴旋編碼通量。 具有彼此互不相同之個別初始編碼狀態之複數個迴旋編碼 操作被並列應用於該等區塊之一者以產生個別對應之複數 個迴旋編碼結果。基於一應用於該等區塊之另一者之迴旋 編碼操作而選擇該等迴旋編碼結果之一者。 【實施方式】 藉助實例且非藉助限制之方式,在隨附圖式中說明無線 ^ 通信系統之各種態樣。 以下結合隨附圖式陳述之[實施方式]意欲作為對本發明 . 之各種實施例的描述,且並不意欲表示可實踐本發明之僅 • 有實施例。[實施方式]包括出於提供對本發明之徹底理解 之目的之特定細節。Μ,對於熟習此項技術者而言將顯 而易見,可在無此等特定細節的情況下實踐本發明。在某 些情況中,Μ方塊圖形《來展示熟知之結構及組件,以避 免使本發明之概念模糊。 136513.doc 200935755 意謂「充當一實例、例項 例示性」之任何實施例 詞語「例示性」在本文中用以 或說明」。不必將本文中描述為 理解為比其他實施例較佳或有利
本發明使用並列之進-步的特點。在__些實施例中,位 元長度L之封包被劃分成㈣較小區,鬼,本文稱為區…至 m,每一區塊具有大小L/m。每一區塊經獨立編碼,且接 著編碼位元經組合在一起以形成最終編碼位元。為了此成 為可能,m個區塊之每一者必須由以適當初始編碼狀態初 始化之編碼器來編碼〇對於具有短約束長度之迴旋碼而 吕’可能之初始編碼狀態之數目ν為相對小(例如,對於 3GPP2/UMB及3GPP/LTE而言ν=8)。因此,針對每一可能 之初始編碼狀態來編碼m個區塊之每一者是可能的。對於 i=2至m而言,針對每個可能之初始編碼狀態而編碼區塊 i ’且接著基於藉由經選擇用於區塊丨_1之編碼所達到之最 終編碼狀態來選擇輸出編碼位元之正確集合β由第一編碼 器用於編碼區塊1之初始編碼狀態係已知。剩餘m_丨個編碼 器之每一者為含有所要編碼器設計之v個構成複本之複合 編碼器。以v個可能之狀態之一者來初始化構成複本之每 一者。對於i=2至m而言,視編碼器(i-丨)所達到之最終編碼 狀態來選擇編碼器i之最終編碼位元輸出。編碼通量增加 至L/m倍。 圖3圖解說明根據本發明之例示性實施例之迴旋編瑪裝 置30。裝置30包括初始狀態迴旋編碼器31及複數個複合迴 旋編碼器32。每一複合編碼器32含有在〇至7處指定之複數 136513.doc 200935755 個構成迴旋編碼器(在圖3之實例中之8個構成編碼器)。在 一些實施例中,在圖1中之11處所展示之串列迴旋編碼器 設計被用作初始狀態編碼器31及構成編碼器0至7。各種實 施例使用各種串列迴旋編碼器設計作為編碼器3 1及編碼器 〇至7。初始狀態編碼器31及複合編碼器32之每一者將串列 迴旋編碼應用於在L個輸入資訊位元之封包或其他單元之 内的資訊位元之個別對應區塊。圖3之實例展示個L輸入位 元被分割(劃分)成指定為區塊1至區塊5之5個區塊(亦即, ❹ m=5),每一者由L/5個位元組成《輸入位元之此分割允許 L/5位元區塊使用5個個別對應並列編碼路徑而經彼此並列 編碼,如以下詳細描述。 本文針對在31及0至7處使用圖1之_列迴旋編碼器設計 11(由圖3中之串列ENC指定)之實施例而描述圖3之迴旋編 碼裝置30之操作(僅為例示性闡釋之目的)。初始狀態編碼 器31經以初始編碼狀態S〇組態。構成編碼器〇至7經分別以 Ο 與圖1之編碼器設計11相關聯之8個可能之初始編碼狀雜 (亦即,儲存在3個儲存單元D中之1及〇之8個可能之組合) 組態。編碼器3 1將與其相關聯之串列迴旋編碼操作應用於 區塊1,從而在L/5時脈循環中產生其輸出(指定為區塊^編 . 碼位元如圖3所展示,區塊丨編碼位元形成輸出編碼位 元39之成分,該輸出編碼位元39係在L個輸入資訊位元藉 由圖3之編碼裝置30來編碼時產生。 在每一複合編碼器32之内,所有構成編碼器〇至7接收輸 入資訊位元之相關聯區塊(亦即,區塊2至區塊5之—者)。 136513.doc 200935755 在每一複合編碼器32之内的構成編碼器〇至7在相關聯之區 塊上並列操作以將其個別串列迴旋編碼操作應用於區塊。 構成編碼器〇至7之每一者在L/5時脈循環中產生與其相關 聯之輸出編碼位元之集合β所有編碼器31及32並列操作, 因此必要產生輸出編碼位元39之所有輸出編碼位元在L/5 時脈猶環中被產生。 對於每一複合編碼器32而言,來自所有構成編碼器〇至7 之輸出編碼位元被輸入至分別相關聯之選擇器33。如圖3 所展示,在一些實施例中,選擇器33包括多工器(Μυχ)。 每一選擇器33根據經選擇來編碼直接在與選擇器33相關聯 之區塊之前的區塊之編碼器之最終編碼狀態而選擇與其相 關聯之構成編碼器〇至7之輸出之一者。因此,與區塊2相 關聯之選擇器33根據與編碼區塊1之編碼器相關聯之最終 編碼狀態Sfl而做出其選擇。舉例而言,若Sfl=7,亦即, 初始狀態編碼器31之所有儲存單元D(參見圖1)含有1,則 區塊2之選擇器33選擇構成編碼器7(其初始編碼狀態為所 有儲存單元D含有1)之輸出以在39處提供區塊2編碼位元。 最終編碼狀態Sfl亦控制與區塊2相關聯之又一選擇器34 之操作’該選擇器34接收區塊2之所有構成編碼器〇至7之 最終編碼狀態作為輸入》與區塊2相關聯之選擇器34之輸 出提供Sn(輸出經選擇(藉由在Sn之控制下之相關聯選擇器 33選擇)以提供在39處之區塊2編碼位元之構成編碼器〇至7 之一者的最終編碼狀態)。輸出Sn控制由選擇器33及34對 區塊3做出之選擇,且與區塊4相關聯之類似輸出Sf4控制由 136513.doc 200935755 選擇器33及34對區塊5做出之選擇。以此方式,構成編碼 器0至7之一適當者可經選擇以用於區塊2至區塊5之每一 者’相較於需要藉由使用圖1之先前技術編碼器11之串列 迴旋編碼來產生相同結果之L時脈循環,在l/5時脈循環中 產生輸出編碼位元39。 一些實施例在並列編碼配置(諸如,以上關於圖3所述) 内使用先前技術預看編碼技術(諸如,以上關於圖2所述)。 此之實例大體展示於圖4中,其中圖3之串列迴旋編碼器 ® (串列ENC)31及〇至7之每一者由預看編碼器(由圖4中之 ENC指定)所替換,例如,圖2之預看編碼器21,其中 n=L/5。因此’在圖4之迴旋編碼裝置中,編碼器31及〇至7 之每一者在單個時脈循環中編碼與其相關聯區塊之所有 L/5位元’使輸出編碼位元39在單個時脈循環中可用。 圖5圖解說明根據本發明之例示性實施例之通信系統。 在圖5中’待自可通信裝置51經由通信頻道53傳遞至可通 ❹彳s裝置52(或反之亦然)之資訊可以上述之例示性方式之任 一者而經迴旋編碼。在各種實施例中,裝置51及裝置52之 一者或兩者均包括適合以上述之例示性方式實施迴旋編碼 • 之迴旋編碼設施。在一些實施例中,裝置51及裝置52之一 . 者為根據本發明執行迴旋編碼之通信發射器,且裝置51及 裝置52之另一者為通信接收器。在一些實施例中,裝置51 及裝置52兩者均為通信收發器。兩者均根據本發明執行迴 旋編碼作為其個別傳輸功能性之部分。在一些實施例中, 襄置51為固定位點裝置且裝置52為固定位點裝置。在一些 136513.doc 200935755 實施財,裝置51及裝置52之一者為攜帶型裝置或行動裝 置,且另一者為固定位點裝置。在一些實施例中,裝置51 為可攜或行動裝置且裝置52為可搞或行動裝置。在—些實 施例中,通信頻道53包括有線頻道。在一些實施例中通 信頻道53包括無線頻道。在一些實施例中,通信頻道处 括有線頻道及無線頻道兩者。 熟習此項技術者應瞭解,可使用多種不同技藝及技術中 之任一者來表示資訊及信號。舉例而言,可藉由電壓、電 > 流、電磁波、磁場或磁粒子、光場或光粒子或其任何組合 來表不在以上描述中始終參考之資料、指令、命令、資 訊、信號、位元、符號及碼片。 熟習此項技術者應進一步瞭解,結合本文所揭示之實施 例而描述之各種說明性邏輯區塊、模組、電路及演算法步 驟可經實施為電子硬體、電腦軟體或兩者之組合。為清楚 說明硬體與軟體之此互換性,各種說明性組件、區塊、模 組、電路及步驟已根據其功能性而在上文大體描述。該功 ^ 能性經實施為硬體還是軟體視特定應用及強加於整個系統 之設計約束而定。熟習此項技術者可針對每一特定應用, 以變化之方式實施所描述之功能性,但此等實施決策不應 解釋為引起自本發明之範疇的偏離。 可藉由經設計以執行本文中所描述之功能之通用處理 器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、 場可程式化閘陣列(FPGA)或其他可程式化邏輯器件、離散 閘或電晶體邏輯、離散硬體組件或其任何組合來實施或執 136513.doc -11 - 200935755 行、。0本文中所揭示之實施例所描述的各種說明性邏輯區 塊、模組及電路。通用處理器可為微處理器,但在替代實 施例中冑理器可為任何習知處理器、控制器、微控制器 或狀態機。處理㈣可實施為計算器件之組合,例如, • 與微處理器之組合、複數個微處自器、結合DSP核心 之一或多個微處理器,或任何其他此組態。 結合本文中所揭示之實施例所描述之方法或演算法的步 驟可直接體現於硬體中、由處理器執行之軟體模組中或兩 〇 者之組合中。軟體模組可駐存於RAM記憶體、快閃記憶 體、ROM記憶體、eprqmb憶體、EEpR〇M記憶體、暫存 器、硬碟、抽取式碟片、CD_R0M,或此項技術中已知之 儲存媒體之任一其它形式中。將例示性儲存媒體耦接至處 理器,使得處理器可自儲存媒體讀取資訊且將資訊寫入至 儲存媒體。替代地’儲存媒體可整合至處理器。處理器及 儲存媒體可駐存於ASIC中。該ASIC可駐存於使用者終端 機中。替代地,處理器及儲存媒體可作為離散組件駐存於 @ 使用者終端機中。 提供對所揭示之實施例的先前描述以使任何熟習此項技 術者能夠製造或使用體現本發明之原理之產品。此等實施 例之各種修改將對於熟習此項技術者而言顯而易見,且本 文所界定之一般原理可在不脫離本揭示案之精神或範蜂之 情況下應用於其他實施例。因此,本發明並不意欲限制於 本文中所展示之實施例’而將符合與本文中所揭示之原理 及新穎特徵一致的最廣泛範疇。 136513.doc 12 200935755 【圖式簡單說明】 圖1圖解說明一先前技術串列迴旋編碼器; 圖2圖解說明一使用預看技術之先前技術迴旋編碼器; 圖3圖解說明根據本發明之例示性實施例之迴旋編碼裝 置的結構及操作; 圖4圖解說明根據本發明之例示性實施例之迴旋編碼裝 ' 置的結構及操作;及 圖5圖解說明根據本發明之例示性實施例之通信系統。 〇 【主要元件符號說明】 11 串列迴旋編碼設計 21 預看編碼器 30 迴旋編碼裝置 31 初始狀態編碼器 32 複合編碼器 33 選擇器 34 另一選擇器 39 輸出編碼位元 51 可通信裝置 52 可通信裝置 53 通信頻道 C〇 輸出編碼位元 C, 輸出編·£馬位元 C2 輸出編竭 立元 D 儲存單元 136513.doc -13- 200935755
Mux 多工器 So 初始編碼狀態 Sfl 最終編碼狀態 Sf2 最終編碼狀態 Sf4 最終編碼狀態 ❹ -14 - 136513.doc
Claims (1)
- 200935755 * 十、申請專利範面: 1. 一種用於將一所要迴旋編碼操作應用於複數個輸入資訊 位元之裝置,其包含: 複數個迴旋編碼器,其接收該等資訊位元之個別對應 區塊’該等迴旋編瑪器之每一者經組態以將至少一個迴 旋編碼操作應用於資訊位元之該相關聯區塊,以使得迴 ' 旋編碼被並列應用於所有該等區塊,該等迴旋編碼器之 一者經組態以將複數個迴旋編碼操作並列應用於資訊位 φ 元之該相關聯區塊,該複數個迴旋編碼操作具有彼此互 不相同之個別初始編碼狀態;及 一選擇器’其耦接至該一個迴旋編碼器,該選擇器自 該一個迴旋編碼器並列接收複數個迴旋編碼操作結果, 該複數個迴旋編碼操作結果分別由該一個迴旋編瑪器所 執行之該等並列迴旋編碼操作產生,該選擇器接收一選 擇控制彳§號,該選擇控制信號指示由該等迴旋編碼器之 另一者所執行之一迴旋編碼操作。 Ο 2.如請求項1之裝置,其中該選擇控制信號指示一最終編 碼狀態,該最終編碼狀態與由該另一迴旋編碼器執行之 • 該迴旋編碼操作相關聯。 3. 如請求項1之裝置,其包括一另一選擇器,該另一選擇 器耦接至該另一迴旋編碼器及該第一提及之選擇器以 於提供該選擇控制信號至該第一提及之選擇器。 4. 如請求項1之裝置,其中該選擇器包括一輸出,誘輸出 提供由該所要迴旋編碼操作產生之複數個編碼位元^一 136513.doc 200935755 成分。 5·如=求項4之裝置’纟中該複數個輸人資訊位^-第 目個該等資訊位元及—第二數目個該等區塊組成, 、該第一數目小於該第一數目且其中需要自該複數 個輸入資訊位元產生該複數個編碼位元之該纟置之 脈循環數目等於該第一數目除以該第二數目。 如凊求項4之裝置’其中僅需要該裝置之一個時脈循環 以自該複數個輸入資訊位元產生該複數個編碼位元。 如"青求項1之裝置,纟中該一個迴旋編碼器將該等並列 迴旋編碼操作之每-纟並列應用於該相關聯區塊之所有 資訊位元。 8.如請求項7之裝置,其中該一個迴旋編碼器經組態以使 得該等並列迴旋編碼操作之每一者實施一預看編碼技 術。 9,一種用於將一所要迴旋編碼操作應用於複數個輸入資訊 位元之方法,其包含: 將該等資訊位元分割成資訊位元之複數個區塊; 將至少一個迴旋編碼操作並列應用於資訊位元之該等 區塊之每一者’包括:將複數個迴旋編碼操作並列應用 於該等區塊之一者,該複數個迴旋編碼操作具有彼此互 不相同之個別初始編碼狀態,且該複數個迴旋編碼操作 產生複數個個別對應之迴旋編碼結果;及 基於一應用於該等區塊之另一者之迴旋編碼操作,選 擇該等迴旋編碼結果之一者。 136513.doc -2 - 200935755 ίο 11 12❹ 13 ❹ 14. 如請求項9之方法,其中該選擇包括基於一最終編碼狀 態選擇該一個迴旋編碼結果,該最終編碼狀態與應用於 該另一區塊之該迴旋編碼操作相關聯。 •如凊求項9之方法’其中該—個迴旋編碼操作結果提供 由該所要迴旋編碼操作所產生之複數個編碼位元之一成 分。 .如請求項9之方法,其中該最後提及之應用包括:對於 該等並列迴旋編碼操作之每一者而言,將該迴旋編碼操 作並列應用於該一個區塊之所有資訊位元。 一種用於將一所要迴旋編碼操作應用於複數個輸入資訊 位元之裝置,其包含: 用於將該等資訊位元分割成資訊位元之複數個區塊的 構件; 用於將至少一個迴旋編瑪操作並列應用於資訊位元之 該等區塊之每一者的構件,包括用於將複數個迴旋編碼 操作並列應用於該等區塊之一者的構件,該複數個迴旋 編碼操作具有彼此互不相同之個別初始編碼狀態,且該 複數個迴旋編碼操作產生複數個個別對應之迴旋編碼結 果;及 用於基於一應用於該等區塊之另一者之迴旋編碼操作 而選擇該等迴旋編碼結果之一者的構件。 如請求項13之裝置,其中該用於選擇之構件包括用於基 於一最終編碼狀態而選擇該一個迴旋編碼結果的構件, 該最終編碼狀態與應用於該另一區塊之該迴旋編碼操作 136513.doc 200935755 相關聯。 15 16 17 ❹ 18. .如請求項13之裝置,其中該一個迴旋編碼操作結果提供 由該所要迴旋編碼操作所產生之複數個編碼位元之一成 分。 .如请求項13之裝置,其中該最後提及之應用構件包括: 針對該等並列迴旋編碼操作之每一者,用於將該迴旋編 碼操作並列應用於該一個區塊之所有資訊位元之構件。 一種用於將一所要迴旋編碼操作應用於複數個輸入資訊 位元之電腦程式產品,其包含: 一電腦可讀媒體,該電腦可讀媒體包含: 用於使至少一個資料處理器將該等資訊位元分割成 資訊位元之複數個區塊的程式碼; 用於使該至少一個資料處理器將至少一個迴旋編碼 操作並列應用於資訊位元之該等區塊之每一者的程式 碼,包括將複數個迴旋編碼操作並列應用於該等區塊之 每一者’該複數個迴旋編碼操作具有彼此互不相同之個 別初始編碼狀態,且該複數個迴旋編碼操作產生複數個 個別對應之迴旋編碼結果;及 用於使該至少一個資料處理器來基於一應用於該等 區塊之另一者之迴旋編碼操作而選擇該等迴旋編碼結果 之一者的程式碼。 如凊求項17之電腦程式產品,其中用於使該至少一個資 料處理器來選擇之該程式碼使該至少一個資料處理器基 於一最終編碼狀態而選擇該一個迴旋編碼結果,該最終 136513.doc 200935755 編碼狀態與應用於該另一區塊之該迴旋編碼操作相M 聯。 19. 如清求項17之電腦程式產品’其.中該一個迴旋編碼结果 提供由該所要迴旋編碼操作所產生之複數個編碼位元之 一成分。 20. 如請求項17之電腦程式產品,其中該並列應用包括:對 於該等並列迴旋編碼操作之每一者,將該迴旋編碼操作 並列應用於該一個區塊之所有資訊位元。 ❹ ❹ 136513.doc
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US99072207P | 2007-11-28 | 2007-11-28 | |
US12/323,365 US8156413B2 (en) | 2007-11-28 | 2008-11-25 | Convolutional encoding with partitioned parallel encoding operations |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200935755A true TW200935755A (en) | 2009-08-16 |
Family
ID=40677018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097146521A TW200935755A (en) | 2007-11-28 | 2008-11-28 | Convolutional encoding with partitioned parallel encoding operations |
Country Status (7)
Country | Link |
---|---|
US (1) | US8156413B2 (zh) |
EP (1) | EP2215723B1 (zh) |
JP (1) | JP5185392B2 (zh) |
KR (1) | KR101255749B1 (zh) |
CN (1) | CN101874353B (zh) |
TW (1) | TW200935755A (zh) |
WO (1) | WO2009070783A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9680562B2 (en) | 2014-09-11 | 2017-06-13 | Hughes Network Systems, Llc | Inroute burst header in a VSAT system |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4575770A (en) * | 1983-12-05 | 1986-03-11 | Rca Corporation | Video disc data systems for interactive applications |
DE3730547A1 (de) * | 1987-09-11 | 1989-03-23 | Ant Nachrichtentech | Verfahren zur aufbereitung von daten |
JP3203289B2 (ja) * | 1994-03-09 | 2001-08-27 | 株式会社ケンウッド | 並列処理復号器の時系列同期回路 |
JP3217307B2 (ja) * | 1997-11-18 | 2001-10-09 | 沖電気工業株式会社 | 無線送信装置 |
US6738942B1 (en) * | 2000-06-02 | 2004-05-18 | Vitesse Semiconductor Corporation | Product code based forward error correction system |
US7242726B2 (en) * | 2000-09-12 | 2007-07-10 | Broadcom Corporation | Parallel concatenated code with soft-in soft-out interactive turbo decoder |
US6701482B2 (en) * | 2001-09-20 | 2004-03-02 | Qualcomm Incorporated | Method and apparatus for coding bits of data in parallel |
US6954885B2 (en) | 2001-12-14 | 2005-10-11 | Qualcomm Incorporated | Method and apparatus for coding bits of data in parallel |
CN100444524C (zh) * | 2002-08-01 | 2008-12-17 | 扎班纳数字资金有限责任公司 | 用于通信系统中编码数据位的方法、设备和系统 |
CN101507120A (zh) * | 2006-08-22 | 2009-08-12 | 松下电器产业株式会社 | 并行剩余运算器和并行剩余运算方法 |
-
2008
- 2008-11-25 US US12/323,365 patent/US8156413B2/en not_active Expired - Fee Related
- 2008-11-28 CN CN2008801186759A patent/CN101874353B/zh active Active
- 2008-11-28 EP EP08855284.9A patent/EP2215723B1/en active Active
- 2008-11-28 KR KR1020107014294A patent/KR101255749B1/ko not_active IP Right Cessation
- 2008-11-28 TW TW097146521A patent/TW200935755A/zh unknown
- 2008-11-28 WO PCT/US2008/085070 patent/WO2009070783A1/en active Application Filing
- 2008-11-28 JP JP2010536209A patent/JP5185392B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011505109A (ja) | 2011-02-17 |
WO2009070783A1 (en) | 2009-06-04 |
CN101874353A (zh) | 2010-10-27 |
JP5185392B2 (ja) | 2013-04-17 |
US20090144604A1 (en) | 2009-06-04 |
KR101255749B1 (ko) | 2013-04-17 |
KR20100096211A (ko) | 2010-09-01 |
EP2215723A1 (en) | 2010-08-11 |
CN101874353B (zh) | 2013-11-20 |
EP2215723B1 (en) | 2019-04-24 |
US8156413B2 (en) | 2012-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7765457B2 (en) | Parallel convolutional encoder | |
JP2005535190A5 (zh) | ||
CN108880566B (zh) | 一种Polar码传输方法及装置 | |
CN108809506B (zh) | 一种编码方法及装置 | |
JP7321208B2 (ja) | ポーラ符号のレートマッチング方法及び装置 | |
CN108737021A (zh) | Polar码传输方法及装置 | |
JP2015089132A (ja) | 最大遷移ハミングコード | |
JP4829962B2 (ja) | 通信チャネルを介したデータ転送速度を向上させるための方法及び装置 | |
TW200935755A (en) | Convolutional encoding with partitioned parallel encoding operations | |
CN108628698B (zh) | 计算crc编码的方法和装置 | |
KR20060121312A (ko) | 컨볼루션 터보 부호 인터리버 | |
JP2021525976A (ja) | 階段符号復号方法及び階段符号復号装置 | |
CN108702162A (zh) | 用于维特比解码器的高速加比选 | |
CN116158029A (zh) | 极化码译码器和用于极化码译码的方法 | |
CN109391365B (zh) | 一种交织方法及装置 | |
KR101737831B1 (ko) | 무선 통신 시스템에서 전송할 시퀀스를 콤포넌트 캐리어에 매핑하는 방법 | |
US9521016B2 (en) | Data transmission apparatus and method for transmitting data in delay-insensitive data transmission method supporting handshake protocol | |
TWI549437B (zh) | 編解碼系統與方法 | |
WO2009108776A1 (en) | Method and components for simultaneous processing of multiple functions | |
CN109474383B (zh) | 编码方法及装置 | |
JP2004282787A (ja) | 信号送信装置および符号化装置 | |
CN109474378B (zh) | 编码方法及装置 | |
CN109474379B (zh) | 编码方法及装置 | |
TWI314819B (en) | Real number encoding method and apparatus thereof | |
JP6661942B2 (ja) | 無線通信システム |