CN101874353B - 采用经分割的并行编码操作的卷积编码 - Google Patents

采用经分割的并行编码操作的卷积编码 Download PDF

Info

Publication number
CN101874353B
CN101874353B CN2008801186759A CN200880118675A CN101874353B CN 101874353 B CN101874353 B CN 101874353B CN 2008801186759 A CN2008801186759 A CN 2008801186759A CN 200880118675 A CN200880118675 A CN 200880118675A CN 101874353 B CN101874353 B CN 101874353B
Authority
CN
China
Prior art keywords
convolutional encoding
convolutional
piece
information bits
convolution coder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801186759A
Other languages
English (en)
Other versions
CN101874353A (zh
Inventor
M·曼索
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101874353A publication Critical patent/CN101874353A/zh
Application granted granted Critical
Publication of CN101874353B publication Critical patent/CN101874353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6525—3GPP LTE including E-UTRA
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

通过将输入信息比特分割成多个并行地卷积编码的块来增加卷积编码吞吐量。向这些块中的一个块并行地应用具有彼此互不相同的各个初始编码状态的多个卷积编码操作以产生各自相应的多个卷积编码结果。基于应用于这些块中的另一个块的卷积编码操作来选择这些卷积编码结果中的一个卷积编码结果。

Description

采用经分割的并行编码操作的卷积编码
根据35U.S.C.§119的优先权要求
本专利申请要求于2007年11月28日提交的题为“Method and Apparatusfor a Parallel Encode-Select Convolutional Encoder(用于并行编码选择卷积编码器的方法和装置)”的临时申请No.60/990,722的优先权，其已转让给本申请受让人并因而被明确援引纳入于此。
背景
领域
本公开一般涉及通信，尤其涉及使用卷积编码的通信。
背景
卷积编码器通过运行有限状态机(FSM)串行地对信息比特的分组(或其他单元)进行编码，其中信息比特作为输入而经编码比特作为输出。常规卷积编码器的示例在图1的11处示出，其具有串行地接收输入信息比特的输入，顺序地存储每个输入比特以供在编码逻辑运算中使用的三个存储单元D，以及三个输出——经编码比特C0、C1和C2。编码复杂度在分组长度L上是线性的。此复杂度成为对长分组要求高编码吞吐量的高速应用的性能瓶颈。
现有解决方案应用前瞻(look-ahead)技术，该技术通过提供对于每个输入比特仅根据输入比特和初始编码状态(即，图1的存储单元D中初始存储的值)来产生对应的经编码比特C0-C2的逻辑来在时间上将状态机展开n步。这些前瞻技术可将性能加速n倍，如通过比较图1和2所指示的。在图1的编码器中，需要n个时钟周期来编码n个输入比特的序列。相反，在图2的前瞻编码器21中，并行地接收和编码所有n个输入比特，所以在单个时钟周期中产生与这n个输入比特相关联的所有3n个经编码比特。然而，对于较大的n，前瞻编码器的逻辑复杂度和关键路径增长明显，随着n(展开程度)的增大，前瞻技术在某个时候变得不切实际。
鉴于上述，提供另一种增大卷积编码器中的编码吞吐量的办法是合需的。
概述
根据本发明的示例性实施例，通过将输入信息比特分割成并行卷积编码的多个块来增加卷积编码吞吐量。向这些块中的一个块并行地应用具有彼此互不相同的各个初始编码状态的多个卷积编码操作以产生各自相应的多个卷积编码结果。基于应用于这些块中的另一个块的卷积编码操作选择这些卷积编码结果中的一个卷积编码结果。
附图简述
通过示例而非限制的方式在附图中图解无线通信系统的各方面，附图中：
图1图形地解说了现有技术串行卷积编码器；
图2图形地解说采用前瞻技术的现有技术卷积编码器；
图3图形地解说根据本发明的示例性实施例的卷积编码装置的结构和操作；
图4图形地解说根据本发明的示例性实施例的卷积编码装置的结构和操作；以及
图5图形地解说了根据本发明的示例性实施例的通信系统。
详细描述
以下结合附图阐述的详细描述旨在作为本发明的各种实施例的描述，而无意表示仅可实践本发明的实施例。为了提供对本发明的透彻理解，本详细描述包括具体细节。然而，对于本领域技术人员而言显而易见的是，本发明无需这些具体细节也可实践。在一些实例中，以框图形式示出公知的结构和组件以避免湮没本发明的概念。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。
本发明采用并行性的另一维度。在一些实施例中，比特长度为L的分组被划分成m个更小的块，在本文称为块1-m，其中每个块具有大小L/m。每个块被独立编码，并且随后经编码比特被组合在一起以形成最终经编码比特。为了使其成为可能，这m个块中的每一个块必须由用恰适的初始编码状态初始化的编码器来编码。对于具有短约束长度的卷积码而言，可能的初始编码状态的数目v相对较小(例如，对于3GPP2/UMB和3GPP/LTE，v＝8)。因此，将这m个块中的每一个块对应每个可能的初始编码状态来编码是可能的。对于i＝2到m，对应每种可能的初始编码状态将块i编码，并且随后基于为块i-1选择的编码所达到的最终编码状态来选择正确的输出经编码比特集合。用于编码块1的第一个编码器所使用的初始编码状态是已知的。剩余m-1个编码器中的每一个是包含合需编码器设计的v个组成副本的合成编码器。这些组成副本中的每一个用v个可能状态中的一种状态来初始化。对于i＝2到m，取决于编码器(i-1)所达到的最终编码状态来选择编码器i的最终经编码比特输出。编码吞吐量增大了L/m倍。
图3图形地解说了根据本发明的示例性实施例的卷积编码装置30。装置30包括初始状态卷积编码器31和多个合成卷积编码器32。每个合成编码器32包含在0-7处标出的多个组成卷积编码器(在图3的示例中为8个组成编码器)。在一些实施例中，图1中的11处示出的串行卷积编码器设计被用作初始状态编码器31和组成编码器0-7。各种实施例使用各种串行卷积编码器设计作为编码器31和0-7。初始状态编码器31和组成编码器32中的每一个对L个输入信息比特的分组或其他单元内的各相应信息比特块应用串行卷积编码。图3的示例显示这L个输入比特被分割(划分)成被标为块1-块5的五个块(即，m＝5)，每个块由L/5个比特构成。输入比特的这种分割允许使用五个各自相应的并行编码路径将这些L/5比特的块彼此并行地编码，如以下具体地描述。
本文针对在31和0-7处利用图1的串行卷积编码器设计11(如图3中的串行ENC所标示)的实施例来描述图3的卷积编码装置30的操作(仅用于示例性讲解)。初始状态编码器31用初始编码状态S0来配置。组成编码器0-7分别用与图1的编码器设计11相关联的8种可能的初始编码状态(即，三个存储单元D中所存储的1和0的8种可能的组合)来配置。编码器31对块1应用其相关联的串行卷积编码操作，在L/5个时钟周期中产生其被标为块1经编码比特的输出。如图3中所示，块1经编码比特形成当图3的编码装置30将这L个输入信息比特编码时得到的输出经编码比特39的组成分量。
在每个合成编码器32内，所有组成编码器0-7接收输入信息比特的相关联的块(即，块2-块5中的一个)。每个合成编码器32内的组成编码器0-7并行地对相关联的块进行操作以对该块应用其各自的串行卷积编码操作。组成编码器0-7中的每一个在L/5个时钟周期中产生其相关联的输出经编码比特集合。所有编码器31和32并行地工作，所以产生输出经编码比特39所需的所有输出经编码比特是在L/5个时钟周期中产生的。
对于每个合成编码器32，来自所有组成编码器0-7的输出经编码比特被输入到各自相关联的选择器33。在一些实施例中，选择器33包括图3中所示的多路复用器(MUX)。每个选择器33根据被选择用以编码紧邻与该选择器33相关联的块之前的那个块的编码器的最终编码状态来选择其相关联的组成编码器0-7的输出中的一个输出。由此，与块2相关联的选择器33根据与编码块1的编码器相关联的最终编码状态Sf1来作出其选择。例如，若Sf1＝7，即初始状态编码器31的所有存储单元D(还是参见图1)都包含1，则对应块2的选择器33选择组成编码器7(其初始编码状态具有全部都包含1的存储单元D)的输出以提供39处的块2经编码比特。
最终编码状态Sf1还控制与块2相关联的又一选择器34的操作，选择器34接收块2的所有组成编码器0-7的最终编码状态作为输入。与块2相关联的选择器34的输出提供Sf2，即组成编码器0-7中其输出被(相关联的选择器33在Sf1的控制下)选择以提供39处的块2经编码比特的那个组成编码器的最终编码状态。输出Sf2控制选择器33和34关于块3所作的选择，且与块4相关联的类似输出Sf4控制选择器33和34关于块5所作的选择。以这种方式，可为块2-块5中的每一个选择组成编码器0-7中恰适的一个，其中，与使用图1的现有技术编码器11的串行卷积编码产生相同结果需要的L个时钟周期相比，输出经编码比特39在L/5个时钟周期中产生。
一些实施例在诸如以上关于图3所述的并行编码安排内使用现有技术前瞻编码技术(诸如以上参照图2所述的)。这种的示例在图4中一般性地示出，其中来自图3的串行卷积编码器(串行ENC)31和0-7中的每一个被前瞻编码器(图4中标为ENC)——例如图2的前瞻编码器21——所替代，其中n＝L/5。由此，在图4的卷积编码装置中，编码器31和0-7中的每一个在单个时钟周期中将其相关联的块的所有L/5个比特编码，使得在单个时钟周期中得到输出经编码比特39。
图5图形地解说了根据本发明的示例性实施例的通信系统。在图5中，将经由通信信道53从具有通信能力的装置51传送到具有通信能力的装置52(或反之)的信息能够以上述示例性方式中的任意方式被卷积编码。在各种实施例中，装置51和装置52中的一者或两者包括适于以上述示例性方式实现卷积编码的卷积编码设施。在一些实施例中，装置51和装置52之一是执行根据本发明的卷积编码的通信发射机，而装置51和装置52中的另一者是通信接收机。在一些实施例中，装置51和装置52两者都是通信收发机，这两者都执行根据本发明的卷积编码以作为其各自的发射功能性的一部分。在一些实施例中，装置51是固定站点装置，且装置52是固定站点装置。在一些实施例中，装置51和装置52之一是便携式或移动装置，而另一者是固定站点装置。在一些实施例中，装置51是便携式或移动装置，且装置52是便携式或移动装置。在一些实施例中，通信信道53包括有线信道。在一些实施例中，通信信道53包括无线信道。在一些实施例中，通信信道53包括有线信道和无线信道两者。
本领域技术人员将可理解，信息和信号可使用各种不同技术和技艺中的任一种来表示。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
本领域技术人员将进一步领会，结合本文中所公开的实施例来描述的各种解说性逻辑块、模块、电路、和算法步骤可实现为电子硬件、计算机软件、或这两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、框、模块、电路、和步骤在上面是以其功能性的形式作一般化描述的。此类功能集是被实现为硬件还是软件取决于具体应用和强加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能集，但此类设计决策不应被解释为致使脱离本发明的范围。
结合本文所公开的实施例描述的各种解说性逻辑板块、模块、和电路可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本文所描述功能的任何组合来实现或执行。通用处理器可以是微处理器，但在替换方案中，该处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可以被实现为计算设备的组合，例如DSP与微处理器的组合、多个微处理器、与DSP核心协作的一个或更多个微处理器、或任何其他此类配置。
结合本文所公开的实施例描述的方法或算法的步骤可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中实施。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在用户终端中。
提供了以上对所公开的实施例的描述是为了使得本领域任何技术人员均能够制作或使用实施本发明的原理的产品。对这些实施例的各种改动对于本领域技术人员将是显而易见的，并且本文中定义的普适原理可被应用于其他实施例而不会脱离本公开的精神或范围。由此，本发明并非旨在被限定于本文中示出的实施例，而是应被授予与本文中公开的原理和新颖性特征一致的最广义的范围。

Claims (16)

1.一种用于对输入的多个信息比特应用合需卷积编码操作以增大卷积编码器中的编码吞吐量的装置，包括：
多个卷积编码器，其接收所述信息比特的各相应块，所述卷积编码器中的每一个配置成对相关联的信息比特块应用至少一个卷积编码操作，以使得卷积编码并行地应用到所有所述块，所述卷积编码器中的第一卷积编码器配置成向相关联的信息比特块并行地应用具有彼此互不相同的各个初始编码状态的多个卷积编码操作；以及
耦合至所述第一卷积编码器的第一选择器，所述第一选择器并行地接收来自所述第一卷积编码器的分别由所述第一卷积编码器执行的所述多个卷积编码操作所产生的多个卷积编码操作结果，所述第一选择器接收指示由所述卷积编码器中的第二卷积编码器所执行的卷积编码操作的选择控制信号。
2.如权利要求1所述的装置，其特征在于，所述选择控制信号指示与所述第二卷积编码器所执行的所述卷积编码操作相关联的最终编码状态。
3.如权利要求1所述的装置，其特征在于，包括耦合至所述第二卷积编码器和所述第一选择器的第二选择器，用于向所述第一选择器提供所述选择控制信号。
4.如权利要求1所述的装置，其特征在于，所述第一选择器包括提供从所述合需卷积编码操作得到的经编码的多个比特的组成分量的输出。
5.如权利要求4所述的装置，其特征在于，所述多个输入信息比特包括第一数目的所述信息比特和第二数目的所述块，其中所述第二数目小于所述第一数目，且其中从所述输入的多个信息比特产生所述经编码的多个比特所需要的所述装置的时钟周期数等于所述第一数目除以所述第二数目。
6.如权利要求4所述的装置，其特征在于，从所述输入的多个信息比特产生所述经编码的多个比特需要所述装置的仅一个时钟周期。
7.如权利要求1所述的装置，其特征在于，所述第一卷积编码器并行地向所述相关联的块的所有信息比特应用所述多个卷积编码操作中的每一个。
8.如权利要求7所述的装置，其特征在于，所述第一卷积编码器被配置成使得所述多个卷积编码操作中的每一个实现前瞻编码技术。
9.一种用于对输入的多个信息比特应用合需卷积编码操作以增大卷积编码器中的编码吞吐量的方法，包括：
将所述信息比特分割成多个信息比特块；
并行地向所述信息比特块中的每一个块应用至少一个卷积编码操作，包括并行地向所述块中的一个块应用多个卷积编码操作，这多个卷积编码操作具有彼此互不相同的各个初始编码状态且产生各自相应的多个卷积编码结果；以及
基于应用于所述块中的另一个块的卷积编码操作来选择所述多个卷积编码结果中的一个卷积编码结果。
10.如权利要求9所述的方法，其特征在于，所述选择包括基于与应用于所述另一个块的所述卷积编码操作相关联的最终编码状态来选择一个卷积编码结果。
11.如权利要求9所述的方法，其特征在于，这一个卷积编码结果提供从所述合需卷积编码操作得到的经编码的多个比特的组成分量。
12.如权利要求9所述的方法，其特征在于，所述并行地向所述块中的一个块应用多个卷积编码操作包括：对于所述多个卷积编码操作中的每一个卷积编码操作，并行地向这一个块的所有信息比特应用该每一个卷积编码操作。
13.一种用于对输入的多个信息比特应用合需卷积编码操作以增大卷积编码器中的编码吞吐量的设备，包括：
用于将所述信息比特分割成多个信息比特块的装置；
用于并行地向所述信息比特块中的每一个块应用至少一个卷积编码操作的装置，包括用于并行地向所述块中的一个块应用多个卷积编码操作的装置，这多个卷积编码操作具有彼此互不相同的各个初始编码状态且产生各自相应的多个卷积编码结果；以及
用于基于应用于所述块中的另一个块的卷积编码操作来选择所述多个卷积编码结果中的一个卷积编码结果的装置。
14.如权利要求13所述的设备，其特征在于，所述用于选择的装置包括用于基于与应用于所述另一个块的所述卷积编码操作相关联的最终编码状态来选择一个卷积编码结果的装置。
15.如权利要求13所述的设备，其特征在于，这一个卷积编码结果提供从所述合需卷积编码操作得到的经编码的多个比特的组成分量。
16.如权利要求13所述的设备，其特征在于，所述用于并行地向所述块中的一个块应用多个卷积编码操作的装置包括：对于所述多个卷积编码操作中的每一个卷积编码操作，用于并行地向这一个块的所有信息比特应用该每一个卷积编码操作的装置。
CN2008801186759A 2007-11-28 2008-11-28 采用经分割的并行编码操作的卷积编码 Active CN101874353B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US99072207P 2007-11-28 2007-11-28
US60/990,722 2007-11-28
US12/323,365 2008-11-25
US12/323,365 US8156413B2 (en) 2007-11-28 2008-11-25 Convolutional encoding with partitioned parallel encoding operations
PCT/US2008/085070 WO2009070783A1 (en) 2007-11-28 2008-11-28 Convolutional encoding with partitioned parallel encoding operations

Publications (2)

Publication Number Publication Date
CN101874353A CN101874353A (zh) 2010-10-27
CN101874353B true CN101874353B (zh) 2013-11-20

Family

ID=40677018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801186759A Active CN101874353B (zh) 2007-11-28 2008-11-28 采用经分割的并行编码操作的卷积编码

Country Status (7)

Country Link
US (1) US8156413B2 (zh)
EP (1) EP2215723B1 (zh)
JP (1) JP5185392B2 (zh)
KR (1) KR101255749B1 (zh)
CN (1) CN101874353B (zh)
TW (1) TW200935755A (zh)
WO (1) WO2009070783A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9680562B2 (en) 2014-09-11 2017-06-13 Hughes Network Systems, Llc Inroute burst header in a VSAT system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1589533A (zh) * 2001-09-20 2005-03-02 高通股份有限公司 对数据比特进行并行编码的方法和装置
CN1689237A (zh) * 2002-08-01 2005-10-26 艾斯法伊尔半导体公司 并行卷积编码器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4575770A (en) * 1983-12-05 1986-03-11 Rca Corporation Video disc data systems for interactive applications
DE3730547A1 (de) * 1987-09-11 1989-03-23 Ant Nachrichtentech Verfahren zur aufbereitung von daten
JP3203289B2 (ja) * 1994-03-09 2001-08-27 株式会社ケンウッド 並列処理復号器の時系列同期回路
JP3217307B2 (ja) * 1997-11-18 2001-10-09 沖電気工業株式会社 無線送信装置
US6738942B1 (en) * 2000-06-02 2004-05-18 Vitesse Semiconductor Corporation Product code based forward error correction system
US7242726B2 (en) * 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
US6954885B2 (en) 2001-12-14 2005-10-11 Qualcomm Incorporated Method and apparatus for coding bits of data in parallel
JP4976397B2 (ja) * 2006-08-22 2012-07-18 パナソニック株式会社 並列剰余演算器及び並列剰余演算方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1589533A (zh) * 2001-09-20 2005-03-02 高通股份有限公司 对数据比特进行并行编码的方法和装置
CN1689237A (zh) * 2002-08-01 2005-10-26 艾斯法伊尔半导体公司 并行卷积编码器

Also Published As

Publication number Publication date
KR20100096211A (ko) 2010-09-01
KR101255749B1 (ko) 2013-04-17
JP5185392B2 (ja) 2013-04-17
CN101874353A (zh) 2010-10-27
US20090144604A1 (en) 2009-06-04
WO2009070783A1 (en) 2009-06-04
EP2215723A1 (en) 2010-08-11
JP2011505109A (ja) 2011-02-17
TW200935755A (en) 2009-08-16
US8156413B2 (en) 2012-04-10
EP2215723B1 (en) 2019-04-24

Similar Documents

Publication Publication Date Title
US7765457B2 (en) Parallel convolutional encoder
JP6881859B2 (ja) Ｐｏｌａｒ符号を用いてデータを符号化する方法及び装置
FI106758B (fi) Segmentointimekanismi lohkoenkooderia varten
CN101777924A (zh) 一种Turbo码译码方法和装置
JP2005535190A5 (zh)
CN109257140B (zh) 一种极化信道可靠度排序的方法、极化码编码方法及装置
JP7321208B2 (ja) ポーラ符号のレートマッチング方法及び装置
WO2019001436A1 (zh) 一种Polar码的编码方法及装置
WO2018129695A1 (en) Puncturing and repetition for data encoding
JPWO2019130475A1 (ja) 通信路分極を用いた誤り訂正符号化方法および装置、復号方法および装置
CN101371448B (zh) 快速编码和解码方法及相关设备
Sivanantham et al. Enhancement of test data compression with multistage encoding
CN101874353B (zh) 采用经分割的并行编码操作的卷积编码
Yuan et al. Test data compression for system-on-a-chip using count compatible pattern run-length coding
WO2018028474A1 (zh) 编码方法及装置、译码方法及装置、存储介质
Tal et al. On row-by-row coding for 2-D constraints
CN108628698B (zh) 计算crc编码的方法和装置
CN111034074B (zh) 用于处理极化码的系统和方法
KR20020004479A (ko) 데이터 레이트 매칭 방법
EP2826150B1 (en) Turbo encoder apparatus
HariKumar et al. Test data compression and power reduction using similarity based reordering technique for wireless systems
CN112911314B (zh) 一种熵编码器的编码方法及熵编码器
Saravanan et al. Efficient test data compression achieved by reduced control code
CN101562457A (zh) 编码输入序列时用于执行比特咬尾的编码器和方法
Mouhoubi et al. Low Latency Architecture Design for Decoding 5G NR Polar Codes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant