JP5185392B2 - 分割された並列的なエンコーディング動作を伴う畳込みエンコーディング - Google Patents
分割された並列的なエンコーディング動作を伴う畳込みエンコーディング Download PDFInfo
- Publication number
- JP5185392B2 JP5185392B2 JP2010536209A JP2010536209A JP5185392B2 JP 5185392 B2 JP5185392 B2 JP 5185392B2 JP 2010536209 A JP2010536209 A JP 2010536209A JP 2010536209 A JP2010536209 A JP 2010536209A JP 5185392 B2 JP5185392 B2 JP 5185392B2
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- convolutional
- block
- parallel
- information bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
- H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6525—3GPP LTE including E-UTRA
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Description
当業者は、情報および信号が多様な異なるテクノロジーとテクニックのいずれかを使用して表現されうるということを理解するだろう。例えば、上記の説明を通して参照されうるデータ、命令群、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場あるいは磁気粒子、光学場あるいは光学粒子、あるいはそれらのいずれかの組み合わせによって表現されうる。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1]
インプットされた複数の情報ビットに対して所望の畳込みエンコーディング動作を適用する装置であって、
前記情報ビットの各自対応するブロックを受信する複数の畳込みエンコーダであり、前記畳込みエンコーダの各々が、畳込みエンコーディングが前記ブロックの全てに並列的に適用されるような情報ビットの関連付けられたブロックに、少なくとも1つの畳込みエンコーディング動作を適用するよう構成され、前記畳込みエンコーダのうちの1つが、各々が相互に異なる各自の初期エンコード・ステートを有する複数の畳込みエンコーディング動作を、前記情報ビットの関連付けられたブロックに並列的に適用するように構成された複数の畳込みエンコーダと、
前記1つの畳込みエンコーダによって実行される並列的な畳込みエンコーディング動作によってそれぞれ生成される複数の畳込みエンコーディング動作結果を、前記1つの畳込みエンコーダから並列的に受信し、前記複数の畳込みエンコーダのうちの別の畳込みエンコーダによって実行される畳込みエンコーディング動作を示す選択制御信号を受信する、前記1つの畳込みエンコーダと結合されたセレクタと
を備える装置。
[C2]
前記選択制御信号が、前記別の畳込みエンコーダによって実行される前記畳込みエンコーディング動作に関連付けられた最終エンコード・ステートを示すC1に記載の装置。
[C3]
前記別の畳込みエンコーダおよび前記セレクタに統合され、前記セレクタに前記選択制御信号を提供する更なるセレクタを含むC1に記載の装置。
[C4]
前記セレクタが、前記所望の畳込みエンコーディング動作からの結果として生じたエンコードされた複数のビットの構成要素を提供するアウト・プットを含むC1に記載の装置。
[C5]
前記のインプットされた複数の情報ビットが、第1の数の前記情報ビットおよび第2の数の前記ブロックから成り、前記第2の数が前記第1の数より小さく、前記インプットされた複数の情報から前記エンコードされた複数のビットを生成するのに必要な前記装置のクロック周期の数が、前記第2の数によって除された前記第1の数と等しいC4に記載の装置。
[C6]
前記インプットされた情報ビットから前記エンコードされた複数のビットを生成するのに、前記装置の1個のクロック周期のみが必要とされるC4に記載の装置。
[C7]
前記1つの畳込みエンコーダが、関連付けられたブロックの全ての情報ビットに、並列的な畳込みエンコーディング動作の各々を並列的に適用するC1に記載の装置。
[C8]
前記並列的な畳込みエンコーディング動作の各々が、ルック・アヘッド・エンコーディング技術を実現するように前記1つの畳込みエンコーダが設定されるC7に記載の装置。
[C9]
インプットされた複数の情報ビットに所望の畳込みエンコーディング動作を適用する方法であって、
前記情報ビットを情報ビットの複数のブロックに分割することと、
各自対応する複数の畳込みエンコーディング結果を生成し、各々が相互に異なる各自の初期エンコード・ステートを有する複数の畳込みエンコーディング動作を前記ブロックの1つに並列的に適用することを含み、少なくとも1つの畳込みエンコーディング動作を情報ビットの前記ブロックの各々に並列的に適用することと、
前記複数のブロックのうちの別のブロックに適用される畳込みエンコーディング動作に基づいて前記畳込みエンコーディング結果のうちの1つを選択することと
を備える方法。
[C10]
前記選択することが、前記別のブロックに適用された前記畳込みエンコーディング動作に関連付けられた最終エンコード・ステートに基づいて、前記1つの畳込みエンコーディング結果を選択することを含むC9に記載の方法。
[C11]
前記1つの畳込みエンコーディング動作結果が、前記所望の畳込みエンコーディング動作からの結果として生じるエンコードされた複数のビットの構成要素を提供するC9に記載の方法。
[C12]
前記複数の畳込みエンコーディング動作を前記ブロックの1つに並列的に適用することが、前記並列的な畳込みエンコーディング動作の場合、前記畳込みエンコーディング動作を、前記1つのブロックの全ての情報ビットに並列的に適用することを含むC9に記載の方法。
[C13]
インプットされた多数の情報ビットに所望の畳込みエンコーディング動作を適用するための装置であって、
前記情報ビットを情報ビットの複数のブロックに分割する手段と、
各自対応する複数の畳込みエンコーディング結果を生成し、各々が相互に異なる各自の初期エンコード・ステートを有する、複数の畳込みエンコーディング動作を前記ブロックの1つに並列的に適用する手段を含み、少なくとも1つの畳込みエンコーディング動作を情報ビットの前記ブロックの各々に並列的に適用する手段と、
前記複数のブロックのうちの別のブロックに適用される畳込みエンコーディング動作に基づいて前記畳込みエンコーディング結果のうちの1つを選択する手段と
を備える装置。
[C14]
前記選択する手段が、前記別のブロックに適用された前記畳込みエンコーディング動作に関連付けられた最終エンコード・ステートに基づいて、前記1つの畳込みエンコーディング結果を選択する手段を含むC13に記載の装置。
[C15]
前記1つの畳込みエンコーディング動作結果が、前記所望の畳込みエンコーディング動作からの結果として生じたエンコードされた複数のビットの構成要素を提供するC13に記載の装置。
[C16]
前記手段が、並列的な畳込みエンコーディング動作の場合、前記畳込みエンコーディング動作を、前記1つのブロックの全ての情報ビットに並列的に適用する手段を含むC13に記載の装置。
[C17]
インプットされた多数の情報ビットに対して所望の畳込みエンコーディング動作を適用するためのコンピュータ・プログラム製品であって、
少なくとも1つのデータ・プロセッサに対して、前記情報ビットを複数の情報ビットのブロックに分割させるコードと、
各自対応する複数の畳込みエンコーディング結果を生成し、各々が相互に異なる各自の初期エンコード・ステートを有する複数の畳込みエンコーディング動作を前記ブロックの1つに並列的に適用することを含み、前記少なくとも1つのデータ・プロセッサに対して、少なくとも1つの畳込みエンコーディング動作を情報ビットの前記ブロックの各々に並列的に適用させるコードと、
少なくとも1つのデータ・プロセッサに対して、前記複数のブロックのうちの別のブロックに適用される畳込みエンコーディング動作に基づいて前記畳込みエンコーディング結果のうちの1つを選択させるコードと
を備えるコンピュータ読取可能媒体
を備えるコンピュータ・プログラム製品。
[C18]
前記少なくとも1つのデータ・プロセッサに対して選択させるコードが、前記少なくとも1つのデータ・プロセッサに対して、前記別のブロックに適用された前記畳込みエンコーディング動作に関連付けられた最終エンコード状態に基づいて、前記1つの畳込みエンコーディング結果を選択させるC17に記載のコンピュータ・プログラム製品。
[C19]
前記1つの畳込みエンコーディング動作結果が、前記所望の畳込みエンコーディング動作からの結果として生じたエンコードされた複数のビットの構成要素を提供するC17に記載のコンピュータ・プログラム製品。
[C20]
前記並列的に適用することが、並列的な畳込みエンコーディング動作の場合、前記畳込みエンコーディング動作を、前記1つのブロックの全ての情報ビットに並列的に適用することを含むC17に記載のコンピュータ・プログラム製品。
Claims (16)
- インプットされた複数の情報ビットに対して畳込みエンコーディング動作を適用することによってエンコーディング・スループットを増加させる装置であって、
前記情報ビットの各自対応するブロックを受信する複数の畳込みエンコーダであり、前記畳込みエンコーダの各々が、畳込みエンコーディングが前記ブロックの全てに並列的に適用されるような情報ビットの関連付けられたブロックに、少なくとも1つの畳込みエンコーディング動作を適用するよう構成され、前記畳込みエンコーダのうちの1つが、前記情報ビットを複数のブロックに分割し、ブロック1以外のブロックについてあり得る初期エンコード・ステート毎に並列にエンコードする動作であって、各々が相互に異なる各自の初期エンコード・ステートを有する複数の畳込みエンコーディング動作を、前記情報ビットの関連付けられたブロックに並列的に適用するように構成された複数の畳込みエンコーダと、
前記1つの畳込みエンコーダによって実行される並列的な畳込みエンコーディング動作によってそれぞれ生成される複数の畳込みエンコーディング動作結果を、前記1つの畳込みエンコーダから並列的に受信し、前記複数の畳込みエンコーダのうちの別の畳込みエンコーダによって実行される畳込みエンコーディング動作を示す選択制御信号を受信し、前記選択制御信号に基づいて、ブロックiのアウトプット・コード化ビットの正しいセットを、前記1つの畳込みエンコーディング結果として選択する、前記1つの畳込みエンコーダと結合されたセレクタと
を備え、
前記選択制御信号が、前記別の畳込みエンコーダによって実行される前記畳込みエンコーディング動作に関連付けられた最終エンコード・ステートを示す装置。 - 前記別の畳込みエンコーダおよび前記セレクタに統合され、前記セレクタに前記選択制御信号を提供する更なるセレクタを含む請求項1に記載の装置。
- 前記セレクタが、前記所望の畳込みエンコーディング動作からの結果として生じたエンコードされた複数のビットの構成要素を提供するアウト・プットを含む請求項1に記載の装置。
- 前記インプットされた複数の情報ビットが、第1の数の前記情報ビットおよび第2の数の前記ブロックから成り、前記第2の数が前記第1の数より小さく、前記インプットされた複数の情報ビットから前記エンコードされた複数のビットを生成するのに必要な前記装置のクロック周期の数が、前記第2の数によって除された前記第1の数と等しい請求項3に記載の装置。
- 前記インプットされた情報ビットから前記エンコードされた複数のビットを生成するのに、前記装置の1個のクロック周期のみが必要とされる請求項3に記載の装置。
- 前記1つの畳込みエンコーダが、関連付けられたブロックの全ての情報ビットに、並列的な畳込みエンコーディング動作の各々を並列的に適用する請求項1に記載の装置。
- 前記並列的な畳込みエンコーディング動作の各々が、ルック・アヘッド・エンコーディング技術を実現するように前記1つの畳込みエンコーダが設定される請求項6に記載の装置。
- インプットされた複数の情報ビットに畳込みエンコーディング動作を適用することによってエンコーディング・スループットを増加させる方法であって、
前記情報ビットを情報ビットの複数のブロックに分割することと、
ブロック1以外のブロックについてあり得る初期エンコード・ステート毎に並列にエンコードすることと、ここで、各自対応する複数の畳込みエンコーディング結果を生成し、各々が相互に異なる各自の初期エンコード・ステートを有する複数の畳込みエンコーディング動作を前記ブロックの1つに並列的に適用することを含み、少なくとも1つの畳込みエンコーディング動作を情報ビットの前記ブロックの各々に並列的に適用する、
前記複数のブロックのうちの別のブロックに適用される畳込みエンコーディング動作に基づいて前記畳込みエンコーディング結果のうちの1つを選択することと、ここで、前記別のブロックに適用された前記畳込みエンコーディング動作に関連付けられた最終エンコード・ステートに基づいて、ブロックiのアウトプット・コード化ビットの正しいセットを、前記1つの畳込みエンコーディング結果として選択する、
を備える方法。 - 前記1つの畳込みエンコーディング動作結果が、前記所望の畳込みエンコーディング動作からの結果として生じるエンコードされた複数のビットの構成要素を提供する請求項8に記載の方法。
- 前記複数の畳込みエンコーディング動作を前記ブロックの1つに並列的に適用することが、前記並列的な畳込みエンコーディング動作の場合、前記畳込みエンコーディング動作を、前記1つのブロックの全ての情報ビットに並列的に適用することを含む請求項8に記載の方法。
- インプットされた多数の情報ビットに所望の畳込みエンコーディング動作を適用することによってエンコーディング・スループットを増加させるための装置であって、
前記情報ビットを情報ビットの複数のブロックに分割する手段と、
ブロック1以外のブロックについてあり得る初期エンコード・ステート毎に並列にエンコードする手段と、ここで、各自対応する複数の畳込みエンコーディング結果を生成し、各々が相互に異なる各自の初期エンコード・ステートを有する、複数の畳込みエンコーディング動作を前記ブロックの1つに並列的に適用する手段を含み、少なくとも1つの畳込みエンコーディング動作を情報ビットの前記ブロックの各々に並列的に適用する、
前記複数のブロックのうちの別のブロックに適用される畳込みエンコーディング動作に基づいて前記畳込みエンコーディング結果のうちの1つを選択する手段と、ここで、前記別のブロックに適用された前記畳込みエンコーディング動作に関連付けられたブロックi−1の最終エンコード・ステートに基づいて、ブロックiのアウトプット・コード化ビットの正しいセットを、前記1つの畳込みエンコーディング結果として選択する、
を備える装置。 - 前記1つの畳込みエンコーディング動作結果が、前記所望の畳込みエンコーディング動作からの結果として生じたエンコードされた複数のビットの構成要素を提供する請求項11に記載の装置。
- 前記エンコードする手段は、並列的な畳込みエンコーディング動作の場合、前記畳込みエンコーディング動作を、前記1つのブロックの全ての情報ビットに並列的に適用する手段を含む請求項11に記載の装置。
- インプットされた多数の情報ビットに対して所望の畳込みエンコーディング動作を適用するためのコードを記録したコンピュータ読取可能な記録媒体であって、
少なくとも1つのデータ・プロセッサに対して、前記情報ビットを複数の情報ビットのブロックに分割させるコードと、
前記少なくとも1つのデータ・プロセッサに対して、ブロック1以外のブロックについてあり得る初期エンコード・ステート毎に並列にエンコードさせるコードと、ここで、各自対応する複数の畳込みエンコーディング結果を生成し、各々が相互に異なる各自の初期エンコード・ステートを有する複数の畳込みエンコーディング動作を前記ブロックの1つに並列的に適用することを含み、前記少なくとも1つのデータ・プロセッサに対して、少なくとも1つの畳込みエンコーディング動作を情報ビットの前記ブロックの各々に並列的に適用させる、
前記少なくとも1つのデータ・プロセッサに対して、前記複数のブロックのうちの別のブロックに適用される畳込みエンコーディング動作に基づいて前記畳込みエンコーディング結果のうちの1つを選択させるコードと、ここで、前記少なくとも1つのデータ・プロセッサに対して、前記別のブロックに適用された前記畳込みエンコーディング動作に関連付けられたブロックi−1の最終エンコード状態に基づいて、ブロックiのアウトプット・コード化ビットの正しいセットを、前記1つの畳込みエンコーディング結果として選択させる、
を記録したコンピュータ読取可能な記録媒体。 - 前記1つの畳込みエンコーディング動作結果が、前記所望の畳込みエンコーディング動作からの結果として生じたエンコードされた複数のビットの構成要素を提供する請求項14に記載のコンピュータ読取可能な記録媒体。
- 前記並列的に適用することが、並列的な畳込みエンコーディング動作の場合、前記畳込みエンコーディング動作を、前記1つのブロックの全ての情報ビットに並列的に適用することを含む請求項14に記載のコンピュータ読取可能な記録媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US99072207P | 2007-11-28 | 2007-11-28 | |
US60/990,722 | 2007-11-28 | ||
US12/323,365 | 2008-11-25 | ||
US12/323,365 US8156413B2 (en) | 2007-11-28 | 2008-11-25 | Convolutional encoding with partitioned parallel encoding operations |
PCT/US2008/085070 WO2009070783A1 (en) | 2007-11-28 | 2008-11-28 | Convolutional encoding with partitioned parallel encoding operations |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011505109A JP2011505109A (ja) | 2011-02-17 |
JP5185392B2 true JP5185392B2 (ja) | 2013-04-17 |
Family
ID=40677018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010536209A Expired - Fee Related JP5185392B2 (ja) | 2007-11-28 | 2008-11-28 | 分割された並列的なエンコーディング動作を伴う畳込みエンコーディング |
Country Status (7)
Country | Link |
---|---|
US (1) | US8156413B2 (ja) |
EP (1) | EP2215723B1 (ja) |
JP (1) | JP5185392B2 (ja) |
KR (1) | KR101255749B1 (ja) |
CN (1) | CN101874353B (ja) |
TW (1) | TW200935755A (ja) |
WO (1) | WO2009070783A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9680562B2 (en) * | 2014-09-11 | 2017-06-13 | Hughes Network Systems, Llc | Inroute burst header in a VSAT system |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4575770A (en) * | 1983-12-05 | 1986-03-11 | Rca Corporation | Video disc data systems for interactive applications |
DE3730547A1 (de) * | 1987-09-11 | 1989-03-23 | Ant Nachrichtentech | Verfahren zur aufbereitung von daten |
JP3203289B2 (ja) * | 1994-03-09 | 2001-08-27 | 株式会社ケンウッド | 並列処理復号器の時系列同期回路 |
JP3217307B2 (ja) * | 1997-11-18 | 2001-10-09 | 沖電気工業株式会社 | 無線送信装置 |
US6738942B1 (en) * | 2000-06-02 | 2004-05-18 | Vitesse Semiconductor Corporation | Product code based forward error correction system |
US7242726B2 (en) * | 2000-09-12 | 2007-07-10 | Broadcom Corporation | Parallel concatenated code with soft-in soft-out interactive turbo decoder |
US6701482B2 (en) * | 2001-09-20 | 2004-03-02 | Qualcomm Incorporated | Method and apparatus for coding bits of data in parallel |
US6954885B2 (en) | 2001-12-14 | 2005-10-11 | Qualcomm Incorporated | Method and apparatus for coding bits of data in parallel |
CN100444524C (zh) * | 2002-08-01 | 2008-12-17 | 扎班纳数字资金有限责任公司 | 用于通信系统中编码数据位的方法、设备和系统 |
JP4976397B2 (ja) * | 2006-08-22 | 2012-07-18 | パナソニック株式会社 | 並列剰余演算器及び並列剰余演算方法 |
-
2008
- 2008-11-25 US US12/323,365 patent/US8156413B2/en not_active Expired - Fee Related
- 2008-11-28 KR KR1020107014294A patent/KR101255749B1/ko not_active IP Right Cessation
- 2008-11-28 WO PCT/US2008/085070 patent/WO2009070783A1/en active Application Filing
- 2008-11-28 CN CN2008801186759A patent/CN101874353B/zh active Active
- 2008-11-28 EP EP08855284.9A patent/EP2215723B1/en active Active
- 2008-11-28 JP JP2010536209A patent/JP5185392B2/ja not_active Expired - Fee Related
- 2008-11-28 TW TW097146521A patent/TW200935755A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
EP2215723B1 (en) | 2019-04-24 |
WO2009070783A1 (en) | 2009-06-04 |
KR101255749B1 (ko) | 2013-04-17 |
KR20100096211A (ko) | 2010-09-01 |
CN101874353A (zh) | 2010-10-27 |
US8156413B2 (en) | 2012-04-10 |
JP2011505109A (ja) | 2011-02-17 |
TW200935755A (en) | 2009-08-16 |
US20090144604A1 (en) | 2009-06-04 |
CN101874353B (zh) | 2013-11-20 |
EP2215723A1 (en) | 2010-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101752157B1 (ko) | 파티셔닝된 데이터 버스에 대한 인코딩 | |
JP6573640B2 (ja) | オーディオ・エンコーダおよびデコーダ | |
JP4292298B2 (ja) | 並列畳み込み符号器 | |
WO2014134974A1 (zh) | 极性码的译码方法和译码器 | |
JP2005535190A5 (ja) | ||
EP2160838A1 (en) | Multiple access for parallel turbo decoder | |
JP2002335160A5 (ja) | ||
CN108694918A (zh) | 编码方法及装置、解码方法及装置及显示装置 | |
US9088297B2 (en) | High throughput decoding of variable length data symbols | |
KR20190111991A (ko) | 폴라 코드의 레이트 매칭을 프로세싱하기 위한 방법 및 장치 | |
US7986251B2 (en) | Input/output (IO) interface and method of transmitting IO data | |
CN107534446B (zh) | 用于高带宽lz77解压缩的asic块 | |
JP5185392B2 (ja) | 分割された並列的なエンコーディング動作を伴う畳込みエンコーディング | |
US8151160B1 (en) | Configurable low-density parity-check decoder for LDPC codes of arbitrary block size and method of configuring the same | |
US20160226517A1 (en) | Modified Huffman Decoding | |
CN110741559B (zh) | 极化编码器、通信单元、集成电路及其方法 | |
WO2017186040A1 (zh) | 一种音频信号编码、解码方法及音频信号编码器、解码器 | |
JP2021525976A (ja) | 階段符号復号方法及び階段符号復号装置 | |
US20100153826A1 (en) | Apparatus and method for tail biting convolutional encoding | |
US20240137045A1 (en) | Noniterative entropy coding | |
JP2002084200A (ja) | ターボ符号器およびターボ符号器におけるデータ処理方法 | |
HariKumar et al. | Test data compression and power reduction using similarity based reordering technique for wireless systems | |
JP6661942B2 (ja) | 無線通信システム | |
TW202418807A (zh) | 非疊代的熵編碼 | |
CN114296994A (zh) | 共享ldpc解码引擎的方法、系统、存储介质及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5185392 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |