TWI549437B - 編解碼系統與方法 - Google Patents
編解碼系統與方法 Download PDFInfo
- Publication number
- TWI549437B TWI549437B TW103124286A TW103124286A TWI549437B TW I549437 B TWI549437 B TW I549437B TW 103124286 A TW103124286 A TW 103124286A TW 103124286 A TW103124286 A TW 103124286A TW I549437 B TWI549437 B TW I549437B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- segment
- balance
- packet
- state
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
本揭示內容是有關於一種編解碼系統,且特別是有關於一種應用於高速傳輸介面的編解碼系統。
隨著通訊技術以及顯示技術的快速發展,資料信號傳輸的速度與傳輸量亦大幅的提升。由於傳輸距離與速度的增加,會造成信號在傳輸過程中產生嚴重的衰減。此外,若所傳輸的資料信號為連續的1(亦即邏輯高位準)後突然切換至0(亦即邏輯低位準),或是連續的0後突然切換至1,在高速傳輸時可能會系統中的寄生電容來不及反應,進而降低所傳輸的信號的解析度,而讓接收端接收到錯誤的資料值。
為了改善上述的問題,可在傳輸前預先對資料信號進行編解碼,以增加資料傳輸的可靠度。然而,在編解碼的過程中,常需要增加位元數進行特殊的編碼,造成處理效率降低並增加了資料傳輸量的浪費(overhead)。
因此,如何能有效提升資料傳輸的可靠度,並同時維持較好的處理效率與降低的資料傳輸量浪費,實屬當前
重要研發課題之一,亦成為當前相關領域亟需改進的目標。
本揭示內容之一態樣係於提供一種編解碼方法。編解碼方法包含下列步驟:自封包內接收原始資料;將原始資料分割為第一區段與第二區段,其中第一區段的位元數小於第二區段的位元數;根據第一狀態至映射表選擇對應於第二區段的資料區段,其中第一狀態與第二狀態互為相反,第二狀態為直流平衡性與累計直流平衡性中之一者,直流平衡性由第一區段所決定,且累計直流平衡性由第一區段與封包內已完成編碼資料所決定;以及依序合併第一區段與資料區段,以產生編碼資料。
本揭示內容之一態樣係於提供一種編解碼系統。編解碼系統包含一編碼器。編碼器用以自封包內接收原始資料,並將原始資料分割為第一區段與第二區段,且編碼器包含映射單元、直流平衡判斷單元以及累計直流平衡控制單元。映射單元用以根據第一狀態至映射表內選擇對應於第二區段的資料區段,其中第一狀態與第二狀態互為相反,第二狀態為直流平衡性與累計直流平衡性中之一者。直流平衡判斷單元用以根據第一區段決定直流平衡性。累計直流平衡控制單元用以根據第一區段與封包內已完成編碼資料決定累計直流平衡性,並依序合併第一區段與資料區段,以產生編碼資料。
綜上所述,本揭示內容所揭示之編解碼系統與方法
可使得資料在高速傳輸介面中進行編解碼時達到直流平衡,進而提升接收端收到的信號品質,並同時降低了編解碼的動態功耗。
為讓本揭示內容能更明顯易懂,所附符號之說明如
下:
100‧‧‧編碼器
120‧‧‧映射單元
140‧‧‧直流平衡判斷單元
160‧‧‧累計直流平衡控制單元
180‧‧‧資料封包確認單元
data_in‧‧‧原始資料
encode_out‧‧‧編碼資料
200‧‧‧方法
S202、S204、S206、S208、S210、S212、S214‧‧‧步驟
L1、L2‧‧‧區段
0、1‧‧‧邏輯值
100a‧‧‧解碼器
[7:0]、[7:5]、[4:0]、[8:0]、[5:0]、[8:6]‧‧‧位元
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:第1圖為根據本揭示內容之一實施利所繪示的一種編解碼系統的示意圖;第2圖為根據本揭示內容之一實施利所繪示的一種編解碼方法的流程圖;第3圖為根據本揭示內容之一實施例繪示第1圖所示的編解碼系統對第1筆原始資料進行編碼的操作示意圖;第4圖為根據本揭示內容之一實施例繪示第1圖所示的編解碼系統對第2筆原始資料進行編碼的操作示意圖;以及第5圖根據本揭示內容之一實施例一種解碼器的示意圖。
下文係舉實施例配合所附圖式作詳細說明,但所提供之實施例並非用以限制本發明所涵蓋的範圍,而結構操作之描述非用以限制其執行之順序,任何由元件重新組合之結構,所產生具有均等功效的裝置,皆為本發明所涵蓋
的範圍。此外,圖式僅以說明為目的,並未依照原尺寸作圖。為使便於理解,下述說明中相同元件將以相同之符號標示來說明。
關於本文中所使用之『第一』、『第二』、...等,並非特別指稱次序或順位的意思,亦非用以限定本發明,其僅僅是為了區別以相同技術用語描述的元件或操作而已。
第1圖為根據本揭示內容之一實施利所繪示的一種編解碼系統的示意圖。如第1圖所示,編解碼系統包含編碼器100。
編碼器100用以自傳輸端接收多個封包,其中每一封包包含至少一筆原始資料data_in。於各個實施例中,編碼器100在每次接收到一封包時,將其內含的原始資料data_in分割為區段L1與區段L2,以進行後續的編解碼運作。
舉例而言,於一些實施例中,原始資料data_in為具有8位元的數位資料(亦即第1圖中之[7:0]),例如為[x7,x6,x5,x4,x3,x2,x1,x0],其中x0~x7分別可為邏輯值0或邏輯值1。編碼器100可將前3位元的資料[x7,x6,x5]設置為區段L1(亦即第1圖中之[7:5]),並將後5位元的資料[x4,x3,x2,x1,x0]設置為區段L2(亦即第1圖中之[4:0])。
如第1圖所示,編碼器100包含映射單元120、直流平衡判斷單元140、累計直流平衡控制單元160以及資料封包確認單元180。映射單元120用於根據第一狀態至映射表(如下表一)內選擇對應於區段L2的資料區段。於一些實
施例中,映射表(如下表一)可預先設置並儲存於映射單元120內。累計直流平衡控制單元160用以根據區段L1的資料內容決定一直流平衡性。累計直流平衡控制單元160用以根據區段L1與封包內已完成編碼資料與區段L1決定累計直流平衡性,並依序合併區段L1與對應於區段L2的資料區段,以產生編碼資料encode_out。資料封包確認單元180則用以確認目前接收的原始資料data_in是否為當前封包的第1筆資料,藉此讓映射單元120決定上述之第一狀態。
需說明的是,上述的第二狀態與第一狀態設置為相反,且第二狀態由目前所接收的原始資料data_in的區段
L1所對應的直流平衡性(dc balance)或所接收的封包內已完成編碼的資料所對應的累計直流平衡性所決定。具體而言,當所接收的原始資料data_in為當前封包的第1筆資料時,第二狀態會由原始資料data_in的區段L1所對應的直流平衡性所決定。而當所接收的原始資料data_in不為封包的第1筆資料時,第二狀態會由封包內已完成編碼的編碼資料與原始資料data_in的區段L1所對應的累計直流平衡性所決定。藉由此種設置方式,編解碼系統可達到在每次編碼後的資料為直流平衡,以改善接收端所接收到的信號品質,並同時降低了信號傳輸的動態功耗。
再者,由於區段L1僅用以計算該筆原始資料data_in對應的直流平衡性,故於本揭示內容各個實施例中,區段L1的位元數需設置為奇數,並設置為小於區段L2的位元數。如此,編碼器100運作的速度得以增加。
此外,表一僅為例示,本揭示內容並不以此為限,本領域具有通常知識者可視實際應用調整表一所示之資料區段。舉例而言,於各個實施例,編碼器100將8位元的原始資料data_in編碼為9位元的編碼資料encode_out。而在表一中,區段L2連續出現的邏輯值1太多或當邏輯值1的數量多於邏輯值0的數量為2個以上的時候,會給予對應的兩種資料區段。例如,當區段L2為[01000],會不同根據的第一狀態給予兩種對應的資料區段[011000]、[011011]。如此,可確保編碼後的編碼資料encode_out具有較好的直流平衡性。由於區段L2中的邏輯值1的數量與
邏輯值0的數量相差僅為1時,接收端的裝置較易進行校正。故當區段L2中的邏輯值1的數量與邏輯值0的數量相差僅為1時,可以僅給予單一的資料區段。另外,在設置資料區段時,亦須考量到不能同時連續出現的邏輯值1。同時,在設置資料區段時,亦可考量到前後筆編碼完的編碼資料encode_out的前後位元的邏輯值。如此,可確保封包內連續的編碼資料亦可保有較好的直流平衡性。上述關於映射表之說明僅為例示,並非用以限制本揭示內容。本領域具有通常知識者可根據實際應用置換其他規則建立上述之映射表。
於各個實施例中,當區段L1中的各位元邏輯值0的數量大於邏輯值1的數量時,上述的直流平衡性定義為正。反之,當區段L1中的各位元邏輯值0的數量小於邏輯值1的數量時,上述的直流平衡性定義為負。然而上述僅為例示,本揭示內容並不以此為限,本領域具有通常知識者可視實際需求調整直流平衡性的定義。
本揭示內容以下段落將提出數個實施例,可用以實現上述的編解碼系統所述之功能與操作,但本揭示內容並不僅以下列的實施例為限。
第2圖為根據本揭示內容之一實施利所繪示的一種編解碼方法的流程圖。為方便說明,請一併參照第1圖與第2圖,編解碼系統的操作將與編解碼方法200一併進行說明。
如第2圖所示,編解碼方法200包含步驟S202、
S204、S206、S208、S210、S212、S214。在步驟S202中,編碼器100自一封包內接收待進行編碼的原始資料data_in。在步驟S204中,編碼器100將原始資料data_in分割為區段L1與區段L2。在步驟S206中,資料封包確認單元180會確認目前待編碼的原始資料data_in是否為當前封包的第1筆資料。
若目前待編碼的原始資料data_in為當前封包的第1筆資料,則執行步驟S208。反之,若目前待編碼的原始資料data_in不為當前封包的第1筆資料,則執行步驟S210。
在步驟S208中,當目前待編碼的原始資料data_in為當前封包的第1筆資料時,直流平衡判斷單元140計算區段L1的直流平衡性,且映射單元120更將第二狀態設置為區段L1的直流平衡性。於步驟S212中,映射單元120根據第一狀態的極性(與第二狀態相反)至映射表(亦即表一)選擇對應於區段L2的資料區段,以使累計直流平衡控制單元160依序合併區段L1與資料區段,以產生編碼資料encode_out。
第3圖為根據本揭示內容之一實施例繪示第1圖所示的編解碼系統對第1筆原始資料進行編碼的操作示意圖。舉例來說,請參照第3圖,假設目前所接收的第1筆原始資料data_in為[01000001],編碼器100將前三位元[010]設置為區段L1,並將後五位元[00001]設置為區段L2(亦即步驟S202與S204)。此時,資料封包確認單元180會確認目前待編碼的原始資料data_in是否為當前封包的第1筆資
料(亦即步驟S206)。
由於此時所接收的原始資料data_in為當前封包的第1筆資料,直流平衡判斷單元140可根據區段L1的資料計算其直流平衡性。於此例中,由於區段L1的資料中邏輯值0的數量為2,而邏輯值1的數量為1,亦即邏輯值0的數量大於邏輯值1的數量。據此,在直流平衡判斷單元140將區段L1的直流平衡性判定為正,進而將第二狀態的極性設置為正(亦即步驟S208)。
進一步的,映射單元120根據第一狀態的極性(於此例中,第一狀態為負)至映射表(亦即表一)選擇對應於區段L2(即[00001])的資料區段[111001],並使累計直流平衡控制單元160依序合併區段L1(即[010])與資料區段[111001]為[010111001],以作為編碼資料encode_out進行輸出(亦即步驟S212)。第二狀態為負時之情況與上述操作雷同,故於此不再重複贅述。
請再次參照第2圖。在步驟S210中,當資料封包單元180確認目前待編碼的原始資料data_in不為當前封包的第1筆資料後,累計直流平衡控制單元160用以對當前封包內已完成編碼資料與區段L1的各位元的邏輯值0的數量與邏輯值1的數量進行累計,以計算前述的累計直流平衡性,且映射單元120更將第二狀態設置為累計直流平衡性。在步驟S214中,映射單元120根據第一狀態的極性(與第二狀態相反)至映射表(亦即表一)選擇對應於區段L2的資料區段,進而使累計直流平衡控制單元160依序合併區
段L1與資料區段,以產生編碼資料encode_out。
第4圖為根據本揭示內容之一實施例繪示第1圖所示的編解碼系統對第2筆原始資料進行編碼的操作示意圖。舉例來說,請參照第4圖,假設編碼器100已經對當前封包內的第1筆資料完成編碼(例如為第3圖所示的編碼資料encode_out[010111001]),累計直流平衡控制單元160可根據目前所編碼完成的第1筆編碼資料encode_out[010111001]與目前待編碼的第2筆原始資料data_in的區段L1[000]中的邏輯值0與邏輯值1的數量決定累計直流平衡性。同時,映射單元120更將第二狀態設置為累計直流平衡性(亦即步驟S214)。
於此例中,完成編碼的第1筆編碼資料[010111001]與目前待編碼資料的區段L1[000]中的邏輯值0的數量為7,且邏輯值1的數量為5,故累計直流平衡性為正。累計直流平衡控制單元160確認第二狀態為正後,映射單元120根據負的第一狀態(與第二狀態互為相反)至映射表(亦即表一)選擇對應區段L2[01011]的資料區段[101011],並依序合併區段L1[000]與資料區段[101011],以產生編碼資料encode_out[000101011](亦即步驟S214)。
需說明的是,上述僅以第2筆資料進行說明,但並不以此為限。當對封包內第N筆資料進行編碼時,前述的累計直流平衡性會一併考量已完成編碼的第1筆至第(N-1)筆編碼資料encode_out與待編碼的第N筆資料data_in的區段L1的邏輯值,其中N為一正整數。
上述僅以將8位元的原始資料data_in編碼為9位元的編碼資料encode_out為例進行說明,但本揭示內容並不以此為限,本領域具有通常知識者可根據實際需求將上述之編解碼方法200應用於具有不同位元數的資料編碼系統上。
此外,於一些實施例中,若編碼資料encode_out之位元數為奇數時,當封包內已編碼完的資料encode_out與待編碼的原始資料data_in的區段L1的邏輯值1的數量與邏輯值0的數量相同時,累計直流平衡控制單元160判定此時之累計直流平衡性已達到平衡。此時,映射單元120會改將第二狀態設置為區段L1所對應的直流平衡性,以利用直流平衡性進行後續的編碼操作(亦即轉而執行步驟S208與步驟S212)。
藉由上述的設置方式,可讓每1筆資料進行編碼時,邏輯0的數量與邏輯1的數量盡可能的相同,以達成直流平衡,藉此確保接收端所接收的信號解析度。同時,由於本揭示內容所示之編解碼方法的轉換方式僅多使用了額外1位元的邏輯值,如此可達到較低的資料傳輸浪費,同時節省了編解碼系統編解碼時所產生的動態功耗。
第5圖根據本揭示內容之一實施例一種解碼器的示意圖。如第5圖所示,編解碼系統更可包含解碼器100a解碼器100a自接收端接收編碼資料encode_out,並自映射單元120中的映射表選擇對應於資料區段的區段L2(例如為編碼資料encode_out的後6位元資料),並依序合併區段
L1與區段L2,以將編碼資料encode_out解碼回原始資料data_in。
於本揭示內容各個實施例中,編解碼系統的具體實施方式可為軟體、硬體與/或軔體。舉例來說,若以執行速度及精確性為首要考量,則編解碼系統的各個單元基本上可選用硬體與/或軔體為主,例如使用數位電路、數位控制晶片等方式進行實現。若以設計彈性為首要考量,則編解碼系統的各個單元基本上可選用軟體為主,例如使用有限狀態機等方式進行實現。或者,第1圖或第5圖所示的編解碼系統中的各個單元可同時採用軟體、硬體及軔體協同作業。本領域具有通常知識者可視實際需求選擇編解碼系統的具體實施方式。
綜上所述,本揭示內容所揭示之編解碼系統與方法可使得資料在高速傳輸介面中進行編解碼時達到直流平衡,進而提升接收端收到的信號品質,並同時降低了編解碼的動態功耗。
雖然本揭示內容已以實施方式揭露如上,然其並非用以限定本揭示內容,任何熟習此技藝者,在不脫離本揭示內容之精神和範圍內,當可作各種之更動與潤飾,因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧方法
S202、S204、S206、S208、S210、S212、S214‧‧‧步驟
Claims (9)
- 一種編解碼方法,包含:自一封包內接收一原始資料;將該原始資料分割為一第一區段與一第二區段,其中該第一區段的位元數小於該第二區段的位元數;根據一第一狀態,至一映射表選擇對應於該第二區段的一資料區段,其中該第一狀態與一第二狀態互為相反,該第二狀態為一直流平衡性與一累計直流平衡性中之一者,該直流平衡性由該第一區段所決定,且該累計直流平衡性由該第一區段與該封包內已完成編碼資料所決定;以及依序合併該第一區段與該資料區段,以產生一編碼資料。
- 如請求項1所述的編解碼方法,其中當該第一區段中的各位元的邏輯值為0的數量大於邏輯值為1的數量時,判定該直流平衡性為正,且當該第一資料區段中的各位元的邏輯值為1的數量大於邏輯值為0的數量時,判定該直流平衡性為負。
- 如請求項1所述的編解碼方法,其中至該映射表選擇該資料區段的步驟包含:當該原始資料為該封包內的第1筆資料時,該第二狀態 設置為該直流平衡性;以及當該原始資料不為該封包內的第1筆資料時,該第二狀態設置為該累計直流平衡性。
- 如請求項3所述的編解碼方法,其中當該原始資料不為該封包內的第1筆資料時,更包含:當該封包內已完成編碼資料與該第一區段的各位元的邏輯值為0的數量大於邏輯值為1的數量時,判定該累計直流平衡性為正;以及當該封包內已完成編碼資料與該第一區段的各位元的邏輯值為1的數量大於邏輯值為0的數量時,判定該累計直流平衡性為負。
- 如請求項1所述的編解碼方法,更包含:自該映射表選擇對應於該資料區段的該第二區段;以及依序合併該第一區段與該第二區段,以將該編碼資料解碼回該原始資料。
- 一種編解碼系統,包含一編碼器,該編碼器用以自一封包內接收一原始資料,並將該原始資料分割為一第一區段與一第二區段,該編碼器包含:一映射單元,用以根據一第一狀態至一映射表內選擇對應於該第二區段的一資料區段,其中該第一狀態與一第二狀態互為相反,該第二狀態為一直流平衡性與一累計直流 平衡性中之一者;一直流平衡判斷單元,用以根據該第一區段決定該直流平衡性;一累計直流平衡控制單元,用以根據該第一區段與該封包內已完成編碼資料決定該累計直流平衡性,並依序合併該第一區段與該資料區段,以產生一編碼資料;以及一資料封包確認單元,用以確認該原始資料是否為該封包的第1筆資料,其中當該原始資料為該封包內的第1筆資料時,該映射單元將該第二狀態設置為該直流平衡性,且當該原始資料不為該封包內的第1筆資料時,該映射單元將該第二狀態設置為該累計直流平衡性。
- 如請求項6所述的編解碼系統,其中當該第一區段中的各位元的邏輯值為0的數量大於邏輯值為1的數量時,該直流平衡判斷單元判定該直流平衡性為正,且當該第一資料區段中的各位元的邏輯值為1的數量大於邏輯值為0的數量時,該直流平衡判斷單元判定該直流平衡性為負。
- 如請求項6所述的編解碼系統,其中該累計直流平衡控制單元用以對該封包內已完成編碼資料與該第一區段的各位元的邏輯值為0的數量與邏輯值為1的數量進行累計,其中當該封包內已完成編碼資料與該第一區段的各位元的邏輯值為0的數量大於邏輯值為1的數量時,該累計 直流平衡控制單元判定該累計直流平衡性為正,且當該封包內已完成編碼資料與該第一區段的各位元的邏輯值為1的數量大於邏輯值為0的數量時,該累計直流平衡控制單元判定該累計直流平衡性為負。
- 如請求項6所述的編解碼系統,更包含:一解碼器,用以自該映射表選擇對應於該資料區段的該第二區段,並依序合併該第一區段與該第二區段,以將該編碼資料解碼回該原始資料。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103124286A TWI549437B (zh) | 2014-07-15 | 2014-07-15 | 編解碼系統與方法 |
CN201410424713.0A CN104144037B (zh) | 2014-07-15 | 2014-08-26 | 编解码系统与方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103124286A TWI549437B (zh) | 2014-07-15 | 2014-07-15 | 編解碼系統與方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201603501A TW201603501A (zh) | 2016-01-16 |
TWI549437B true TWI549437B (zh) | 2016-09-11 |
Family
ID=51853109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103124286A TWI549437B (zh) | 2014-07-15 | 2014-07-15 | 編解碼系統與方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN104144037B (zh) |
TW (1) | TWI549437B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114490480B (zh) * | 2022-03-31 | 2022-07-08 | 苏州浪潮智能科技有限公司 | 一种芯片内部信号的编码方法、系统及电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633951B2 (en) * | 2001-03-15 | 2003-10-14 | Intel Corporation | Method for reducing power consumption through dynamic memory storage inversion |
TW200737741A (en) * | 2006-03-20 | 2007-10-01 | Marvell World Trade Ltd | Method and apparatus for generating non-binary balanced codes |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100359587C (zh) * | 2003-12-10 | 2008-01-02 | 联发科技股份有限公司 | 用于单晶片电子电路的影音编解码方法 |
US7852916B2 (en) * | 2004-06-27 | 2010-12-14 | Apple Inc. | Efficient use of storage in encoding and decoding video data streams |
-
2014
- 2014-07-15 TW TW103124286A patent/TWI549437B/zh not_active IP Right Cessation
- 2014-08-26 CN CN201410424713.0A patent/CN104144037B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633951B2 (en) * | 2001-03-15 | 2003-10-14 | Intel Corporation | Method for reducing power consumption through dynamic memory storage inversion |
TW200737741A (en) * | 2006-03-20 | 2007-10-01 | Marvell World Trade Ltd | Method and apparatus for generating non-binary balanced codes |
Also Published As
Publication number | Publication date |
---|---|
CN104144037B (zh) | 2017-12-15 |
CN104144037A (zh) | 2014-11-12 |
TW201603501A (zh) | 2016-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9223765B1 (en) | Encoding and decoding data using context model grouping | |
JP6431487B2 (ja) | データエンコーダ、データデコーダ及び方法 | |
RU2595916C1 (ru) | Кодер, декодер и способ | |
KR20170105129A (ko) | 스펙트럼의 피크 위치의 코딩 및 디코딩 | |
TW201832554A (zh) | 用於上下文自適應二進制算術編解碼中的範圍推導的方法和裝置 | |
JP2015089132A (ja) | 最大遷移ハミングコード | |
AR115577A1 (es) | Estimación eficiente de la probabilidad ponderada para la codificación aritmética binaria | |
CN113630125A (zh) | 数据压缩、编码解压缩方法、装置、电子设备及存储介质 | |
KR20180067956A (ko) | 데이터 압축 장치 및 방법 | |
TWI549437B (zh) | 編解碼系統與方法 | |
JP6426212B2 (ja) | 制限されたキャリー演算による算術コーディングを遂行するための方法及び装置 | |
CN112332857B (zh) | 一种用于ldpc码的循环移位网络系统及循环移位方法 | |
US9819359B1 (en) | Multi-symbol, multi-format, parallel symbol decoder for hardware decompression engines | |
CN104349165B (zh) | 高性能变长编解码方法及装置 | |
CN103746701A (zh) | 一种用于Rice无损数据压缩的快速编码选项选择方法 | |
CN103973310A (zh) | 一种基于异或逻辑运算折半划分的测试数据压缩方法 | |
WO2014154074A1 (zh) | 一种深度信息编解码方法、装置及视频处理播放设备 | |
US9787323B1 (en) | Huffman tree decompression | |
CN103428502B (zh) | 一种解码方法及解码系统 | |
CN116366071A (zh) | 一种基于ans编码的封装方法、系统、存储介质及设备 | |
CN111970007B (zh) | 一种解码方法、解码器、设备及介质 | |
KR101370606B1 (ko) | 스위칭 횟수 및 크로스톡 지연을 최소화한 버스 인코딩 장치 | |
JP5201052B2 (ja) | 可変長符号の復号高速化装置 | |
US9348593B2 (en) | Instruction address encoding and decoding based on program construct groups | |
TW201440046A (zh) | 解壓縮電路與相關的壓縮方法與解壓縮方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |