CN104144037B - 编解码系统与方法 - Google Patents

编解码系统与方法 Download PDF

Info

Publication number
CN104144037B
CN104144037B CN201410424713.0A CN201410424713A CN104144037B CN 104144037 B CN104144037 B CN 104144037B CN 201410424713 A CN201410424713 A CN 201410424713A CN 104144037 B CN104144037 B CN 104144037B
Authority
CN
China
Prior art keywords
section
data
balance
logical value
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410424713.0A
Other languages
English (en)
Other versions
CN104144037A (zh
Inventor
张智越
吴永智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN104144037A publication Critical patent/CN104144037A/zh
Application granted granted Critical
Publication of CN104144037B publication Critical patent/CN104144037B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dc Digital Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

一种编解码方法与系统在此公开。编解码方法包含下列步骤:自封包内接收原始数据;将原始数据分割为第一区段与第二区段,其中第一区段的位元数小于第二区段的位元数;根据第一状态至映射表选择对应于第二区段的数据区段,其中第一状态与第二状态互为相反,第二状态为直流平衡性与累计直流平衡性中的一个,直流平衡性由第一区段所决定,且累计直流平衡性由第一区段与封包内已完成编码数据所决定;以及依序合并第一区段与数据区段,以产生编码数据。本公开内容所公开的编解码系统与方法可使得数据在高速传输界面中进行编解码时达到直流平衡,进而提升接收端收到的信号品质,并同时降低了编解码的动态功耗。

Description

编解码系统与方法
技术领域
本公开内容涉及一种编解码系统,尤其涉及一种应用于高速传输界面的编解码系统。
背景技术
随着通信技术以及显示技术的快速发展,数据信号传输的速度与传输量也大幅的提升。由于传输距离与速度的增加,会造成信号在传输过程中产生严重的衰减。此外,若所传输的数据信号为连续的1(也即逻辑高电位)后突然切换至0(也即逻辑低电位),或是连续的0后突然切换至1,在高速传输时可能会系统中的寄生电容来不及反应,进而降低所传输的信号的解析度,而让接收端接收到错误的数据值。
为了改善上述的问题,可在传输前预先对数据信号进行编解码,以增加数据传输的可靠度。然而,在编解码的过程中,常需要增加位元数进行特殊的编码,造成处理效率降低并增加了数据传输量的浪费(overhead)。
因此,如何能有效提升数据传输的可靠度,并同时维持较好的处理效率与降低的数据传输量浪费,实属当前重要研发课题之一,也成为当前相关领域亟需改进的目标。
发明内容
为克服现有技术的缺陷,本公开内容的一方面在于提供一种编解码方法。编解码方法包含下列步骤:自封包内接收原始数据;将原始数据分割为第一区段与第二区段,其中第一区段的位元数小于第二区段的位元数;根据第一状态至映射表选择对应于第二区段的数据区段,其中第一状态与第二状态互为相反,第二状态为直流平衡性与累计直流平衡性中的一个,直流平衡性由第一区段所决定,且累计直流平衡性由第一区段与封包内已完成编码数据所决定;以及依序合并第一区段与数据区段,以产生编码数据。
本公开内容的一方面在于提供一种编解码系统。编解码系统包含一编码器。编码器用以自封包内接收原始数据,并将原始数据分割为第一区段与第二区段,且编码器包含映射单元、直流平衡判断单元以及累计直流平衡控制单元。映射单元用以根据第一状态至映射表内选择对应于第二区段的数据区段,其中第一状态与第二状态互为相反,第二状态为直流平衡性与累计直流平衡性中的一个。直流平衡判断单元用以根据第一区段决定直流平衡性。累计直流平衡控制单元用以根据第一区段与封包内已完成编码数据决定累计直流平衡性,并依序合并第一区段与数据区段,以产生编码数据。
综上所述,本公开内容所公开的编解码系统与方法可使得数据在高速传输界面中进行编解码时达到直流平衡,进而提升接收端收到的信号品质,并同时降低了编解码的动态功耗。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,附图的说明如下:
图1为根据本公开内容的一实施利所绘示的一种编解码系统的示意图;
图2为根据本公开内容的一实施利所绘示的一种编解码方法的流程图;
图3为根据本公开内容的一实施例绘示图1所示的编解码系统对第1笔原始数据进行编码的操作示意图;
图4为根据本公开内容的一实施例绘示图1所示的编解码系统对第2笔原始数据进行编码的操作示意图;以及
图5根据本公开内容的一实施例一种解码器的示意图。
为让本公开内容能更明显易懂,附图标记说明如下:
编码器:100 映射单元:120
直流平衡判断单元:140 累计直流平衡控制单元:160
数据封包确认单元:180 编码数据:encode_out
原始数据:data_in 步骤:S202、S204、S206、S208、
方法:200 S210、S212、S214
区段:L1、L2 解码器:100a
逻辑值:0、1
位元:[7:0]、[7:5]、[4:0]、[8:0]、
[5:0]、[8:6]
具体实施方式
下文举实施例配合附图作详细说明,但所提供的实施例并非用以限制本发明所涵盖的范围,而结构操作的描述非用以限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等功效的装置,均为本发明所涵盖的范围。此外,附图仅以说明为目的,并未依照原尺寸作图。为使便于理解,下述说明中相同元件将以相同的符号标示来说明。
关于本文中所使用的“第一”、“第二”、…等,并非特别指称次序或顺位的意思,也非用以限定本发明,其仅仅是为了区别以相同技术用语描述的元件或操作而已。
图1为根据本公开内容的一实施利所绘示的一种编解码系统的示意图。如图1所示,编解码系统包含编码器100。
编码器100用以自传输端接收多个封包,其中每一封包包含至少一笔原始数据data_in。于各个实施例中,编码器100在每次接收到一封包时,将其内含的原始数据data_in分割为区段L1与区段L2,以进行后续的编解码运作。
举例而言,于一些实施例中,原始数据data_in为具有8位元的数字数据(也即图1中的[7:0]),例如为[x7,x6,x5,x4,x3,x2,x1,x0],其中x0~x7分别可为逻辑值0或逻辑值1。编码器100可将前3位元的数据[x7,x6,x5]设置为区段L1(也即图1中的[7:5]),并将后5位元的数据[x4,x3,x2,x1,x0]设置为区段L2(也即图1中的[4:0])。
如图1所示,编码器100包含映射单元120、直流平衡判断单元140、累计直流平衡控制单元160以及数据封包确认单元180。映射单元120用于根据第一状态至映射表(如下表一)内选择对应于区段L2的数据区段。于一些实施例中,映射表(如下表一)可预先设置并储存于映射单元120内。累计直流平衡控制单元160用以根据区段L1的数据内容决定一直流平衡性。累计直流平衡控制单元160用以根据区段L1与封包内已完成编码数据与区段L1决定累计直流平衡性,并依序合并区段L1与对应于区段L2的数据区段,以产生编码数据encode_out。数据封包确认单元180则用以确认目前接收的原始数据data_in是否为当前封包的第1笔数据,由此让映射单元120决定上述的第一状态。
表一、映射表
需说明的是,上述的第二状态与第一状态设置为相反,且第二状态由目前所接收的原始数据data_in的区段L1所对应的直流平衡性(dc balance)或所接收的封包内已完成编码的数据所对应的累计直流平衡性所决定。具体而言,当所接收的原始数据data_in为当前封包的第1笔数据时,第二状态会由原始数据data_in的区段L1所对应的直流平衡性所决定。而当所接收的原始数据data_in不为封包的第1笔数据时,第二状态会由封包内已完成编码的编码数据与原始数据data_in的区段L1所对应的累计直流平衡性所决定。通过此种设置方式,编解码系统可达到在每次编码后的数据为直流平衡,以改善接收端所接收到的信号品质,并同时降低了信号传输的动态功耗。
再者,由于区段L1仅用以计算该笔原始数据data_in对应的直流平衡性,故于本公开内容各个实施例中,区段L1的位元数需设置为奇数,并设置为小于区段L2的位元数。如此,编码器100运作的速度得以增加。
此外,表一仅为例示,本公开内容并不以此为限,本领域技术人员可视实际应用调整表一所示的数据区段。举例而言,于各个实施例,编码器100将8位元的原始数据data_in编码为9位元的编码数据encode_out。而在表一中,区段L2连续出现的逻辑值1太多或当逻辑值1的数量多于逻辑值0的数量为2个以上的时候,会给予对应的两种数据区段。例如,当区段L2为[01000],会不同根据的第一状态给予两种对应的数据区段[011000]、[011011]。如此,可确保编码后的编码数据encode_out具有较好的直流平衡性。由于区段L2中的逻辑值1的数量与逻辑值0的数量相差仅为1时,接收端的装置较易进行校正。故当区段L2中的逻辑值1的数量与逻辑值0的数量相差仅为1时,可以仅给予单一的数据区段。另外,在设置数据区段时,也须考量到不能同时连续出现的逻辑值1。同时,在设置数据区段时,也可考量到前后笔编码完的编码数据encode_out的前后位元的逻辑值。如此,可确保封包内连续的编码数据也可保有较好的直流平衡性。上述关于映射表的说明仅为例示,并非用以限制本公开内容。本领域技术人员可根据实际应用置换其他规则建立上述的映射表。
于各个实施例中,当区段L1中的各位元逻辑值0的数量大于逻辑值1的数量时,上述的直流平衡性定义为正。反之,当区段L1中的各位元逻辑值0的数量小于逻辑值1的数量时,上述的直流平衡性定义为负。然而上述仅为例示,本公开内容并不以此为限,本领域技术人员可视实际需求调整直流平衡性的定义。
本公开内容以下段落将提出数个实施例,可用以实现上述的编解码系统所述的功能与操作,但本公开内容并不仅以下列的实施例为限。
图2为根据本公开内容的一实施利所绘示的一种编解码方法的流程图。为方便说明,请一并参照图1与图2,编解码系统的操作将与编解码方法200一并进行说明。
如图2所示,编解码方法200包含步骤S202、S204、S206、S208、S210、S212、S214。在步骤S202中,编码器100自一封包内接收待进行编码的原始数据data_in。在步骤S204中,编码器100将原始数据data_in分割为区段L1与区段L2。在步骤S206中,数据封包确认单元180会确认目前待编码的原始数据data_in是否为当前封包的第1笔数据。
若目前待编码的原始数据data_in为当前封包的第1笔数据,则执行步骤S208。反之,若目前待编码的原始数据data_in不为当前封包的第1笔数据,则执行步骤S210。
在步骤S208中,当目前待编码的原始数据data_in为当前封包的第1笔数据时,直流平衡判断单元140计算区段L1的直流平衡性,且映射单元120还将第二状态设置为区段L1的直流平衡性。于步骤S212中,映射单元120根据第一状态的极性(与第二状态相反)至映射表(也即表一)选择对应于区段L2的数据区段,以使累计直流平衡控制单元160依序合并区段L1与数据区段,以产生编码数据encode_out。
图3为根据本公开内容的一实施例绘示图1所示的编解码系统对第1笔原始数据进行编码的操作示意图。举例来说,请参照图3,假设目前所接收的第1笔原始数据data_in为[01000001],编码器100将前三位元[010]设置为区段L1,并将后五位元[00001]设置为区段L2(也即步骤S202与S204)。此时,数据封包确认单元180会确认目前待编码的原始数据data_in是否为当前封包的第1笔数据(也即步骤S206)。
由于此时所接收的原始数据data_in为当前封包的第1笔数据,直流平衡判断单元140可根据区段L1的数据计算其直流平衡性。于此例中,由于区段L1的数据中逻辑值0的数量为2,而逻辑值1的数量为1,也即逻辑值0的数量大于逻辑值1的数量。据此,在直流平衡判断单元140将区段L1的直流平衡性判定为正,进而将第二状态的极性设置为正(也即步骤S208)。
进一步的,映射单元120根据第一状态的极性(于此例中,第一状态为负)至映射表(也即表一)选择对应于区段L2(即[00001])的数据区段[111001],并使累计直流平衡控制单元160依序合并区段L1(即[010])与数据区段[111001]为[010111001],以作为编码数据encode_out进行输出(也即步骤S212)。第二状态为负时的情况与上述操作雷同,故于此不再重复赘述。
请再次参照图2。在步骤S210中,当数据封包单元180确认目前待编码的原始数据data_in不为当前封包的第1笔数据后,累计直流平衡控制单元160用以对当前封包内已完成编码数据与区段L1的各位元的逻辑值0的数量与逻辑值1的数量进行累计,以计算前述的累计直流平衡性,且映射单元120还将第二状态设置为累计直流平衡性。在步骤S214中,映射单元120根据第一状态的极性(与第二状态相反)至映射表(也即表一)选择对应于区段L2的数据区段,进而使累计直流平衡控制单元160依序合并区段L1与数据区段,以产生编码数据encode_out。
图4为根据本公开内容的一实施例绘示图1所示的编解码系统对第2笔原始数据进行编码的操作示意图。举例来说,请参照图4,假设编码器100已经对当前封包内的第1笔数据完成编码(例如为图3所示的编码数据encode_out[010111001]),累计直流平衡控制单元160可根据目前所编码完成的第1笔编码数据encode_out[010111001]与目前待编码的第2笔原始数据data_in的区段L1[000]中的逻辑值0与逻辑值1的数量决定累计直流平衡性。同时,映射单元120还将第二状态设置为累计直流平衡性(也即步骤S214)。
于此例中,完成编码的第1笔编码数据[010111001]与目前待编码数据的区段L1[000]中的逻辑值0的数量为7,且逻辑值1的数量为5,故累计直流平衡性为正。累计直流平衡控制单元160确认第二状态为正后,映射单元120根据负的第一状态(与第二状态互为相反)至映射表(也即表一)选择对应区段L2[01011]的数据区段[101011],并依序合并区段L1[000]与数据区段[101011],以产生编码数据encode_out[000101011](也即步骤S214)。
需说明的是,上述仅以第2笔数据进行说明,但并不以此为限。当对封包内第N笔数据进行编码时,前述的累计直流平衡性会一并考量已完成编码的第1笔至第(N-1)笔编码数据encode_out与待编码的第N笔数据data_in的区段L1的逻辑值,其中N为一正整数。
上述仅以将8位元的原始数据data_in编码为9位元的编码数据encode_out为例进行说明,但本公开内容并不以此为限,本领域技术人员可根据实际需求将上述的编解码方法200应用于具有不同位元数的数据编码系统上。
此外,于一些实施例中,若编码数据encode_out的位元数为奇数时,当封包内已编码完的数据encode_out与待编码的原始数据data_in的区段L1的逻辑值1的数量与逻辑值0的数量相同时,累计直流平衡控制单元160判定此时的累计直流平衡性已达到平衡。此时,映射单元120会改将第二状态设置为区段L1所对应的直流平衡性,以利用直流平衡性进行后续的编码操作(也即转而执行步骤S208与步骤S212)。
通过上述的设置方式,可让每1笔数据进行编码时,逻辑0的数量与逻辑1的数量尽可能的相同,以达成直流平衡,由此确保接收端所接收的信号解析度。同时,由于本公开内容所示的编解码方法的转换方式仅多使用了额外1位元的逻辑值,如此可达到较低的数据传输浪费,同时节省了编解码系统编解码时所产生的动态功耗。
图5根据本公开内容的一实施例一种解码器的示意图。如图5所示,编解码系统还可包含解码器100a解码器100a自接收端接收编码数据encode_out,并自映射单元120中的映射表选择对应于数据区段的区段L2(例如为编码数据encode_out的后6位元数据),并依序合并区段L1与区段L2,以将编码数据encode_out解码回原始数据data_in。
于本公开内容各个实施例中,编解码系统的具体实施方式可为软件、硬件与/或固件。举例来说,若以执行速度及精确性为首要考量,则编解码系统的各个单元基本上可选用硬件与/或固件为主,例如使用数字电路、数字控制晶片等方式进行实现。若以设计弹性为首要考量,则编解码系统的各个单元基本上可选用软件为主,例如使用有限状态机等方式进行实现。或者,图1或图5所示的编解码系统中的各个单元可同时采用软件、硬件及固件协同作业。本领域技术人员可视实际需求选择编解码系统的具体实施方式。
综上所述,本公开内容所公开的编解码系统与方法可使得数据在高速传输界面中进行编解码时达到直流平衡,进而提升接收端收到的信号品质,并同时降低了编解码的动态功耗。
虽然本公开内容已以实施方式公开如上,然而其并非用以限定本公开内容,任何本领域技术人员,在不脱离本公开内容的精神和范围内,应当可作各种的改动与润饰,因此本公开内容的保护范围应当以后附的权利要求所界定的为准。

Claims (8)

1.一种编解码方法,包含:
自一封包内接收一原始数据;
将该原始数据分割为一第一区段与一第二区段,其中该第一区段的位元数为奇数且小于该第二区段的位元数;
根据一第一状态,至一映射表选择对应于该第二区段的一数据区段,
其中该第一状态与一第二状态互为相反,该第二状态为一直流平衡性与一累计直流平衡性中的一个,该直流平衡性由该第一区段所决定,且该累计直流平衡性由该第一区段与该封包内已完成编码数据所决定;以及
依序合并该第一区段与该数据区段,以产生一编码数据,
其中至该映射表选择该数据区段的步骤包含:
当该原始数据为该封包内的第1笔数据时,该第二状态设置为该直流平衡性;以及
当该原始数据不为该封包内的第1笔数据时,该第二状态设置为该累计直流平衡性。
2.如权利要求1所述的编解码方法,其中当该第一区段中的各位元的逻辑值为0的数量大于逻辑值为1的数量时,判定该直流平衡性为正,且当该第一区段中的各位元的逻辑值为1的数量大于逻辑值为0的数量时,判定该直流平衡性为负。
3.如权利要求1所述的编解码方法,其中当该原始数据不为该封包内的第1笔数据时,还包含:
当该封包内已完成编码数据与该第一区段的各位元的逻辑值为0的数量大于逻辑值为1的数量时,判定该累计直流平衡性为正;以及
当该封包内已完成编码数据与该第一区段的各位元的逻辑值为1的数量大于逻辑值为0的数量时,判定该累计直流平衡性为负。
4.如权利要求1所述的编解码方法,还包含:
自该映射表选择对应于该数据区段的该第二区段;以及
依序合并该第一区段与该第二区段,以将该编码数据解码回该原始数据。
5.一种编解码系统,包含一编码器,该编码器用以自一封包内接收一原始数据,并将该原始数据分割为一第一区段与一第二区段,其中该第一区段的位元数为奇数且小于该第二区段的位元数,该编码器包含:
一映射单元,用以根据一第一状态至一映射表内选择对应于该第二区段的一数据区段,其中该第一状态与一第二状态互为相反,该第二状态为一直流平衡性与一累计直流平衡性中的一个;
一直流平衡判断单元,用以根据该第一区段决定该直流平衡性;以及
一累计直流平衡控制单元,用以根据该第一区段与该封包内已完成编码数据决定该累计直流平衡性,并依序合并该第一区段与该数据区段,以产生一编码数据,
其中该编码器还包含:
一数据封包确认单元,用以确认该原始数据是否为该封包的第1笔数据,
其中当该原始数据为该封包内的第1笔数据时,该映射单元将该第二状态设置为该直流平衡性,且当该原始数据不为该封包内的第1笔数据时,该映射单元将该第二状态设置为该累计直流平衡性。
6.如权利要求5所述的编解码系统,其中当该第一区段中的各位元的逻辑值为0的数量大于逻辑值为1的数量时,该直流平衡判断单元判定该直流平衡性为正,且当该第一区段中的各位元的逻辑值为1的数量大于逻辑值为0的数量时,该直流平衡判断单元判定该直流平衡性为负。
7.如权利要求5所述的编解码系统,其中该累计直流平衡控制单元用以对该封包内已完成编码数据与该第一区段的各位元的逻辑值为0的数量与逻辑值为1的数量进行累计,
其中当该封包内已完成编码数据与该第一区段的各位元的逻辑值为0的数量大于逻辑值为1的数量时,该累计直流平衡控制单元判定该累计直流平衡性为正,且当该封包内已完成编码数据与该第一区段的各位元的逻辑值为1的数量大于逻辑值为0的数量时,该累计直流平衡控制单元判定该累计直流平衡性为负。
8.如权利要求5所述的编解码系统,还包含:
一解码器,用以自该映射表选择对应于该数据区段的该第二区段,并依序合并该第一区段与该第二区段,以将该编码数据解码回该原始数据。
CN201410424713.0A 2014-07-15 2014-08-26 编解码系统与方法 Expired - Fee Related CN104144037B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103124286A TWI549437B (zh) 2014-07-15 2014-07-15 編解碼系統與方法
TW103124286 2014-07-15

Publications (2)

Publication Number Publication Date
CN104144037A CN104144037A (zh) 2014-11-12
CN104144037B true CN104144037B (zh) 2017-12-15

Family

ID=51853109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410424713.0A Expired - Fee Related CN104144037B (zh) 2014-07-15 2014-08-26 编解码系统与方法

Country Status (2)

Country Link
CN (1) CN104144037B (zh)
TW (1) TWI549437B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114490480B (zh) * 2022-03-31 2022-07-08 苏州浪潮智能科技有限公司 一种芯片内部信号的编码方法、系统及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633951B2 (en) * 2001-03-15 2003-10-14 Intel Corporation Method for reducing power consumption through dynamic memory storage inversion
CN1627413A (zh) * 2003-12-10 2005-06-15 联发科技股份有限公司 用于单晶片电子电路的影音编解码方法
CN101449533A (zh) * 2006-03-20 2009-06-03 马维尔国际贸易有限公司 用于生成非二进制平衡码的方法和装置
CN101778290A (zh) * 2004-06-27 2010-07-14 苹果公司 在视频数据流的编码和解码中存储设备的有效使用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633951B2 (en) * 2001-03-15 2003-10-14 Intel Corporation Method for reducing power consumption through dynamic memory storage inversion
CN1627413A (zh) * 2003-12-10 2005-06-15 联发科技股份有限公司 用于单晶片电子电路的影音编解码方法
CN101778290A (zh) * 2004-06-27 2010-07-14 苹果公司 在视频数据流的编码和解码中存储设备的有效使用
CN101449533A (zh) * 2006-03-20 2009-06-03 马维尔国际贸易有限公司 用于生成非二进制平衡码的方法和装置

Also Published As

Publication number Publication date
TW201603501A (zh) 2016-01-16
CN104144037A (zh) 2014-11-12
TWI549437B (zh) 2016-09-11

Similar Documents

Publication Publication Date Title
KR102508894B1 (ko) 포인트 클라우드 인코딩 방법, 포인트 클라우드 디코딩 방법, 인코더 및 디코더
US11159153B2 (en) Data bus inversion (DBI) on pulse amplitude modulation (PAM) and reducing coupling and power noise on PAM-4 I/O
EP3110054A1 (en) Interleaving and mapping method and deinterleaving and demapping method for ldpc codeword
KR101634134B1 (ko) 블록 압축 이미지들의 압축 해제를 위한 시스템, 방법, 및 컴퓨터 프로그램 제품
CN108694918B (zh) 编码方法及装置、解码方法及装置及显示装置
CN104917534A (zh) 压缩、解压缩数据信息的方法和装置、补偿驱动的方法和装置以及显示装置
US10623200B2 (en) Bus-invert coding with restricted hamming distance for multi-byte interfaces
EP3852373A1 (en) Point cloud encoding method, point cloud decoding method, encoder, and decoder
CN103595862B (zh) 一种mipi dsi控制器的测试系统
CN101489135B (zh) 一种方便ldpc长码在fpga实现的编码器及编码方法
CN107005250A (zh) 多线码元转变时钟码元纠错
CN106104668A (zh) 显示设备、显示设备的驱动器、包括显示设备和驱动器的电子设备以及显示系统
CN104602007A (zh) 基于信道质量的动态视频编码
US20190303339A1 (en) Relaxed 433 encoding to reduce coupling and power noise on pam-4 data buses
CN106133791B (zh) 用于颜色压缩的群聚和编码
CN104144037B (zh) 编解码系统与方法
CN102724505B (zh) Jpeg_ls游程编码fpga实现方法
CN103136169A (zh) 一种显示文字的方法及装置
US11496147B2 (en) Fractal digital to analog converter systems and methods
US8239737B2 (en) Data line storage and transmission utilizing both error correcting code and synchronization information
KR20150102746A (ko) 반복 길이 부호화된 스트림을 업데이트하기 위한 방법 및 시스템
CN104349165B (zh) 高性能变长编解码方法及装置
CN107301017B (zh) 一种数据存储方法及装置
CN102136878B (zh) 一种速率匹配实现方法和系统
CN102957433A (zh) 基于rd+的8b/10b编码电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171215

Termination date: 20200826