CN114490480B - 一种芯片内部信号的编码方法、系统及电子设备 - Google Patents
一种芯片内部信号的编码方法、系统及电子设备 Download PDFInfo
- Publication number
- CN114490480B CN114490480B CN202210333992.4A CN202210333992A CN114490480B CN 114490480 B CN114490480 B CN 114490480B CN 202210333992 A CN202210333992 A CN 202210333992A CN 114490480 B CN114490480 B CN 114490480B
- Authority
- CN
- China
- Prior art keywords
- domain
- chip
- bit
- internal signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000008859 change Effects 0.000 claims abstract description 73
- 238000012544 monitoring process Methods 0.000 claims abstract description 38
- 238000010586 diagram Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 13
- 238000004590 computer program Methods 0.000 claims description 7
- 238000011084 recovery Methods 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000005070 sampling Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本申请公开了一种芯片内部信号的编码方法，包括：利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；判断所述芯片内部信号是否变化；若是，则将所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包。本申请能够在保证完整性的前提下降低监测的芯片内部信号时产生的数据量。本申请还公开了一种芯片内部信号的编码系统、一种芯片内部信号的监测方法、一种芯片内部信号的监测系统及一种电子设备，具有以上有益效果。
Description
技术领域
本申请涉及芯片监测技术领域，特别涉及一种芯片内部信号的编码方法、系统及电子设备。
背景技术
芯片内部信号极多，但芯片的外部引脚确相对较少，因而在芯片生产完成之后，监测芯片的内部信号通常十分困难。相关技术中，采用一组软件可编程、通过寄存器控制的多路选择器（MUX，Multiplexer），一侧连接芯片内部信号，另一侧连接芯片外部引脚。在芯片调试时，按照用户配置将芯片内部选通至外部引脚，以使用示波器，逻辑分析仪等进行直接测量。实际调试场景中，这种方案的缺点在于难以保证预留足够多的物理管脚供信号监测使用。因此，业界有另一种方案是对原本连接到芯片外部引脚的监测信号，在其变化时进行采样，将采样值及对应时间戳，以二进制数据的形式保存在芯片内存，或通过MIPI-PTI接口送出芯片，之后通过工具软件将采样值恢复为监测信号的波形，上述方案的优点在于不受芯片物理引脚数量的限制，允许同时监测多根信号。但由于待测信号中可能存在时钟、状态机等频繁跳变的信号，而任意一位监测信号的变化，都会产生一个32 Bit，或 64 Bit（当使能时间戳功能时）的数据包，当这类信号为多路选择器选中的监测信号时，这组信号采样结果的数据量会非常大，导致占用过大的MIPI-PTI接口带宽，或在固定的芯片内存空间中只能存储很短时间的监测信息。
因此，如何在保证完整性的前提下降低监测的芯片内部信号时产生的数据量是本领域技术人员目前需要解决的技术问题。
发明内容
本申请的目的是提供一种芯片内部信号的编码方法、一种芯片内部信号的编码系统、一种芯片内部信号的监测方法、一种芯片内部信号的监测系统及一种电子设备，能够在保证完整性的前提下降低监测的芯片内部信号时产生的数据量。
为解决上述技术问题，本申请提供一种芯片内部信号的编码方法，该芯片内部信号的编码方法包括：
利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；
判断所述芯片内部信号是否变化；
若是，则将所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；
其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包。
进一步的，还包括：
按照信号变化频率将所述芯片内部信号划分为1个所述第二域和多个所述第一域；其中，信号变化频率越大的第一域在所述芯片内部信号中的位置越低。
进一步的，所述第一域包括A域、B域和C域；所述A域的信号变化频率大于所述B域，所述B域的信号变化频率大于所述C域；
相应的，若所述目标位处于所述第一域，按照预设规则根据所述目标位生成所述芯片内部信号的数据包，包括：
若所述目标位处于所述A域，则对所述芯片内部信号中的第0位至第N1位进行编码得到所述数据包，N1为所述A域的最高位；
若所述目标位处于所述B域，则对所述芯片内部信号中的第0位至第N2位进行编码得到所述数据包，N2为所述B域的最高位；
若所述目标位处于所述C域，则对所述芯片内部信号中的第0位至第N3位进行编码得到所述数据包，N3为所述C域的最高位。
进一步的，所述芯片内部信号为32位的信号；所述第一域包括A域、B域和C域；
相应的，所述按照信号变化频率将所述芯片内部信号划分为1个所述第二域和多个所述第一域，包括：
将所述芯片内部信号的第0位至第3位设置为A域；
将所述芯片内部信号的第4位至第7位设置为B域；
将所述芯片内部信号的第8位至第15位设置为C域；
将所述芯片内部信号的第16位至第32位设置为所述第二域。
进一步的，所述按照预设规则根据所述目标位生成所述芯片内部信号的数据包，包括：
按照预设规则根据所述目标位生成包含时间戳信息的所述芯片内部信号的数据包；其中，所述时间戳信息用于描述所述芯片内部信号被采集的时刻。
进一步的，在按照预设规则根据所述目标位生成所述芯片内部信号的数据包之后，还包括：
将所述数据包存储至芯片内存；
和/或，将所述数据包通过目标接口送出芯片，以便将所述数据包恢复为所述芯片内部信号的波形图。
本申请还提供了一种芯片内部信号的编码系统，包括：
信号采集模块，用于利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；
变化判断模块，用于判断所述芯片内部信号是否变化；
编码模块，用于若所述芯片内部信号变化，则将所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；
其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包。
本申请还提供了一种芯片内部信号的监测方法，包括：
接收数据包；其中，所述数据包的生成过程包括：利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；判断所述芯片内部信号是否变化；若是，则将所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包。
根据所述芯片内部信号的总位数对所述数据包进行恢复，得到所述芯片内部信号；
生成所述芯片内部信号的波形图。
本申请还提供了一种芯片内部信号的监测系统，包括：
数据接收模块，用于接收数据包；其中，所述数据包的生成过程包括：利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；判断所述芯片内部信号是否变化；若是，则将所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包；
信号恢复模块，用于根据所述芯片内部信号的总位数对所述数据包进行恢复，得到所述芯片内部信号；
波形图生成模块，用于生成所述芯片内部信号的波形图。
本申请还提供了一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器调用所述存储器中的计算机程序时实现上述芯片内部信号的编码方法执行的步骤。
本申请提供了一种芯片内部信号的编码方法，该芯片内部信号的编码方法包括：利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；判断所述芯片内部信号是否变化；若是，则将所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包。
本申请将多路选择器采集芯片内部信号划分为第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域。在芯片内部信号变化时，可以根据发生变化的信号的最高位确定生成的数据包的位数。具体的，若信号变化的最高位处于第一域，仅对第一域对应的信号进行编码得到数据包；若信号变化的最高位处于第二域，再对芯片内部信号进行编码得到数据包。在上述方式能够降低编码得到的数据包的数据量，且数据包包括所有的发生变化的信号，能够在保证完整性的前提下降低监测的芯片内部信号时产生的数据量。本申请同时还提供了一种芯片内部信号的编码系统、一种芯片内部信号的监测方法、一种芯片内部信号的监测系统和一种电子设备，具有上述有益效果，在此不再赘述。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种芯片内部信号的编码方法的流程图；
图2为本申请实施例所提供的一种芯片内部信号采集端的工作原理示意图；
图3为本申请实施例所提供的一种芯片内部信号区域划分示意图；
图4为本申请实施例所提供的一种芯片内部信号的变化示意图；
图5为本申请实施例所提供的一种芯片内部信号的编码系统的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
下面请参见图1，图1为本申请实施例所提供的一种芯片内部信号的编码方法的流程图。
具体步骤可以包括：
S101：利用多路选择器采集芯片内部信号；
其中，本实施例可以应用于芯片内部信号的采集端，请参见图2，图2为本申请实施例所提供的一种芯片内部信号采集端的工作原理示意图。本实施例可以包括多个层级的多路选择器，如模块级MUX、子系统级MUX和芯片顶层MUX，本实施例提供的方案适用于各个层级的多路选择器。STP格式编码器用于进行编码操作，选通器用于控制STP格式编码器输出的数据包存储至芯片内存还是通过MIPI-PTI接口输出。上述数据包可以恢复为相应的波形，以便实现芯片内部信号的监测。MIPI（Mobile Industry Processor Interface）即移动产业处理器接口，PTI（Parallel Trace Interface）即并行跟踪接口。
在多路数据传送过程中，多路选择器能够根据需要将其中任意一路选出来的电路。多路选择器可以采集多个芯片生成的待监测信号，并对各个待监测信号进行排列得到芯片内部信号。具体的，多路选择器采集的芯片内部信号可以按照信号变化频率排列，上述信号变化频率可以根据历史数据确定，也可以由工作人员自行定义。本实施例可以将信号每秒跳变的次数确定信号变化频率，信号每秒跳变的次数越多信号变化频率越大。芯片内部信号包括第一域和第二域，第一域的信号变化频率大于第二域，因此第一域又称快域，第二域又称普通域。第一域在所述芯片内部信号中的位置低于第二域。第一域和第二域均为连续区间，所述第一域中的每一位（Bit）均低于第二域的最低位，例如第0位至第15位为第一域，第16位至第31位为第二域。本实施例可以设置位越低对应的信号变化频率越高，即第N位的信号变化频率大于第N+1位的信号变化频率。
S102：判断所述芯片内部信号是否变化；若是，则进入S103；若否，则结束流程。
其中，本实施例可以判断当前帧的芯片内部信号是否变化，若发生变化则可以记录发生变化的位。如芯片内部信号中第15位和第10位发生变化。作为一种可行的实施方式，若当前帧的芯片内部信号未变化，则可以结束本次流程，并重新进入S101以便获取下一帧的芯片内部信号。
S103：将所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；
其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包。芯片内部信号中发生变化的最高位指：同一帧芯片内部信号中发生变化的最高位，芯片内部信号中第15位和第10位发生变化，目标位为第15位。
在按照预设规则根据所述目标位生成所述芯片内部信号的数据包之后，可以将所述数据包存储至芯片内存，也可以将所述数据包通过目标接口送出芯片，以便将所述数据包恢复为所述芯片内部信号的波形图。
本实施例将多路选择器采集芯片内部信号划分为第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域。在芯片内部信号变化时，可以根据发生变化的信号的最高位确定生成的数据包的位数。具体的，若信号变化的最高位处于第一域，仅对第一域对应的信号进行编码得到数据包；若信号变化的最高位处于第二域，再对芯片内部信号进行编码得到数据包。在上述方式能够降低编码得到的数据包的数据量，且数据包包括所有的发生变化的信号，能够在保证完整性的前提下降低监测的芯片内部信号时产生的数据量。
作为对于图1对应实施例的进一步介绍，上述实施例可以按照信号变化频率将所述芯片内部信号划分为1个所述第二域和多个所述第一域；其中，信号变化频率越大的第一域在所述芯片内部信号中的位置越低。
将芯片内部信号划分为1个所述第二域和3个所述第一域，第一域包括A域、B域和C域；所述A域的信号变化频率大于所述B域，所述B域的信号变化频率大于所述C域；A域、B域和C域均为第一域。
相应的，按照预设规则根据目标位生成所述芯片内部信号的数据包的过程包括：若所述目标位处于所述A域，则对所述芯片内部信号中的第0位至第N1位进行编码得到所述数据包，N1为所述A域的最高位；若所述目标位处于所述B域，则对所述芯片内部信号中的第0位至第N2位进行编码得到所述数据包，N2为所述B域的最高位；若所述目标位处于所述C域，则对所述芯片内部信号中的第0位至第N3位进行编码得到所述数据包，N3为所述C域的最高位。
请参见图3，图3为本申请实施例所提供的一种芯片内部信号区域划分示意图，图3中芯片内部信号为32位的信号；所述第一域包括A域、B域和C域；可以通过以下方式划分第二域和第一域：将所述芯片内部信号的第0位至第3位设置为A域；将所述芯片内部信号的第4位至第7位设置为B域；将所述芯片内部信号的第8位至第15位设置为C域；将所述芯片内部信号的第16位至第32位设置为所述第二域。32位待监测信号中，通常跳变频率一般是有差异的，且观测者通常知道哪些信号跳变更频繁。因而观测者在配置各层级MUX，选通待监测信号时，可以将信号按跳变频繁程度，从A域至C域依次排布。实现监测信号快、第二域的划分。
本实施例在为多路选择器选择监测信号时，将变化频繁的信号安排在第一域，其他普通信号安排在第二域。A域、B域和C域中信号的变化，对应产生MIPI系统跟踪协议MIPISTP（System Trace Protocol） v2.2 格式中的 D4MTS、D8MTS、D16MTS 数据包，或 D4、D8、D16数据包；第二域的变化，对应产生MIPI STP v2.2 格式中的 D32MTS，或D32数据包。
作为一种可行的实施方式，所述按照预设规则根据所述目标位生成所述芯片内部信号的数据包，包括：按照预设规则根据所述目标位生成包含时间戳信息的所述芯片内部信号的数据包；其中，所述时间戳信息用于描述所述芯片内部信号被采集的时刻。
本实施例不限定对信号的编码方式，下面以 MIPI STP v2.2 格式编码说明基于A域、B域、C域和第二域采集芯片内部信号的过程：
MIPI STP (System Trace Protocol)是 MIPI 联盟制定的系统跟踪调试数据的编码格式，最新版本为STP v2.2。其最小帧为4 Bit，基本跟踪数据消息可传输4Bit、8Bit、16Bit、32Bit和64 Bit宽度的数据，在协会相关文件中定义为D4、D8、 D16、D32 和 D64 数据类型。另有 D4MTS、D8MTS、 D16MTS、D32MTS和D64MTS 数据类型，则是在4Bit、8Bit、16Bit、32Bit和64 Bit宽度的数据之后，附加一个时间戳信息（TS，Time Stamp）以标记消息产生的时间。
若仅需要检测信号变化的顺序关系，而不关心监测信号变化的准确时间时，可以通过以下方式确定编码得到的数据包的数据类型：
当芯片内部信号仅在A域中变化时，STP编码器将监测信号低4位输出为D4数据类型，占用 4 Bit，即 D[3:0]；
当芯片内部信号中发生变化的最高位在B域时，STP编码器将监测信号低8位输出为D8数据类型，占用 8 Bit，即 D[7:0]；
当芯片内部信号中发生变化的最高位在C域时，STP编码器将监测信号低16位输出为D16数据类型，占用 16 Bit，即 D[15:0]；
当芯片内部信号的第二域中发生变化时，STP编码器将监测信号全部32位输出为D32数据类型，占用 32 Bit，即 D[31:0]。
若需要监测信号变化的准确时间时，可以通过以下方式确定编码得到的数据包的数据类型：
当芯片内部信号仅在A域中变化时，STP编码器将监测信号低4位输出为D4MTS数据类型，占用 4 Bit，和附加的时间戳信息，即 D[3:0]+TS；
当芯片内部信号中发生变化的最高位在B域时，STP编码器将监测信号低8位输出为D8MTS数据类型，占用 8 Bit，和附加的时间戳信息，即 D[7:0]+TS；
当芯片内部信号中发生变化的最高位在C域时，STP编码器将监测信号低16位输出为D16MTS数据类型，占用 16 Bit，和附加的时间戳信息，即 D[15:0]+TS；
当芯片内部信号的第二域中发生变化时，STP编码器将监测信号全部32位输出为D32MTS数据类型，占用 32 Bit，和附加的时间戳信息，即 D[31:0]+TS。
按照 MIPI STP v2.2 格式标准，时间戳 TS 在多数情况下为相对上一次监测信号变化的相对时间，因而多数情况下小于32 Bit，且变化越频繁，相对上一次所间隔的时间就越短，时间戳所占用的数据宽度越小，STP格式标准中规定最小时间戳为4 Bit。
请参见图4，图4为本申请实施例所提供的一种芯片内部信号的变化示意图，图4中“X”表示信号发生变化所在的位，每一行代表一个时钟周期。
时钟周期为1时，当芯片内部信号中发生变化的最高位为1，生成的数据包的数据类型为D4或D4TS。
时钟周期为2时，当芯片内部信号中发生变化的最高位为6，生成的数据包的数据类型为D8或D8TS。
时钟周期为3时，当芯片内部信号中发生变化的最高位为11，生成的数据包的数据类型为D16或D16TS。
时钟周期为4时，当芯片内部信号中发生变化的最高位为17，生成的数据包的数据类型为D32或D32TS。
时钟周期为5时，当芯片内部信号中发生变化的最高位为1，生成的数据包的数据类型为D4或D4TS。
时钟周期为6时，当芯片内部信号中发生变化的最高位为11，生成的数据包的数据类型为D16或D16TS。
时钟周期为7时，当芯片内部信号中发生变化的最高位为1，生成的数据包的数据类型为D4或D4TS。
时钟周期为8时，当芯片内部信号中发生变化的最高位为31，生成的数据包的数据类型为D32或D32TS。
时钟周期为9时，当芯片内部信号中发生变化的最高位为11，生成的数据包的数据类型为D16或D16TS。
时钟周期为10时，当芯片内部信号中发生变化的最高位为6，生成的数据包的数据类型为D8或D8TS。
时钟周期为11时，当芯片内部信号中发生变化的最高位为1，生成的数据包的数据类型为D4或D4TS。
时钟周期为12时，当芯片内部信号中发生变化的最高位为26，生成的数据包的数据类型为D32或D32TS。
按照当前的压缩编码方式，12个时钟周期均有信号变化，在无时间信息的情况下，需占用12*32Bit=384Bit；在含时间信息的情况下，每一个时钟周期还需送出一个32 bit时间戳，共需占用768 Bit。按本实施例所提出的方法，由于采用MIPI STP v2.2格式，每帧数据（如D4、D4MTS等）需要额外4 Bit作为操作码（Opcode）用来标识帧类型。在无时间信息的情况下，需占用12*4 + 175=224 Bit；在含时间信息的情况下，每一个时钟周期还需送出一个位宽可变的时间戳（4Bit到32bit之间），由于每周期都有数据，因而可假设第一个时间戳为32 Bit，其后11个时间戳均为4 Bit，共需占用 224 + 1*32 + 11*4 = 300 Bit；显然，按照本实施例所提出的方法，芯片内部信号所占用的空间得到了有效的压缩，可以明显降低数据传输或存储所需要的带宽和空间。本实施例提供了一种芯片内部监测信号的压缩编码方案，当监测信号中存在频繁跳变信号时，仍不会明显增加采样结果的数据量。
编码后的数据包可通过离线解码工具恢复为芯片内部信号的波形，编码后的数据包可以保存在芯片的内存中稍后读出，或通过MIPI-PTI（(Parallel Trace Interface，并行跟踪接口）等高速接口送出芯片外。离线的通过工具软件解码后，即可恢复出带时间信息、或不带时间信息的芯片内部信号波形。
本实施例中将芯片内部信号按照变化由快到慢排布，划分为第一域和第二域。进行MIPI STP v2.2编码时，第一域的信号编码为占用空间较小的D4、D4MTS、D8、D8MTS、D16、D16MTS等数据类型，只有在第二域的信号变化才编码为D32\D32MTS类型，利用统计学的概念进行编码优化。在此基础上，利用MIPI STP v2.2格式中对时间戳信息仅保留差值的特点，进一步压缩时间戳所占用数据空间。
本实施例中所示监测信号为32Bit宽度，实际应用中可以扩展为64Bit，对应编码为的 MIPI STP v2.2 格式中D64、D64MTS类型，因此文中此方法只是为了便于理解本发明的实施方式，并非用以限定本发明仅能这种方案。本实施例中提及采用 MIPI-PTI(Parallel Trace Interface)接口送出编码后的数据，当然，编码后的数据也可通过其他高速串行接口（如PCIe、USB）送出，这种情况下仅需要增加额外的硬件转换模块。本实施例中采用 MIPI PTI v2.2 版本的编码方式实现数据编码，也可以根据实际应用场景选用其他版本的编码方式实现数据编码，此处不进行具体的限定。
本申请实施例还提供了一种芯片内部信号的监测方法，可以应用于芯片内部信号的监测端，具体包括以下步骤：
步骤1：接收数据包；
上述数据包可以为芯片内部信号的采集端发送的数据包，数据包的生成过程包括：利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；判断所述芯片内部信号是否变化；若是，则将所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包。
步骤2：根据所述芯片内部信号的总位数对所述数据包进行恢复，得到所述芯片内部信号；
步骤3：生成所述芯片内部信号的波形图。
具体的，本实施例可以通过高位补0的方式对数据包进行恢复，以使恢复后的信号与述芯片内部信号的总位数相同。例如，芯片内部信号为32位信号，数据包只包括第0~3位的信号，此时可以对第4~31位补0恢复芯片内部信号。
请参见图5，图5为本申请实施例所提供的一种芯片内部信号的编码系统的结构示意图，该系统可以包括：
信号采集模块501，用于利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；
变化判断模块502，用于判断所述芯片内部信号是否变化；
编码模块503，用于若所述芯片内部信号变化，则将所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；
其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包。
本实施例将多路选择器采集芯片内部信号划分为第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域。在芯片内部信号变化时，可以根据发生变化的信号的最高位确定生成的数据包的位数。具体的，若信号变化的最高位处于第一域，仅对第一域对应的信号进行编码得到数据包；若信号变化的最高位处于第二域，再对芯片内部信号进行编码得到数据包。在上述方式能够降低编码得到的数据包的数据量，且数据包包括所有的发生变化的信号，能够在保证完整性的前提下降低监测的芯片内部信号时产生的数据量。
可选的，还包括：
区域划分模块，用于按照信号变化频率将所述芯片内部信号划分为1个所述第二域和多个所述第一域；其中，信号变化频率越大的第一域在所述芯片内部信号中的位置越低。
进一步的，所述第一域包括A域、B域和C域；所述A域的信号变化频率大于所述B域，所述B域的信号变化频率大于所述C域；
相应的，编码模块503用于若所述目标位处于所述A域，则对所述芯片内部信号中的第0位至第N1位进行编码得到所述数据包，N1为所述A域的最高位；还用于若所述目标位处于所述B域，则对所述芯片内部信号中的第0位至第N2位进行编码得到所述数据包，N2为所述B域的最高位；若所述目标位处于所述C域，则对所述芯片内部信号中的第0位至第N3位进行编码得到所述数据包，N3为所述C域的最高位。
进一步的，所述芯片内部信号为32位的信号；所述第一域包括A域、B域和C域；
相应的，区域划分模块用于将所述芯片内部信号的第0位至第3位设置为A域；将所述芯片内部信号的第4位至第7位设置为B域；将所述芯片内部信号的第8位至第15位设置为C域；将所述芯片内部信号的第16位至第32位设置为所述第二域。
进一步的，编码模块503用于按照所述预设规则根据所述目标位生成包含时间戳信息的所述芯片内部信号的数据包；其中，所述时间戳信息用于描述所述芯片内部信号被采集的时刻。
进一步的，还包括：
数据处理模块，用于在按照预设规则根据所述目标位生成所述芯片内部信号的数据包之后，将所述数据包存储至芯片内存；和/或，将所述数据包通过目标接口送出芯片，以便将所述数据包恢复为所述芯片内部信号的波形图。
本申请实施例还提供一种芯片内部信号的监测系统，包括：
数据接收模块，用于接收数据包；其中，所述数据包的生成过程包括：利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；判断所述芯片内部信号是否变化；若是，则将所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包；
信号恢复模块，用于根据所述芯片内部信号的总位数对所述数据包进行恢复，得到所述芯片内部信号；
波形图生成模块，用于生成所述芯片内部信号的波形图。
由于系统部分的实施例与方法部分的实施例相互对应，因此系统部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。
本申请还提供了一种存储介质，其上存有计算机程序，该计算机程序被执行时可以实现上述芯片内部信号的编码方法和/或芯片内部信号的监测方法实施例所提供的步骤。该存储介质可以包括：U盘、移动硬盘、只读存储器（Read-Only Memory ，ROM）、随机存取存储器（Random Access Memory ，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
本申请还提供了一种电子设备，可以包括存储器和处理器，所述存储器中存有计算机程序，所述处理器调用所述存储器中的计算机程序时，可以实现上述芯片内部信号的编码方法和/或芯片内部信号的监测方法实施例所提供的步骤。当然所述电子设备还可以包括各种网络接口，电源等组件。
说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种芯片内部信号的编码方法，其特征在于，包括：
利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；其中，所述第一域为一帧芯片内部信号的低N+1位，所述第二域对应一帧芯片内部信号的第N+1位至最高位；
判断当前帧的所述芯片内部信号是否变化；
若是，则将同一帧所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；
其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包。
2.根据权利要求1所述芯片内部信号的编码方法，其特征在于，还包括：
按照信号变化频率将所述芯片内部信号划分为1个所述第二域和多个所述第一域；其中，信号变化频率越大的第一域在所述芯片内部信号中的位置越低。
3.根据权利要求2所述芯片内部信号的编码方法，其特征在于，所述第一域包括A域、B域和C域；所述A域的信号变化频率大于所述B域，所述B域的信号变化频率大于所述C域；
相应的，若所述目标位处于所述第一域，按照预设规则根据所述目标位生成所述芯片内部信号的数据包，包括：
若所述目标位处于所述A域，则对所述芯片内部信号中的第0位至第N1位进行编码得到所述数据包，N1为所述A域的最高位；
若所述目标位处于所述B域，则对所述芯片内部信号中的第0位至第N2位进行编码得到所述数据包，N2为所述B域的最高位；
若所述目标位处于所述C域，则对所述芯片内部信号中的第0位至第N3位进行编码得到所述数据包，N3为所述C域的最高位。
4.根据权利要求2所述芯片内部信号的编码方法，其特征在于，所述芯片内部信号为32位的信号；所述第一域包括A域、B域和C域；
相应的，所述按照信号变化频率将所述芯片内部信号划分为1个所述第二域和多个所述第一域，包括：
将所述芯片内部信号的第0位至第3位设置为所述A域；
将所述芯片内部信号的第4位至第7位设置为所述B域；
将所述芯片内部信号的第8位至第15位设置为所述C域；
将所述芯片内部信号的第16位至第31位设置为所述第二域。
5.根据权利要求1所述芯片内部信号的编码方法，其特征在于，所述按照预设规则根据所述目标位生成所述芯片内部信号的数据包，包括：
按照所述预设规则根据所述目标位生成包含时间戳信息的所述芯片内部信号的数据包；其中，所述时间戳信息用于描述所述芯片内部信号被采集的时刻。
6.根据权利要求1所述芯片内部信号的编码方法，其特征在于，在按照预设规则根据所述目标位生成所述芯片内部信号的数据包之后，还包括：
将所述数据包存储至芯片内存；
和/或，将所述数据包通过目标接口送出芯片，以便将所述数据包恢复为所述芯片内部信号的波形图。
7.一种芯片内部信号的监测方法，其特征在于，包括：
接收数据包；其中，所述数据包的生成过程包括：利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；其中，所述第一域为一帧芯片内部信号的低N+1位，所述第二域对应一帧芯片内部信号的第N+1位至最高位；判断当前帧的所述芯片内部信号是否变化；若是，则将同一帧所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包；
根据所述芯片内部信号的总位数对所述数据包进行恢复，得到所述芯片内部信号；
生成所述芯片内部信号的波形图。
8.一种芯片内部信号的编码系统，其特征在于，包括：
信号采集模块，用于利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；其中，所述第一域为一帧芯片内部信号的低N+1位，所述第二域对应一帧芯片内部信号的第N+1位至最高位；
变化判断模块，用于判断当前帧的所述芯片内部信号是否变化；
编码模块，用于若所述芯片内部信号变化，则将同一帧所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；
其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包。
9.一种芯片内部信号的监测系统，其特征在于，包括：
数据接收模块，用于接收数据包；其中，所述数据包的生成过程包括：利用多路选择器采集芯片内部信号；其中，所述芯片内部信号包括第一域和第二域，所述第一域的信号变化频率大于所述第二域，所述第一域在所述芯片内部信号中的位置低于所述第二域；其中，所述第一域为一帧芯片内部信号的低N+1位，所述第二域对应一帧芯片内部信号的第N+1位至最高位；判断当前帧的所述芯片内部信号是否变化；若是，则将同一帧所述芯片内部信号中发生变化的最高位设置为目标位，按照预设规则根据所述目标位生成所述芯片内部信号的数据包；其中，所述预设规则包括：若所述目标位处于所述第一域，则对所述芯片内部信号中的第0位至第N位进行编码得到所述数据包，N为所述第一域的最高位；若所述目标位处于所述第二域，则对所述芯片内部信号进行编码得到所述数据包；
信号恢复模块，用于根据所述芯片内部信号的总位数对所述数据包进行恢复，得到所述芯片内部信号；
波形图生成模块，用于生成所述芯片内部信号的波形图。
10.一种电子设备，其特征在于，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器调用所述存储器中的计算机程序时实现如权利要求1至7任一项方法的步骤。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210333992.4A CN114490480B (zh) | 2022-03-31 | 2022-03-31 | 一种芯片内部信号的编码方法、系统及电子设备 |
| PCT/CN2022/115311 WO2023184842A1 (zh) | 2022-03-31 | 2022-08-26 | 一种芯片内部信号的编码方法、系统及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210333992.4A CN114490480B (zh) | 2022-03-31 | 2022-03-31 | 一种芯片内部信号的编码方法、系统及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114490480A CN114490480A (zh) | 2022-05-13 |
| CN114490480B true CN114490480B (zh) | 2022-07-08 |
Family
ID=81487255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210333992.4A Active CN114490480B (zh) | 2022-03-31 | 2022-03-31 | 一种芯片内部信号的编码方法、系统及电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114490480B (zh) |
| WO (1) | WO2023184842A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114490480B (zh) * | 2022-03-31 | 2022-07-08 | 苏州浪潮智能科技有限公司 | 一种芯片内部信号的编码方法、系统及电子设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983952A (zh) * | 2006-11-29 | 2013-03-20 | 艾利森电话股份有限公司 | 具有线性独立数据分组编码的可靠多播 |
| CN103986667A (zh) * | 2014-05-07 | 2014-08-13 | 华为技术有限公司 | 选择数据包分类算法的方法和装置 |
| TW201603501A (zh) * | 2014-07-15 | 2016-01-16 | 友達光電股份有限公司 | 編解碼系統與方法 |
| CN109783011A (zh) * | 2017-11-13 | 2019-05-21 | 三星电子株式会社 | 存储设备和存储设备的回收方法 |
| TW202114406A (zh) * | 2019-09-27 | 2021-04-01 | 瑞昱半導體股份有限公司 | 資料映射器與資料映射方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3629826B2 (ja) * | 1995-07-28 | 2005-03-16 | ソニー株式会社 | 情報信号符号化装置、符号化方法、並びに情報信号復号方法 |
| CN111817924B (zh) * | 2020-09-01 | 2021-01-19 | 深圳芯邦科技股份有限公司 | 一种测试方法及相关设备 |
| CN112462229A (zh) * | 2020-11-12 | 2021-03-09 | 山东云海国创云计算装备产业创新中心有限公司 | 一种芯片及其芯片内部信号的监测系统 |
| CN113918219A (zh) * | 2021-09-28 | 2022-01-11 | 厦门紫光展锐科技有限公司 | 芯片内部信号的输出控制方法、芯片及电子设备 |
| CN114490480B (zh) * | 2022-03-31 | 2022-07-08 | 苏州浪潮智能科技有限公司 | 一种芯片内部信号的编码方法、系统及电子设备 |
-
2022
- 2022-03-31 CN CN202210333992.4A patent/CN114490480B/zh active Active
- 2022-08-26 WO PCT/CN2022/115311 patent/WO2023184842A1/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983952A (zh) * | 2006-11-29 | 2013-03-20 | 艾利森电话股份有限公司 | 具有线性独立数据分组编码的可靠多播 |
| CN103986667A (zh) * | 2014-05-07 | 2014-08-13 | 华为技术有限公司 | 选择数据包分类算法的方法和装置 |
| TW201603501A (zh) * | 2014-07-15 | 2016-01-16 | 友達光電股份有限公司 | 編解碼系統與方法 |
| CN109783011A (zh) * | 2017-11-13 | 2019-05-21 | 三星电子株式会社 | 存储设备和存储设备的回收方法 |
| TW202114406A (zh) * | 2019-09-27 | 2021-04-01 | 瑞昱半導體股份有限公司 | 資料映射器與資料映射方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114490480A (zh) | 2022-05-13 |
| WO2023184842A1 (zh) | 2023-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6728311B1 (en) | Apparatus and method for creating eye diagram | |
| US7720670B2 (en) | Saving resources by deducing the total prediction events | |
| US7209058B2 (en) | Trace receiver data compression | |
| US7721263B2 (en) | Debug event instruction | |
| CN114490480B (zh) | 一种芯片内部信号的编码方法、系统及电子设备 | |
| CN102004678B (zh) | 操作系统性能分析方法及装置 | |
| CN114020511A (zh) | 基于fpga的故障检测方法、装置、设备及可读存储介质 | |
| JPH02219341A (ja) | パケットネットワーク用タイミングアナライザ | |
| CN109743228A (zh) | 一种采样点位置的测定方法及系统 | |
| JP2007135210A (ja) | デジタルサンプルデータを収集する方法及び装置 | |
| US7681084B2 (en) | TOD or time stamp inserted into trace recording stream | |
| US6148420A (en) | Method and apparatus for analyzing serial data | |
| US7788645B2 (en) | Method for guaranteeing timing precision for randomly arriving asynchronous events | |
| US8635040B2 (en) | Signal measuring device and signal measuring method | |
| CN106341107B (zh) | 脉冲调制信号校准方法及装置 | |
| EP2187311A1 (en) | Semiconductor device, and development supporting device | |
| US7590893B2 (en) | Recording control point in trace receivers | |
| US20070271046A1 (en) | Scheme for improving bandwidth by identifying specific fixed pattern sequences as header encoding followed by the pattern count | |
| CN101311907A (zh) | 测试设备、测试系统及测试数据存储方法 | |
| CN109633228A (zh) | 一种示波器中采样方法、装置及示波器 | |
| US7831814B2 (en) | Monitoring a microprocessor programme by sending time-trackable messages | |
| CN114039807B (zh) | 波特率自适应方法、装置、计算机设备和存储介质 | |
| CN112629683B (zh) | 一种单光子计数装置及其方法 | |
| CN101741518B (zh) | 链路处理方法和装置 | |
| JP4389786B2 (ja) | マイクロプロセッサの監視回路を介する汎用デジタルメッセージの伝送 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |