TW200935423A - System, controller and method for data storage - Google Patents
System, controller and method for data storage Download PDFInfo
- Publication number
- TW200935423A TW200935423A TW097104766A TW97104766A TW200935423A TW 200935423 A TW200935423 A TW 200935423A TW 097104766 A TW097104766 A TW 097104766A TW 97104766 A TW97104766 A TW 97104766A TW 200935423 A TW200935423 A TW 200935423A
- Authority
- TW
- Taiwan
- Prior art keywords
- storage
- data
- storage unit
- controller
- unit
- Prior art date
Links
- 238000013500 data storage Methods 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000003860 storage Methods 0.000 claims abstract description 338
- 239000010410 layer Substances 0.000 claims abstract description 28
- 239000002356 single layer Substances 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 21
- 238000005516 engineering process Methods 0.000 claims description 18
- 238000007726 management method Methods 0.000 claims description 8
- 238000012546 transfer Methods 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000036541 health Effects 0.000 claims description 5
- 230000011218 segmentation Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 239000011232 storage material Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000008901 benefit Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 239000007787 solid Substances 0.000 description 4
- 238000005192 partition Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 206010011469 Crying Diseases 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000009395 breeding Methods 0.000 description 1
- 230000001488 breeding effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052500 inorganic mineral Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004242 micellar liquid chromatography Methods 0.000 description 1
- 239000011707 mineral Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000004083 survival effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Description
200935423 26810twf.doc/d 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種貢料儲存糸統及方法，且特別是 有關於一種可控制主機端識別儲存裝置，並據以儲存資料 的系統、控制器及方法。 【先前技術】 隨著半導體技術的進步，記憶體的容量已大幅提升， ❹其單價則相對降低。其中，快閃記憶體（Flash Memory) 因具有非揮發性、省電、體積小與無機械結構等的特性， 特別適合使用於可攜式電子產品，因此近年來也發展出一 種使用反及（NAND)快閃記憶體做為資料儲存媒介的固 態儲存裝置（Solid State Disk，SSD)。固態儲存装置的特 別之處在於利用快閃記憶體的特性來取代傳統儲存裝置的 機械結構，藉由區塊寫入和抹除的方式進行資料存取，因 此可大幅提升儲存裝置的讀寫效率，與傳統的儲存裝置相 較，具有低耗電、耐震、穩定性高、耐低溫等優點。 & 反及快閃記憶體可分為單層記憶胞（Single Level Cdl> SLC)反及快閃記憶體（以下簡稱SLC)與多層記憶胞 (Multi Level Cell，MLC)反及快閃記憶體（以; MLC)。其中，SLC使用一組高低電壓以區分出兩種電荷 值（包括〇、1)，而MLC則採用較高的電壓驅動，並^ 過不同級別的電壓記錄兩個位元的資訊（包括〇〇、、I!、 10)，因此MLC資料記錄的密度會比SLC多一倍。 因為結構簡單，在寫入數據時電壓變化的區間小，所以壽 1 26810twf.doc/d 200935423 命較長；MLC則為了增加記錄空間，其電壓區間較小，需 要更多的循環冗餘校驗（Cyclic Redundancy Check，CRC) 空間’且因為電壓變化更頻繁，因此MLC在壽命方面僅 約可經受1萬次的讀寫，遠劣于SLC的10萬次。
❹ 綜合而言，SLC在壽命和性能方面擁有獨特的優勢， 不過容量較低且價格昂貴，而MLC雖然在容量方面有優 勢’但在速度和壽命方面卻存在先天的不足。為了能夠在 不影響電腦效能的情況下有效降低成本，目前的做法傾向 在一台主機中同時配置SLC與MLC兩種不同形態的固態 儲存裝置，利用較快速的SLC來記錄較重要、需要頻繁讀 取的作業系統資訊，而利用較低成本的MLC來記錄一般 的檔案資料，即可兼顧電腦對於低成本高效能的需求。 為了讓固態儲存裝置能擁有較長的使用壽命，如何有 效&理 > 料的寫入區塊’使得SLC及MLC能有最佳的使 用率，已然成為系統業者最重要的課題。然而，目前市面 上的產品在同時配置SLC與MLC兩種固態儲存裝置時， 其主機端只能將這兩雖存裝置視相—鑛存裝置並 ^法將這兩種儲存裝置區分成不同的儲魏置（例如區分 為C槽和1)槽），因此在資料寫人的管理上也更加地困難。 【發明内容】 =鑑於此’本發贿供-種資_存綠，藉由在儲 資料管理的方便性。 ♦⑽存裝置’可增加 6 200935423 l 26810twf.doc/d 麗供—射簡存方法，根據_識儲存農置 而在資=入梓端islc和mlc設置為對應的儲存裝置， :在貧科寫人時’再根據資料的屬性存人合適的儲存 中’可增加資料讀取的效率。 為達上述或其他目的’本發明 二，统包括第一錯存單元、第二健存單元;=系
fi存單元係採用單層式架構以記錄資料，而第 -儲存早70則是採用多層式架構以記錄資料。此外，控制 =別耦接至第一儲存單元、第二儲存單元及主機端， 以在主機端運作時，通知主機端第—儲存單元為主要 =酸〇儲存裝置’而第二儲存單元為 存裝置。 祕女Ϊ本發明之—實施例中，上述之控制11包括藉由回應 所有權（proprietary )指令或廠商特定指令（Vend〇r Specie Command)給主機端’以提供主機端確認第一儲存單元及 第二儲存單元之身份。 ，本發明之-實施例中，上述之第—儲存單元及第二 儲存單几更分職存有系·訊，控㈣包括由所搞接的 儲存襄置所提供的彡統資訊，來辦識其儲存架構型態，再 據此鼓疋其為主要儲存裝置或次要儲存裝置。 在本發明之-實施例中，上述之控制器更包括接收並 辨識主機端所傳送之資料，當資料辨識為第—類資料時， 即將資料傳送至第-齡單元，而tf料辨識為第二類資 料時，則將資料傳送至第二儲存單元。其中，所述之第一 7 200935423 1 26810twf.doc/d ，資料包括作業系統資訊’而第二類資料則包括播案資 料。此外’在另一實施例中，第-類資料包括指定傳送至 主要儲存裝置的資料，而第二類資料則包括指定傳送至次 要儲存裝置的資料。 在^發明之一實施例中，上述之第一儲存單元為一個 實體的單層記憶胞（single Level Cell，SLC)快閃記憶體， 而第一儲存單元為一個實體的多層記憶胞 ❹ Cell，MLC )快閃記憶體。 :在本發明之一實施例中，上述之第一儲存單元及第二 儲存單元包括由一個實體的儲存裝置分割而成，其中第一 儲存單元為儲存裝置之第一邏輯位址區段，而第二儲存單 元為儲存裝置之第二邏輯位址區段。 在本發明之一實施例中，上述之控制器包括在主機端 運作時，從儲存裝置讀取第一邏輯位址區段及第二邏輯位 址區段的資訊，據以設定儲存裝置之第一邏輯位址區段設 置為主要儲存裝置，以及設定儲存裝置之第二邏輯位址區 段设置為次要儲存裝置。其中，所述之儲存裝置為多層記 隐胞决閃s己憶體，而所述之第一邏輯位址區段只使用下頁 儲存資料’第二邏輯位址區段則使用下頁及上頁儲存資料。 在本發明之一實施例中，上述之控制器包括透過平行 進階技術附加（Parallel Advanced Technology Attachment， PATA)介面或是序列進階技術附加（Serial Advanced Technology Attachment, SATA)介面連接至主機端。 8 200935423 I 26810twf.doc/d 在本發明之-實施例中，上述之第一儲存單元及第二 ，存单7C中之分題塊是設有㈣健㈣一儲存 單元及弟—儲存單元是整合為一硬體裝置。 〜本發明提出-種資料儲存系統，此系統包括第一儲存 皁兀、第二儲存單元、第一控制器及第二控制器。立中， 第-儲存單元係採用單層式架構以記錄資料，^ 用多層式架構以記錄資料。此外，第-控制器 ❹ 為主要儲存裝置。第二控制器則是輕接至第:儲= 主機端設定第二儲存單福次要儲存褒置。 彻之—實施例中，上述之第—控制器及第二控 制器〇括藉由回應所有權指令或是廠商特定指令认主機 ^以提供主機端確認第_儲存單元及第二儲存“之身 在本發明之-實施例中，上述之 ;並辨識主機端所傳送之資料，當辨識資料i;!= ㈣送至第—儲存單S。此外， ㈣ 器更包括接收並賴域麵 第二類資料時，將資料傳送至第二儲3元：貝Γ 此外’在另-實施例中，第 平頁针 :ί=料，而第二頰資料則包二；= 9 200935423 l 268I〇twf.doc/d 在本發明之一實施例中，上 記億胞快閃記憶體，而第二儲存單元為多層層 =技術附加介面或是序列進階技術附加介面繼^ 在本發明之一實施例中，上-儲存單元皆為多層記 ❹ 制器體’上述之第一控制器及第二控 制器、實施例中’上述之第一控 在本發明之1ΐ 了儲存单兀整合為硬體裝置。 儲存單元是整合為—硬體裝置t述之第―儲存單兀及第二 -儲方法，適於將資料儲存至第 式架構’其中第-儲存單元採用單層 此方法首先獅用/層式架構以記錄資料。 端，接著利驗一儲存單元連結至主機 而取得辨識資訊。块後再存早兀及第二儲存單元， 元設定為主要儲存裝再根據此辨識資訊，將第-儲存單 儲存裝置。 以及將第二儲存單元設定為次要 設置中，上述利用控制器控制主機端 -人要儲存裝置的步驟包括回應所有權 200935423 —1 2681〇twf.doc/d 是廠商特定指令給主機端，以控制主機端設置第— 啫存早70及帛二财料，啸供 元及第二儲存單元之身份。 挪U储存早 在本發明之一實施例中，上述之 ，所麵接的儲存裝置架構，並依此設定二=式=: =要儲存裝置，設定-多層式架構職置為次 哭2本發明之一實施例中’上述之方法更包括利用控制 mi機端所傳送之資料’並觸資料之義，而據以 ’其中當資_識為第—類資料時，即將資“ 資料識為第二類f料時’則將此 貪枓傳送至苐二儲存单元。所述之第—類資料包括作 統資訊，而第二類資料包括檔案資料。此外，在另一實施 例中，第-類資料包括指定傳送至主要儲存裝置的資料， 而第一類資料則包括指定傳送至次要儲存裝置的資料。 ❹ 在本發明之一實施例中，上述之第一儲存單元及第二 儲存單元包括是由一個實體的儲存裝置分割而成，而上述 利用控制器辨識第一儲存單元及第二儲存單元，以取得辨 識資訊的步驟係讀取此儲存裝置的一個分割資訊(Partiti〇n
Information)區塊，以取得第一邏輯位址區段及第二邏輯 位址區段的資訊做為辨識資訊。其甲，第一儲存單元即為 儲存震置之第-邏輯位址區段，而第二儲存單元為儲存裝 置之第二邏輯位址區段。而第一邏輯位址區段只使用下頁 儲存資料’第二邏輯位址區段則使用下頁及上頁儲存資料。 11 1 26810twf.doc/d 200935423 二儲存㈡-:r，第 介面r要非記 a憶體介㈣電性連接頌處 主要非揮發i·生 存單元，其t第-儲存單=3；：^肋存取第一儲 料。次要非揮發性記憶體介面係 且用以存取第二儲存單元，I由^生連接至微處理早疋並 式架構以記錄資料。纪憶體;;f—儲存單元係採用多層 =且用《管理第 模組辨識第—儲存單元及第巾錢體管理 訊，將第―儲料雜以4=·^ ’餘據辨識資 存單元設定為次·存裝置。要儲存裝置，以及將第二儲 Ο 括回’上述之記憶體管理單元更包 端確=-儲存;元及第二===，供主機 辦識所二訊是由_ =存裝置，設定多層 括接收主機端$傳’上述之記憶體管理單元更包 -储存單元或第:並辨識資料之種類傳送至第 12 200935423 l 26810twf.doc/d i本發明之—實施例中，上述之記憶體管理單元辨# 育料之種類為作業系統資訊時，將資料傳送至第 = 元，辨識資料之義為檔案資料時，則將資料傳 ^ 儲存單元。 乐一' 在本發明之-實施例中，上述之記㈣管 ==送=縣置的資料時，將： 2ΪΓ之一實施例中，上述之第一儲存單元為單居 峨體’而第二儲存單元為多層記憶胞快閃ς 健存實施例中，上述之第一儲存單元及第-C子早兀包括由儲存裝置分割而成，其中第 【： 儲存裳置之第-邏輯位址區段，而第二儲存單元 ^ 段。而記憶體管理單元對第-儲“ 〇 =二了 ==防寫保護。 單存=控=包括主機連結介面、第-控制 罝-ΐ 早疋。其中，主機連結介面係輕接至主機 非ί發控制單元具有—電連接至第—儲存單元之主要 非揮發性記憶體介面，其令第一儲存單 以記錄資料。第二控制單元具有— 早 铜以記錄資料。藉此，第-控制單元 13 200935423 ί 268 l〇twf.doc/d 分別根據-辨識資訊，將第一儲存單元設定為主 置，以及將第二儲存單元設定為次要儲存裝置。 在本發明之-實施例中，上述之第一儲存單元為單声 ，己憶胞快閃記憶體’而第二儲存單元為多層記憶胞快閃ς 憶體。 、^ 本發明採用在儲存裝置與主機端之間配置獨立控制 的結構，每當主機端運作或是有儲存裝置連接至主機 ❹時，即自動债測所連接之儲存裝置的種類，並在主機 置對應的儲存裝置。據此，每當有資料寫入時，即可 資料的屬性，適當分配至合適的儲存裝置儲存，而達到辦 加資料存取效率及降低硬體成本的目的。 3 為讓本發明之上述和其他目的、雜和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作 明如下。 【實施方式】
本發明根據使用介面的規範，針對單層記憶胞（Singie ❹ Level Cell，SLC)反及快閃記憶體（以下簡稱SLC)與多 層記憶胞（Multi Level Cell，MLC)反及快閃記憶體（以下 簡稱MLC)可分職置-㈣定碼，以提供域端在與 SLC及MLC進行交握（handshake)時，辦別出主要與次 要儲存裝置，進而將SLC及MLC視為兩個獨立的儲存裝 置，其中主機端可為一特定之處理器。另外本發明亦包括 在SLC及MLC連結至主機時，藉由獨立的控制器送出回 覆訊息告知主機端其身份，進而幫助主機端將SLC及MLC l 26810twf.doc/d 200935423 =置為兩侧立的儲魏置。本發餅是基於上述概 發展出來的-套讀儲存祕與方法。為了使本發明^内 明暸’以下特舉實施例作為本發明確實能夠據以實 施的範例。
圖1是依照本發明較佳實施例所繪示 的糊。請參照圖i，本實施例之資料儲存== 制盗120與SLC 130、MLC 140兩種儲存單元。苴中，Mlc NAND快閃記憶體之區塊的程式可分為多階段〔例如，以 4層記憶胞為例’第-階段是下頁（lQweiipage)的寫入部 分，其物理特性類似於SLCNAND快閃記憶體，在完成第 -P皆段之後才程式上頁（upperpage)。在其程式的過程中 下頁的寫人速度會快於上頁。因此，每—區塊的頁可區分 為上頁與下頁。類似地’在8層記憶胞或16層記憶胞的案 例中，記憶胞會包括更多個頁並且會以更多階段來寫入二 在此’將寫人速度最快的頁面稱為下頁，其他寫入速度較 慢的頁面統稱為上頁。例如’上頁包括具有不同寫入速度 的多個頁。 此外，控制器120係配置在SLC13〇、MLCl4〇與主 機端110之間，用以控制主機端110將SLC 13〇&mlc 14〇 設置為兩個獨立的儲存裝置。以下則介紹上述各個元件的 功能。 SLC 130係採用單層式架構以記錄資料，其具有速度 快、耗電量低的優點，因此可用來儲存較重要、需要頻繁 存取的作業系統資訊；MLC 140則是採用多層式架構以記 15 200935423 ---------_ 1 26810twf.doc/d 錄資料，其成本較低，因此可用來儲存容量較大、更動較 少的檔案資料。值得—提的是，本實施例之 SLC 130 與 MLC 140在實體上都是獨立的裝置。 控制器I20係分別耦接至SLC 130、MLC 140及主機 端no’用以通知主機端110: SLC130為主要（Master) 儲存裝置，而MLC 140為次要（Slave)儲存裝置。詳細 地說，控制器120係透過平行進階技術附加（parallel ⑩ Advanced Technol〇gy Attachment，PATA )介面或是序列進 階技術附加（Serial Advanced Technol〇gy Attachment， SATA)介面連接至主機端11〇，並利用此些介面的規範， 其所疋義的一個所有權（proprietary )指令或廠商特定指令 (Vendor Specific Command)，在每次主機端11〇運作時 或是有一儲存裝置連接至主機端11〇時，控制器12〇即會 回應此指令給主機端110,而回覆主機端11〇何為主要或 次要儲存裝置，其t，控制器120會先設sSLC13〇為主 要及MLC 140為次要儲存裝置。 Ϊ 藉由上述控制器12〇的居中協調，主機端11〇即可識 別所連接之固態儲存裝置種類，並將其視為兩個獨立的儲 存裝置來存取資料。此外，控制器12〇亦可辨識由主機端 傳送之資料的種類，而將資料傳送至合適的儲存單元儲 存。其中，此辨識方式，可由控制器來判斷資料是傳送至 主要儲存裝置或次要儲存裝置，亦或是利用資料始用率， 亦或某一演算法來決定，例如lRU 、 Additional-Reference-Bits > Second-Chance Algorithm > Page 16 Ί 26810twf.doc/d 200935423
Buffering Algorithm 等...。詳如祕缔 作業系統資訊或標記為需要傳送至料為 繁，資料時，控制器叫將頻 ^所辨識的貧料為-般的檔案資料或標 =要儲存健㈣朴控彻 ❹ 值传-提的是’藉由本發明之資贿存纽，主機端 Π〇 =將SLC 130及MLC 14〇區分為兩個獨立的儲存裝 在儲存資料時，即可根據需要將其存放至 對應的儲存裝置，因此可簡化資料错存的步驟。其中作業 系統可為 Windows, or Linux 等...。 =上述的資料健存系統，本發明亦提供實施例說明 1料傳輸的流程。圖2是依照本發明較佳實施例所繪示 之貝料儲存方法的流程圖。請參照圖2，本實施例之方法 適用於上述實施例之資料健存系統，而用以將資料儲存至 SLC與MLC中，其中SLC係採用單層式架構以記錄資料， 而MLC則採用多層式架構以記錄資料，本實施例之方法 的步驟如下： 首先，將SLC與MLC連接至主機端（步驟S21〇)， 八連接方式可參照圖1的資料儲存系統方塊圖，其中SLC /、MLC係與控制器相連接，而控制器則透過平行進階技 術附加（PATA)介面或是序列進階技術附加（SATA)介 面連接至主機端，據此將SLC與MLC連接至主機端。 17 200935423 l 26810twf.doc/d =，利用控制器辨識資 :::辨辨識資訊可依= 統資訊，以取得辨識資訊（2=的系 根據此辨識資訊，設定何為主 ^之後控制器則可 進而通知主機端SLC 要my 2 ❹ ❹ ，控制11例如是藉由回應一 3 為主要“裝ϊ ;要$==機端來讓主機端辨識何 贴舆跡據此，料至所柄接的 =與mlc’並將其視為兩個獨立的人 為兩置==已能將-C與MIX識別 來健存，或是直接交由==選:合適的储存裝置 料傳送至合適的健存裝置：;來類，而將資 = = = 對應=二據此可_:二傳二：例如 18 1 26810twf.doc/d 200935423 供一個對應的控制器來進行辨識及控制，同樣可達到本發 明將SLC與MLC設置為兩個獨立儲存裝置的功效，以下 則舉一實施例詳細說明。 圖3是依照本發明較佳實施例所繪示之資料儲存系統 的方塊圖。請參照圖3，本實施例之資料儲存系統包括第 一控制器320、第二控制器330與SLC 34〇、MLC 350兩 種儲存單元。其中，第一控制器32〇係配置在SLC 340與 主機端310之間，第二控制器330則配置在MLC 350與主 機端310之間，以下則介紹上述各個元件的功能。 SLC 340係採用單層式架構以記錄資料，具有速度 快、耗電量低的優點，因此可用來儲存較重要、需要頻繁 存取的作業系統資訊；MLC 350則是採用多層式架構以記 錄資料，其成本較低，因此可用來儲存容量較大、較少更 動的檔案資料。本實施例之SLC 340與MLC 350在實體上 也都是獨立的裝置。 第控制器320係輕接至SLC 340及主機端31〇，用 φ 以控制主機端310將SLC340設置為主要儲存裝置。詳細 地說，第一控制器320係透過平行進階技術附加（pATA) 介面或是序列進階技術附加（SATA)介面連接至主機端 310,並此些介面的規範，定義—個所有權指令或廠商 特定指令，在每次主機端310運作時或是有儲存裝置連接 至主機端310時’即會回應此指令給主機端31〇，而通知 主機端310所耦接的SLC 340為主要儲存裝置。 200935423 1 26810twf.doc/d 另一方面，第二控制器330係耦接至]^1^35〇及主機 端310，用以通知主機端31〇 MLC 35〇為次要儲存裝置。 詳^地說，第二控制器330係透過平行進階技術附加介面 或疋序列進階技術附加介面連接至主機端31〇，並同樣利 用此些介面的規範，定義一個所有權指令或廠商特定指 令，在每次主機端310運作時或是有儲存裝置連接至主機 =310時，即會將此指令回應給主機端31〇，而通知主機 ❹ 端310所耦接的MLC 350為次要儲存裝置。 其中，值得說明的是，第一及第二控制器32〇、330 亦可先由所耦接的儲存裝置所提供的系統資訊，來辦識其 為SLC或MLC，再據此設定其為主要或次要儲存裝置 藉由上述針對每一種儲存裝置配置對應控制器的架 構’主機端310即可間接地識別所連接之固態儲存裝置的 種類，並蔣其視為獨立的儲存裝置來存取資料。值得一提 的疋，本發明並不限定主機端310所連接之固態儲存裝置
的數目，使用者當可視實際需要，選擇將多個SLC或MLC β 連接至主機端’而由主機端將其設置為獨立的儲存裝置來 存取資料。 另一方面，第一控制器320與第二控制器330亦可用 來辨識由主機端傳送之資料的種類，而將資料傳送至合適 的儲存單元儲存。詳細地說，當所辨識的資料為作業系統 資訊或是要傳送至主要儲存裝置等需要頻繁存取的資料 時第控制器320才將資料傳送至SLC； 340，此時第二 控制器33〇就不會將資料送至MLC 350 ;反之，當所辨識 20 1 26810twf.doc/d 200935423 的資料為一般檔案資料或是要傳送至次要儲存裝置時，第 二控制器330才將資料傳送至MLC 350,此時第一控制器 320也不會將資料送至SLC 340。其中，此辨識方^亦可 是由控制器來判斷資料是傳送至主要儲存裝置或次要儲存 裝置，亦或是利用資料始用率，亦或某一演算法，wLRu^ Additional-Reference-Bits > Second-Chance Algorithm ^ Page Buffering Algorithm 等…。
值得-提的是，藉由本發明之資料儲存系統，主機端 310已可將SLC 340及MLC350區分為兩個獨立的儲存裝 置，因此使用者儲存資料時，即可根據需要將資料存放至 對應的儲存裝置（包括將作業系統資訊存放至81^ 34〇、 一般檔案資料存放至MLC 350)，因此可簡化資料儲存的 針對上述的資料儲存系統，本發明亦提供實施例說明 :中^傳輸的流程。圖4是依照本發明較佳實施例所緣 =之資料儲存方法的流程圖。請參㈣4，本實施例之方 =用於上述實施例之資料健存系統，而用以將資料儲存 C與MLC中’其+ SLC係採用單層式架構以記錄資 方;縣料層式架構以記錄資料，本實施例之 方法的步驟如下：
I遠將SLC與MLC連接至主機端（步驟S410)， 盘ί 圖3的資料儲存系統方塊圖，其中SLC 附加介:或階力控Γ再透過平行進階技術 斤夕J進階技術附加介面連接至主機端，據此 21 200935423 l 26810twf.doc/d 連接至主機端。另一方面，MLC則與第二控制器 ，而第二控制器再透過平行進階技術附加介面或是 ::技術附加介面連接至主機端，據此將mlc = 錄第一控制器及第二控制器取得辨識資訊（步 為主要储存裝置：第: 請。?一設”次要館存裝置7; 位：準===== 訊，來辦二 φ 主機端，巾商做指令給 據此，主機•卩可間魏為次钱存裝置， 為兩個獨立的儲存裝置來=:LC與MLC，並將其視 為二=置由::機端已一與-C識別 根據資料的屬性選擇合要儲存資料時，即可 由控制器來辨識資料的種類，=次來儲存’或是直接交 裝置儲存。其中，當所 、貝料傳送至合適的儲存 傳送至主要儲存裝置時即將=為作業系統資訊或是要 辨識的資料為-般料資:此f料傳送至SLC，而當所 貝枓或是要傳送至次要儲存裂置 200935423 1 26810twf.doc/d 時’即將此資料傳送至MLC，據此可達到資料儲存最佳化 的目的。 _對於上述對應各個儲存裝置配置一個控制器的架構來 說，本發明更包括將其中的第一控制器及第二控制器整合 或封裝為一個獨立的硬體裝置，或是再加入SLC而整合或 封裝為一個獨立的硬體裝置，而能夠達到節省硬體成本的 功效，以下則各舉一實施例詳細說明。 ❹ 圖5是依照本發明較佳實施例所繪示之資料儲存系統 的方塊圖。請參照圖5 ’本實施例之資料儲存祕包括第 一控制器520、第二控制器530、SLC 540及MLC 550,其 連結方式與功能均與前述實施例之主機端310、第一控制 器320、第二控制器330、SLC 340及MLC 350相同或相 似，故其相關内容在此不再贅述。值得注意的是本實施例 係將第一控制器52〇、第二控制器53〇與SLC 54〇整合或 封裝為一個獨立的硬體裝置5〇，而MLC 55〇則獨立出來 單獨配置。採用此架構的好處在於：MLC55〇的成本較低 ❹ 且舞命較短’因此將第二控制器530整合至SLC 540上的 做法即可省去在每一個MLC 55〇上配置控制器所花費的 成本，且提供使用者可隨時更換]^1^： 55〇的彈性。 圖6是依照本發明較佳實施例所繪示之資料儲存系統 的方塊圖。請參照圖6，本實施例之資料儲存系統包括第 一控制器620、第二控制器63〇、SLC 64〇及MLC 65〇，其 連結方式與功能均與前述實施例之主機端310、第一控制 器320、第二控制器330、SLC 340及MLC 350相同或相 23 1 26810twf.doc/d 200935423 似，故其相關内容在此不再贅述。值得注意的是本實施例 係將第一控制器520與第二控制器53〇整合或封裝 ，立的硬體裝置60，而SLC 540與MLC 55〇仍獨立出來 單獨配置。採用此架構的好處在於：使用者僅需講置硬體 裝置60並安裝在主機端上’即可隨時根據需要更換所連接 的 SLC 540 及 MLC 550 ’ 即使 SLC 54〇 或 MLC 55〇 損壞 而需要更換時，也不用再另外花費控制器的成本，因此能 ^ 夠兼顧產品的生產成本及使用彈性。 值得注意的是，上述實施例之SLC與MLC在實體上 均疋採用獨立的裝置。然而，目前之技術已開發出在一個 裝置上同時配置SLC與MLC的架構，因此本發明亦針對 此架構提供對應的解決方案，讓此裝置在連接至主機端 後，主機端仍然能夠將其中SLC與MLC部份視為兩個獨 立的儲存裝置來儲存資料，以下則再舉一實施例詳細說明。 圖7疋依照本發明較佳實施例所繪示之資料儲存系統 的方塊圖。請參照圖7，本實施例之資料儲存系統包括控 ❹制器72〇及儲存裝置730。其中，控制器720係配置在主 機端710及儲存裝置73〇之間，用以通知主機端71〇 SLc 及MLC為兩個獨立的儲存裝置，以下則介紹上述各個元 件的功能。 儲存裝置730例如是一個多層記憶胞快閃記憶體’而 從中分割出一個區段，此區段只使用下頁（1〇werpage)，以 模擬為SLC使用，其中此模擬SLC部份係位於儲存裝置 730的第一邏輯位址區段，而其他使用下頁及上頁（upper 24 1 26810twf.doc/d 200935423 page)的區段’即為一般MLC的使用方式，其位於為儲存 裝置730的苐一邏輯位址區段。上述之第一邏輯位址區段 與第二邏輯位址區段的資料均是在儲存裝置73〇進行分割 時即記錄在儲存裝置730的一個分割資訊（PartitJn Information )區塊中，例如主要啟動記錄（Master B〇〇t Record，MBR)中的資料區（Partiti〇n Data)。 控制器720即藉由從儲存裝置73〇的分割資訊區塊中
讀取此第一邏輯位址區段及第二邏輯位址區段的資訊，而 據以控制主機端710將儲存裝置73〇之第一邏輯位址區段 (即模擬SLC部份）設置為主要儲存裝置，以及將儲存裝 置73〇之第二邏輯位址區段（即MLC部份）設置為次要 儲存裝置。 值得一提的是，控制器720係透過平行進階技術附加 介面或是序列進階技術附加介面連接至主機端71()，並利 ，此些介面的規範’定義—個所有權指令或廠商特定指 々地在每次主機端710運作時或是有儲存裝置—連接至 ^，710時，控制器72〇即會回應此指令給主機端， ==主機端71〇儲存裝置730中的SLC及說部份是 刀別為一主要及一次要儲存裝置。 7川^传一提的是’藉由本發明之f料儲存系統，主機端 侧立中的SLC及则部份區分為兩 要將資料疒I?料庙因此使用者儲存資料時，即可根據需 要將育枓存放至對應的儲存裝置（包 標記為需存放至主要儲存^ 埯仔眾置之貪料存放至SLC以及將 25 200935423 1 26810twf.doc/d 般槽案資料或標記為需存放至次要儲存裝置之資料存放 至MLC)，因此可簡化資料儲存的步驟。 1次針對上述的資料儲存系統，本發明亦提供實施例說明 =1料傳輸的餘。圖8是依照本發明較佳實施例所繪示 程圖。請參_ 8，本實施例之方法 ^ ;上述實施例之資料儲存系統，而用以將資料儲存至 ❹ 置中的SLC及MLC部份’本實施例之方法 ^ ’將儲存裝置連接至主機端（步驟測〇)。其中， 儲；r =置係分割為SLC及MLC兩部份，而SLC即位於 二二 =L:邏輯位址區段，說則位於儲存裝置的第 接著利用控制器讀取儲存裝置的一個分判資訊區 述之第一邏輯位址區段及第二邏輯= 的育續為辨識資訊（步驟S820)。 ❹ =置;裝置的 端，“ = 或是廒商特定指令給主機 為兩個獨立的儲存裝置來儲存資料。 MLC兩Ip份識由於主機端已能將儲存裝置的SLC與 識別為兩個獨立儲存裝置，當有需要储存資料 26 200935423 1 268 l〇twf.d〇c/d 料的屬性選擇合適的儲存裝置來赌 送至合適的儲;資料的種類’而將資料傳 傳以㈣置的資料時’即將此資料 資料或需要傳=要：裝==辨識為，案 Λ 存I置的資料時，即將此資料傳
的目的。# 部份，據此可達到資料儲存最佳化 t外’值得一提的是，針對上述各項實施例，本發明 可f MLC * SLC上的一個分割資訊（Partiti⑽ n ormation )區塊’例如主要啟動記錄（_如細{ Record MBR )中的資料區（Partiti〇n 〇伽）設置防寫功 月b、以防止使用者格式化快閃記憶體。詳細地說，其實施 方式可藉由當該等控㈣接㈣寫人該主要啟動記錄相對 應的邏輯輯位址（LGgie B1()ek Add職，lba)時，即 I覆=敗(fail)即可，#或當該等控制器偵綱要寫入該 分割資訊（Partition Information)區塊時，即拒絕寫入。 综上所述，本發明之資料儲存系統及方法藉由在主機 端與儲存裝置之間配置獨立的控制器，當主機端運作或是 有儲存裝置連接至主機端時，即可幫助主機端識別出儲存 裝置的類型’並將SLC與MLC視為兩個獨立的儲存裝置 來儲存資料，而能夠達到簡化資料儲存程序的目的。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 27 1 26810twf.doc/d 200935423 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1是依照本發明較佳實施例所繪示之資料儲存系統 的方塊圖。 …、 圖2是依照本發明較佳實施例所繪示之資料儲存方法 的流程圖。 圖3是依照本發明較佳實施例所繪示之資料儲存系統 的方塊圖。 圖4是依照本發明較佳實施例所繪示之資料儲存 的流程圖。 & 圖5是依照本發明較佳實施例所繪示之資料儲存系統 的方塊圖。 ' 圖6是依照本發明較佳實施例所繪示之資料 的方塊圖。 示、死 ❹ 圖7是依照本發明較佳實施例所繪示之資 的方塊圖。 于示既 圖8是依照本發明較佳實施例所繪示之資料儲存方 的流程圖。 【主要元件符號說明】 11〇、21〇、310、410、51〇、71〇:主機端 120、720 :控制器 220、320、420、520 :第一控制器 230、330、430、530 :第二控制器 28 200935423 1 26810twf.doc/d 200935423 1 26810twf.doc/d
步驟 步驟 步驟 130、240、340、440、540 : SLC 140、250、350、450、550 : MLC 50、60、73〇 :儲存震置 S210〜S230 :本發明較佳實施例之資料儲存方法的各 S410〜S430 ·本發明較佳實施例之資料儲存方法的各 S810〜S83G :本發明較佳實施例之資料儲存方法的各
29
Claims (1)
- 200935423 L 2681〇twf.doc/d 申請專利範圍 種資料儲存系統，包括 1. 儲存單元，採用—單層式架構以記錄 —第二儲存料，多層式_以記錄資 5 - ^端，用以在該主機蠕運作時，通知該 儲存單元為主要（Master)儲存裝置， 第 ❹端該第二儲存單元為一次要（Slave)館存裝置/該主機 如Μ專利範圍第1項所述之資料儲存系统， 該控制器包括藉由回應-所有權（ρΓ〇ρΓί’）指^二中 商特定指令（VendGr Speeifie CGmmand ) JL中之二仏廠 供該主機端確認該第-儲存&及該 3.如申請專利範圍第1項所述之資料儲存系 該第-儲存單元及該第二儲存單元更分別儲存。—系絲、= =該控制器包括由所耦接的該等儲存裝置所提供的該； 、'、—汛，來辦識其儲存架構型態，再據此設定其為該主要 儲存裝置或該次要儲存裝置。 ^ 4·^申請專利範圍第1項所述之資料儲存系統，其中 该控制器更包括接收並辨識該主機端所傳送之一資料，當 辨識該資料為第一類資料時，傳送該資料至該第一儲存單 元，虽辨識該資料為第二類資料時，傳送該資料至該第二 儲存單元。 30 I 26810twf.doc/d 200935423 5.如申請專利朗第4項所述之資料館存系統， 類貧料包括作業系統資訊，而該第二類請包括檔 6·如’明專利|&圍第4項所述之資料儲 該第一類資料包括指定傳送至主要儲存 统八中 筮-耜> 吁疋王王要餚存裝置的資料，而該 弟一颏貧科包括扣定傳送至次要儲存裝置的資料。❹ ”7.:二請料f圍第1項所述之資料儲存系統，其中 該第一儲存早兀為一單層記憶胞（si L 快閃記憶體，而該第-齡ma 叫社； T n 乐一储存早兀為一多層記憶胞（Multi Level Cell，MLC)快閃記憶體。 8.如申=專利範圍第i項所述之資料儲存系統，其中 〇儲存單元及該第—儲存單元包括由—儲存裝置分割 而成’其中該第-儲存單元為該儲存裝置之—第一邏輯^ 址區段’而該第二儲存單元為該儲存裝置之 址區段。 $ 士 9.如。申請專利範圍第8項所述之資料館存系統，其中 =控制器包括在該主機端開機運作時，從該儲存裝置讀取 ^一邏輯位址區段及該第二邏輯位址區段的資訊，據以 设定該第-賴他區段為齡要齡裝置，以及設定該 堵存褒置之該弟一邏輯位址區段為該次要健存裝置。 =ι〇.如申請專利範圍第8項所述之資料儲存系統，其中 該儲存裝置為一多層記憶胞快閃記憶體。 31 Λ 26810twf.doc/d 200935423 11. 如申明專利|&圍第10項所述之資料儲存系統，其 中該第-邏輯位址區段只使用下頁儲存資料，該第二邏輯 位址區段使用下頁及上頁儲存資料。 12. ，申請專利範圍第i項所述之資料儲存系統，其中 該控制器包括透過-平行進階技術附加（parallelAdvanced Tedmobgy Attachment，PATA)介面及一序列進階技術附 加（Serial Advanced Technology Attachment，SATA)介面 其中之一連接至該主機端。 ❹ 13·如申請專利範圍第1項所述之資料儲存系統，其 中該第-儲存單元及第二儲存單元中之一分割資訊區塊是 設有防寫保護。 14. 如申請專利棚第i項所述之㈣儲存系統，其 中《亥第儲存早元及第一儲存單元是整合為一硬體裝置。 15. —種資料儲存系統，包括： 第儲存單元’採用一單層式架構以記錄資料； -第二儲存單^，採用—多層式架構以記錄資料； ❹ 一第一控制器，耦接至該第一儲存單元及一主機端， 用以設定該第一儲存單元為一主要儲存裝置；以及 一第二控制H ’耦接至該第二儲存單元及該主機端， 用以設定該第二儲存單元為一次要儲存裴置。 16. 如申請專利範圍第15項所述之資料儲存系統，直 中該第-控制器及該第二控制器包括藉由回應一所有權指 令及:廠商特定指令其中之-給該主機端，以提供該主機 端確5忍該第一儲存單元及該第二儲存單元之身份。 32 1 2681〇twf.doc/d 200935423 17·=申請專利範圍第15項所述之資料儲存系統其 中該第—控制器更包括接收並辨識該主機端所傳送之一資 :存識該資料為第一類資料時，傳送該資料至該第二 18·如申請專利範圍第17項所述之資料儲存系苴 中該第二控制器更包括接收並辨識該主機端所傳送之談^ :存C識該資料為第二類資料時’傳送該資料至該ΐ二 19·如申請專利範圍第18項所述之資料儲存系統，盆 ΐΪίϋ類資料包括作業系統資訊，而該第二類資料包^ 中談專利範圍第18項所述之資料儲存系統，其 頁貝料包括指定傳送至主要儲存裝置的資料，而 °"第一類資料包括指定傳送至次要儲存裝置的資料。 ^申請專利顧第15項所述之資料儲存系統，其 ❹ 儲^:^單元為一單層記憶胞快閃記憶體，而該第二 1嗜谇早7L為一多層記憶胞快閃記憶體。 中二亡申請專利翻第15項所述之資料儲存系統，其 記::靜，ί早70及該第二儲存單元皆為多層記憶胞快閃 第_1儲丄1'中，該第一儲存單元只使用下頁儲存資料，該 —儲存早70使用下頁及上頁儲存資料。 23Μ請專利範圍第15項所述之資贿存系統，其 μ第控制盗及該第二控制器包括透過一平行進階技術 33 200935423 1 26810twf.doc/d ζ介面及-序列進階技術附加介面其中之—連接至該主 24. 如申請專利範圍帛15項所述之資料儲存系統，| 該第-控制器及該第二控制器包括整合為—硬體裝置了 25. 如申請專利範圍帛ls項所述之資料储存系統复 中該第存單元及第二儲存料是整合為—硬體裝置:、 26·如中請專利範圍第15項所述之資料儲存系統，其 鲁 合;it、該第二控制器及該第-儲存單元包括整 „ 27·一種資料儲存方法，適於將一資料儲存至一第一儲 存單兀或-第二儲存單元，其中該第—儲存單元採用 層式架構以記錄資料，而該第二儲存單元則採用一多層 架構以記錄資料，該方法包括下列步驟： 曰工 連結該第一儲存單元及該第二儲存單元至一主機端； _利用控制器辨識該第一儲存單元及該第二儲存草 元’而取得一辨識資訊；以及 Ο 根據該辨識資訊，設定該第一儲存單元為一主要儲存 襞置，以及該第二儲存單元為一次要儲存裝置。 28.如申請專利範圍第27項所述之資料儲存方法，复 中更包括： 回應一所有權指令及一廠商特定指令其中之一給該主 機端，以提供該主機端確認該第一儲存單元及該第二 單元之身份。 34 200935423 1 26810twf.doc/d ❹ ❹ 29.如申請專利侧第27項所述之資 =該:識資訊是由該控制器辦識_接的卿儲 構，並依此设定一單層式架構儲存裝置為詨 ^置架 置，設定-多層式架構儲存裝置為該次要館抑j儲存裝 包括3:0.如申明專利難第27項所述之資料儲^方法更 利用該控制器接收該主機端所傳送之一資料.、 料，=該控制器辨識該資料之種類，而據以傳S資 資料至該«树’傳送該 第二錯存=識該資料為第二類資料時，傳送該資料至該 令該㈣27項所述之資料儲存方法，並 檔案ί料。，業糸統資訊，而該第二類資料包括 中該3第f第27項所述之資料儲存方法 m括指定傳送至主要财I置的資 μ第二類資料包括指輯送至次要儲存裝置的資料。 圍I27項所述之資料儲存方法 其 而 ......和间布z/項；η·通之育料 Ιίΐ:儲存單元為一單層記憶胞快閃記憶 :子單7G為一多層記憶胞快閃記憶體。 34·如申請專利範圍第2?項所述之資料儲 该第-儲存單元及該第二儲存單元包括由—健存裝置& 而該第二 35 )1 26810twf.doc/d 200935423 置之一第一邏輯 置之一第二邏輯 割而成，其中該第一儲存單元為該儲存裝 位址區段，而該第二儲存單元為該儲存裝 位址區段。 35. 如申請專利侧第34項所述之資料儲存方法，盆 中利用該控制H辨識該第—儲存單元及—第 /、 而取得該辨識資訊的步驟包括： 省存単疋， ❹利用該控制器讀取該儲存裝置之一分割資訊㈤麻〇n Information)區塊以取得該第一邏輯位址區段 輯位址區段的資訊做為該辨識資訊。 36. 如申請專利範圍第35項所述之資料儲存方法，立 中該儲存裝置為一多層記憶胞快閃記憶體。 /、 37. 如申凊專利範圍第36項所述之資料儲存方法，其 中該第-_仙:區段只制下頁儲存㈣輯 位址區段使用下頁及上㈣存資料。 乐邏輯 % . —種控制器，其適用於一第一儲存單元及一 儲存單元，該控制器包括： 一 一主機連結介面，耦接至一主機單元； 一微處理單元，用以控制該控制器的整體運作； 一主要非揮發性記紐介面’電性連接至該微處理單 兀並且用以存取該第—儲存單元，其中該第―儲 用一單層式架構以記錄資料； 木 一、-人要非揮發性記憶體介面，電性連接至該微處理單 7L並且用以存取該第二儲存單元，其中該第二儲存 用一多層式架構以記錄資料；以及 36 200935423 1 26810twf.doc/d 以c元，電性連接至該微處理單元並且用 理模組辨識該第一儲存單元及該第 單並 該第二儲/一 ^第存早70為—主要儲存裝置，以及 儲存早7G為一次要儲存裝置。 ._3管麵38斯物侧，其中該記 Q o 機端回令及一廠商特定指令其中之-給該主 單元之=機端確鍵第-健存單元及該第二儲存 識資控.，其中該辨 設定-罩屏斗、加j辦識所輕接的該等儲存裝置架構，並 層式架構;$ =存裝置為該主要儲存裝置’設定-多 傳储存裝置為該次要儲存裝置。 憶體管 1理範圍第38項所述之控制11，其中該記 元。 送至該第儲存單元或該第二儲存單 42 Jfry lL· 憶體管理單元範圍第38項所述之控制器，其中該記 送至該第二二=元辨識該資料之種類為檔案資料時，傳 憶體管理第38項所述之控制器’其中該記 辨識該資料之種類為指定傳送至主要儲存裝 37 >1 26810twf.doc/d 200935423 為指定=至該第-儲存單元，辨識該資料之種類 傳送至次要物置的資料時，傳送至該第二= 一儲存單麵第38項所述之㈣11，其中該第 元為二=憶閃記憶體’而該第二儲存翠 一儲存.如申5月專利範圍第38項所述之控制器，其㈣第成，其^第儲存單元包括由—儲存裝置分割而 w，、存早元為該儲存裝置之—第—邏輯位址 區而該红儲存單4該儲存裝置之—第二邏輯位址 掩骑#·时申请專利範圍第38項所述之控制器，其中該記 =官理單70對第-儲存單元及第二儲存單元巾之-分割 貧訊區塊是設有防寫保護。 47 · 一種控制器模組，其適用於一第一儲存單元及一 第二儲存單元，該控制器包括： 一主機連結介面，耦接至一主機單元； 一第一控制單元，具有一電連接至該第一儲存單元之 ΐ要非揮發性記贿介©，其帽第-儲存單元採用-單 層式架構以記錄資料；以及 Α 一第二控制單元’具有一電連接至該第二儲存單元之 非揮發性記憶體介面，其中該第二儲存單元採用一多 層式架構以記錄資料； 38 200935423 1 26810twf.doc/d 藉此，該第一控制單元及第二控制單元分別根據一辨 識資訊，設定該第一儲存單元為一主要儲存裝置，以及該 第二儲存單元為一次要儲存裝置。 48.如申請專利範圍第47項所述之控制器模組，其中 該第一儲存單元為一單層記憶胞快閃記憶體，而該第二儲 存單元為一多層記憶胞快閃記憶體。❹ 39
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097104766A TWI373768B (en) | 2008-02-05 | 2008-02-05 | System, controller and method for data storage |
| US12/175,731 US8037233B2 (en) | 2008-02-05 | 2008-07-18 | System, controller, and method for data storage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097104766A TWI373768B (en) | 2008-02-05 | 2008-02-05 | System, controller and method for data storage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200935423A true TW200935423A (en) | 2009-08-16 |
| TWI373768B TWI373768B (en) | 2012-10-01 |
Family
ID=40932785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097104766A TWI373768B (en) | 2008-02-05 | 2008-02-05 | System, controller and method for data storage |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8037233B2 (zh) |
| TW (1) | TWI373768B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103530198A (zh) * | 2012-07-05 | 2014-01-22 | 慧荣科技股份有限公司 | 数据储存装置与闪存操作方法 |
| TWI650643B (zh) * | 2018-01-25 | 2019-02-11 | 瑞昱半導體股份有限公司 | 資料儲存晶片及資料存取方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1049030A1 (en) * | 1999-04-28 | 2000-11-02 | SER Systeme AG Produkte und Anwendungen der Datenverarbeitung | Classification method and apparatus |
| US8713280B2 (en) * | 2009-10-30 | 2014-04-29 | Hewlett-Packard Development Company, L.P. | Hard disk drives having different rotational speeds |
| US8307151B1 (en) * | 2009-11-30 | 2012-11-06 | Micron Technology, Inc. | Multi-partitioning feature on e-MMC |
| WO2012025728A1 (en) * | 2010-08-27 | 2012-03-01 | Fxi Technologies As | Electronics Device |
| WO2013048497A1 (en) | 2011-09-30 | 2013-04-04 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy |
| EP2761464B1 (en) | 2011-09-30 | 2018-10-24 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy having different operating modes |
| WO2013048500A1 (en) | 2011-09-30 | 2013-04-04 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy over common memory channels |
| CN103946813B (zh) | 2011-09-30 | 2017-08-25 | 英特尔公司 | 基于使用统计量追踪的远存储器访问信号的生成 |
| EP2761472B1 (en) | 2011-09-30 | 2020-04-01 | Intel Corporation | Memory channel that supports near memory and far memory access |
| CN107133122B (zh) * | 2012-06-06 | 2020-10-27 | 慧荣科技股份有限公司 | 存储器控制方法 |
| US9298383B2 (en) | 2012-08-17 | 2016-03-29 | International Business Machines Corporation | Memory with mixed cell array and system including the memory |
| US9606908B2 (en) * | 2012-08-17 | 2017-03-28 | International Business Machines Corporation | Memory controller for memory with mixed cell array and method of controlling the memory |
| KR102195298B1 (ko) * | 2014-02-13 | 2020-12-24 | 삼성전자주식회사 | 비휘발성 메모리 장치의 부분 페이지 프로그램 방법 |
| JP2016028319A (ja) * | 2014-07-08 | 2016-02-25 | 富士通株式会社 | アクセス制御プログラム、アクセス制御装置及びアクセス制御方法 |
| KR20170007958A (ko) * | 2015-07-13 | 2017-01-23 | 에스케이하이닉스 주식회사 | 메모리 시스템 |
| TWI658405B (zh) * | 2017-03-17 | 2019-05-01 | 合肥兆芯電子有限公司 | 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元 |
| CN110720088A (zh) | 2017-06-12 | 2020-01-21 | 净睿存储股份有限公司 | 集成到大容量存储设备的可访问快速耐久存储 |
| US10789020B2 (en) * | 2017-06-12 | 2020-09-29 | Pure Storage, Inc. | Recovering data within a unified storage element |
| US11592991B2 (en) | 2017-09-07 | 2023-02-28 | Pure Storage, Inc. | Converting raid data between persistent storage types |
| US11609718B1 (en) | 2017-06-12 | 2023-03-21 | Pure Storage, Inc. | Identifying valid data after a storage system recovery |
| CN110019171A (zh) * | 2018-08-01 | 2019-07-16 | 高源� | 一种计算机大数据存储系统 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812814A (en) | 1993-02-26 | 1998-09-22 | Kabushiki Kaisha Toshiba | Alternative flash EEPROM semiconductor memory system |
| US7788553B2 (en) * | 2000-01-06 | 2010-08-31 | Super Talent Electronics, Inc. | Mass production testing of USB flash cards with various flash memory cells |
| JP2003022687A (ja) * | 2001-07-09 | 2003-01-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
| DE10214700B4 (de) * | 2002-04-03 | 2006-02-23 | Advanced Micro Devices, Inc., Sunnyvale | Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben |
| US7366826B2 (en) * | 2004-12-16 | 2008-04-29 | Sandisk Corporation | Non-volatile memory and method with multi-stream update tracking |
| KR100771521B1 (ko) | 2006-10-30 | 2007-10-30 | 삼성전자주식회사 | 멀티 레벨 셀을 포함하는 플래시 메모리 장치 및 그것의데이터 쓰기 방법 |
| US7853759B2 (en) * | 2007-04-23 | 2010-12-14 | Microsoft Corporation | Hints model for optimization of storage devices connected to host and write optimization schema for storage devices |
| US7849275B2 (en) * | 2007-11-19 | 2010-12-07 | Sandforce, Inc. | System, method and a computer program product for writing data to different storage devices based on write frequency |
| TWI369688B (en) * | 2008-05-21 | 2012-08-01 | Ite Tech Inc | Integrated storage device and controlling method thereof |
-
2008
- 2008-02-05 TW TW097104766A patent/TWI373768B/zh active
- 2008-07-18 US US12/175,731 patent/US8037233B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103530198A (zh) * | 2012-07-05 | 2014-01-22 | 慧荣科技股份有限公司 | 数据储存装置与闪存操作方法 |
| TWI460586B (zh) * | 2012-07-05 | 2014-11-11 | Silicon Motion Inc | 資料儲存裝置與快閃記憶體操作方法 |
| US9170937B2 (en) | 2012-07-05 | 2015-10-27 | Silicon Motion, Inc. | Data storage device and operating method for flash memory |
| CN103530198B (zh) * | 2012-07-05 | 2017-04-12 | 慧荣科技股份有限公司 | 数据储存装置与闪存操作方法 |
| TWI650643B (zh) * | 2018-01-25 | 2019-02-11 | 瑞昱半導體股份有限公司 | 資料儲存晶片及資料存取方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI373768B (en) | 2012-10-01 |
| US8037233B2 (en) | 2011-10-11 |
| US20090198877A1 (en) | 2009-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200935423A (en) | System, controller and method for data storage | |
| CN107844431B (zh) | 映射表更新方法、存储器控制电路单元与存储器存储装置 | |
| TWI451435B (zh) | 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法 | |
| TWI358068B (en) | Writing method for non-volatile memory and control | |
| CN101576853B (zh) | 数据存取方法、使用此方法的控制器与存储系统 | |
| JP6345210B2 (ja) | 軟判定復号のための物理アドレスの相互関連付け | |
| TW201716980A (zh) | 資料儲存設備及其操作方法 | |
| TW201732597A (zh) | 資料儲存裝置和其操作方法 | |
| CN107273058A (zh) | 逻辑地址偏移 | |
| CN102436419A (zh) | 非易失性存储器系统及管理其电源的方法 | |
| JP2012507100A (ja) | 論理ユニット動作 | |
| TW201145022A (en) | Virtualization of storage devices | |
| JP2005267628A (ja) | Ｎａｎｄフラッシュメモリを使用するメモリカード及びそれの動作方法 | |
| TW200910371A (en) | NAND interface | |
| KR20080084082A (ko) | 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법 | |
| Eshghi et al. | Ssd architecture and pci express interface | |
| TW201217968A (en) | Data writing method, memory controller and memory storage apparatus | |
| KR20190083148A (ko) | 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템 | |
| TW201135462A (en) | Method of dynamically switching partitions, memory card controller and memory card storage system | |
| US9324444B2 (en) | Data storage device | |
| TW201248404A (en) | Program code loading and accessing method, memory controller and memory storage apparatus | |
| KR20180097026A (ko) | 불휘발성 메모리 장치, 그것을 포함하는 데이터 저장 장치 및 데이터 저장 장치의 동작 방법 | |
| US20220229775A1 (en) | Data storage device and operating method thereof | |
| TWI464585B (zh) | 資料儲存方法、記憶體控制器與記憶體儲存裝置 | |
| TW201001421A (en) | Memory device and data storing method |