TWI373768B - System, controller and method for data storage - Google Patents
System, controller and method for data storage Download PDFInfo
- Publication number
- TWI373768B TWI373768B TW097104766A TW97104766A TWI373768B TW I373768 B TWI373768 B TW I373768B TW 097104766 A TW097104766 A TW 097104766A TW 97104766 A TW97104766 A TW 97104766A TW I373768 B TWI373768 B TW I373768B
- Authority
- TW
- Taiwan
- Prior art keywords
- storage
- data
- storage unit
- controller
- storage device
- Prior art date
Links
- 238000013500 data storage Methods 0.000 title claims description 57
- 238000000034 method Methods 0.000 title claims description 32
- 238000003860 storage Methods 0.000 claims description 351
- 239000010410 layer Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 24
- 238000005516 engineering process Methods 0.000 claims description 23
- 239000002356 single layer Substances 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 11
- 238000007726 management method Methods 0.000 claims description 11
- 238000005192 partition Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 241000282320 Panthera leo Species 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 108010016634 Seed Storage Proteins Proteins 0.000 claims 1
- 239000011232 storage material Substances 0.000 claims 1
- 239000002023 wood Substances 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 230000008901 benefit Effects 0.000 description 10
- 230000006870 function Effects 0.000 description 5
- 239000007787 solid Substances 0.000 description 4
- 230000011218 segmentation Effects 0.000 description 3
- 206010011469 Crying Diseases 0.000 description 2
- 101100096719 Arabidopsis thaliana SSL2 gene Proteins 0.000 description 1
- 101100401739 Caenorhabditis elegans mlc-3 gene Proteins 0.000 description 1
- 101100408384 Danio rerio piwil2 gene Proteins 0.000 description 1
- 101100366560 Panax ginseng SS10 gene Proteins 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 102220075179 rs796052266 Human genes 0.000 description 1
- 235000002020 sage Nutrition 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 238000012384 transportation and delivery Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0632—Configuration or reconfiguration of storage systems by initialisation or re-initialisation of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
1373768 PSPD-2〇〇7-〇〇51 2681〇twf.doc/d 九、發明說明： 【發明所屬之技術領域】 ^發日収㈣於—種㈣财純及方法且
Si —種可控制主機端識別儲存裝置，並據以儲I: 的糸統、控制器及方法。 子貝枓 【先前技術】 隨著半導體技術的進步，記憶體的容量已大 輸:、其中，快閃記憶體(Flash 特別適合使祕可赋好產品，因此近年來也 種使用反及（NAND)快閃記憶體做為資料儲存齡 態儲存裝置（Solid State Disk，SSD)。固態儲存裝置的特 別之處在於利用快閃記憶體的特性來取代傳_存裝置的 機械結構，藉由區塊寫入和抹除的方式進行資料存^，因 此可大幅提升儲存裝置的讀寫效率，與傳統的儲存裝置相 較，具有低耗電、耐震、穩定性高、耐低溫等優點。 反及快閃記憶體可分為單層記憶胞（Single Uvd Cdl， SLC)反及快閃記憶體（以下簡稱SLC)與多層記憶胞 (Multi Level Cell, MLC)反及快閃記憶體（以下簡稱 MLC )。其中，SLC使用一組南低電壓以區分出兩種電荷 值（包括〇、1)，而MLC則採用較高的電壓驅動，並通 過不同級別的電壓記錄兩個位元的資訊（包括〇〇、〇111、 10)，因此MLC資料記錄的密度會比SLC多一倍。SLC 因為結構簡單，在寫入數據時電壓變化的區間小，所以壽 1373768 PSPD-2007-0051 26810twf.doc/d 命較長；MLC則為了增加記錄空間，其電壓區間較小，需 要更多的循環冗餘校驗（Cyclic Redundancy Check，CRC ) 空間’且因為電壓變化更頻繁，因此MLC在壽命方面僅 約可經受1萬次的讀寫，遠劣于SLC的10萬次。 綜合而言，SLC在壽命和性能方面擁有獨特的優勢， 不過容量較低且價格昂貴，而MLC雖然在容量方面有優 勢’但在速度和壽命方面卻存在先天的不足。為了能夠在 φ 不影響電腦效能的情沉下有效降低成本，目前的做法傾向 在一台主機中同時配置SLC與MLC兩種不同形態的固態 儲存裝置，利用較快速的SLC來記錄較重要、需要頻繁讀 取的作業系統負訊’而利用較低成本的MLC來記錄一般 的槽案資料’即可兼顧電腦對於低成本高效能的需求。 為了讓固態儲存裝置能擁有較長的使用壽命，如何有 效管理資料的寫入區塊，使得SLC&MLC能有最佳的使 用率，已然成為系統業者最重要的課題。然而，目前市面 φ 上的產品在同時配置SLC與MLC兩種固態儲存裝置時， 其主機端只能將這兩種儲存裝置視為同一個儲存裝置j並 無法將這兩種儲存裝置區分成不同的儲存裝置（例如區分 為C槽和D槽），因此在資料寫入的管理上也更加地困難刀。 【發明内容】 有鑑於此，本發明提供一種資料儲存系統，藉由 存裝置配置一個獨立的控制器，預先取得儲存裝置資 ^制主機端將SLC^MLC區分為不同儲存裝置，可二 資料管理的方便性。 日° 6 1373768 PSPD-2007-0051 26810twf.doc/d 發提供—種㈣料方法’轉觸識儲存裝置 的種類，在主機端將SLC和MLC設置為對應的儲存裝置， ^在貧料寫人時，再根據資料的屬性存人合適的儲存裳置 t ’可增加資料讀取的效率。 為達上述或其他目的’本發明提出—種 Ϊ中此Ϊ統包括第—儲存單元H存單元及控制器Ϊ 單元絲用單層式架構以記錄資料，而第 :=_采用多層式架構以記錄資料。此外 讀分別祕至第-儲存單^、第二儲存單元及 用以在主機端運作時，通知主機端第—儲存單元 储存裝置’而第二健存單元為次要（sia；e)健 所有^發明之—實施例中’上述之控制器包括藉由回應 et^^Tary)指令或廢商特定指令（Speeiflc 提供主機端確認第—儲存單元及 在本發明之一實施例中，上述之 — ==:==資訊，_包括= 在本發明之一實施例中，上述 辨識主機端所傳送之資料，當資=更包括接收並 即將資料傳送至第—儲存單元，、=::咖時’ 料時，則將資料傳送至第二儲存單::其中' 7 PSPD-2007-005126810twf.doc/d ^:括：業系統資訊’而第二類資料則包括檔案資 另:實施例中’第—類資料包括指定傳送至 資料，而第二類資料則包括指定傳送至次 要儲存裝置的資料。 垂明之—實施例中，上述之第—儲存單元為-"個 j的早層記憶胞（SingieLevel⑽，SLC)快閃記憶體， =第—儲存早7為—個實體的多層記憶胞（Multi Level Cell，MLC )快閃記憶體。 ^本^之—實施财，上述之第―儲存單元及第二 儲存:兀包括由一個實體的儲存裝置分割而成其中第一 儲存單兀為儲存裝置之第—邏輯位址區段，而第二儲存單 元為儲存裝置之第二邏輯位址區段。 .在本發明之-實施例中’上述之控制器包括在主機端 運作時，從畴裝置讀取第—邏輯位址區段及第二邏輯位 址區段的資tLx設定贿裝置之第—邏輯位址區段設 置為主要儲存裝置’以及設定儲存裝置之第二邏輯位址區 段設置為次要儲存裝置。其中，所述之儲存裝置 憶胞快閃記憶體，而所述之第-邏輯位址區段只使用_；頁 儲存資料，第二邏輯位址區段則使用下頁及上頁儲存資料。 在本發明之一實施例中，上述之控制器包括透過平行 進階技術附加（Parallel Advanced Technology Attachment， PATA)介面或是序列進階技術附加（^咖丨Advancej Technology Attachment，SATA)介面連接至主機端。 1373768 PSPD-2007-0051 26810twf.d〇c/d f本：明=一實施例中’上述之第—儲存單元及第二 ?存早?中之力割資訊區塊是設有防寫保護， 單元及第二儲存單元是整合為一硬體裝置。 子 :兀第一儲存平π、第一控制器及第二控 單元係採用單層式架構以記錄資料;第:二 早兀則疋採用多層式架構以記錄資料。此 係耦接至第一儲存單元及主撼# m 弟控制益 ^，用崎定第—儲存單元 為主要儲存裝置。第二控制器則是輕接至第二儲存 主機端’用以設定第二儲存單元為次要儲存農置。 制哭之一實施例中，上述之第一控制器及第二控 •包括猎由回應所有權指令或是廠商特定指令 以提供主機端確認第_儲存單S及第二儲存單元之身 、在本發明之—實施例中，上述之第-控制器更包括接 收並辨識域端所傳送之資料，當韻#料為第 將資料傳送至第-儲存單心此外，上述之第二= ，更包括魏並觸主機端所傳送之資料，t辨識 第士類資料時，將資料傳送至第二儲存單元。上述之第一 類資料包括作㈣統資訊，而第二類資料包括槽案資料。 此外’在另-實施例中，第一類資料包括指定傳送至主要 儲存裝置的資料’而第二類資料則包括指定傳送至次要儲 存裝置的資料。 9 1373768 PSPD-2007-0051 268I0twf.doc/d 在本發明之-實施射’上述之第1存單元為單層 記憶胞快閃記憶體，而第二儲存單元為多層記憶胞 憶體。此外，上述之第-控制器及第二控制器包括透料 订進階技術附加介面或是序列進階技街附加介面連接至主 機端》 在本發明之-實施例中，上述之第— 儲存單_多層記憶胞快閃記憶體，i中，；一2: =瓣資料，而第二儲存單元則使用下頁及: 制哭之一實施例中，上述之第-控制器及第二控 在本發明之整合為，體裝置。 儲存單元是整合為-硬體裝置Λ 儲存早兀及第二 一儲適於將資料儲存至第 式架構，而^存其中第—儲存單元採用單層 ,2 第一儲存單元則採用多層式竿構以·ν 4年眘斗4 二法著首二::單元及第二儲 == 而取得辨轉訊。㈣存早70及第二儲存單元， 元設定為主要儲在助ί根據此辨識資訊，將第一儲存單 儲存裝置。 、，以及將第二儲存單元設定為次要 在本發明之官_ ^ 設置主要儲存中’上述利用控制器控制主機端 乂 _人要儲存裝置的步驟包括回應所有權 1373768 PSPD-2007-0051 26810twf.d〇c/d =，是_财指令給主機端，以控制主機端設置第一 儲及第二齡單元，狀供主機端確認第— 兀及弟二儲存單元之身份。 辦—實施财，上述之辨識資减由控制器 的儲存裝置架構，並依此設定—單層式架構儲 要儲存裝置’設定一多層式架構儲存裝置為次 實施财，上狀方法更包括利用控制 機㈣傳运之育料，並辨識資料之種類，而據以 傳^料’其中當資料辨識為第—崎料時 單元;·當資料辨識為第二類資料時，則= 统資％ W。所述之第—崎料包括作業系 、，貝訊，而第二類貢料包括槽案資料。此外在另— 第i資料包括指㈣送至主要儲存裝置的資二， 而第二㈣料則包括紋傳送至次要儲存裝置的資料。 在本發明之一實施例中，上述之第-儲存單元及第二 儲存單元包括是由—個實體的儲存裝置分割而成，而上^ =控制器辨識第-儲存單元及第二儲存單元，以取得^ 識貝訊的步_讀取_存裝置的―個分割資訊(&咖⑽ Informatum)區塊’以取得第一邏輯位址區段及第二 位址區段的資訊做為辨識資訊。其中，第 儲存裝置之第-邏輯位址區段，而第二儲存單元 置之^一邏輯位址區段。而第一邏輯位址區段只使用下頁 儲存資料’第二邏輯位址區段則使用下頁及上頁儲存資料、。 1373768 PSPD-2007-0051 26810twf.doc/d 本發明提供一種控制器，其 二儲存單元，此控制器包括主機 乂弟一儲存單元及第 主要非揮發性記憶體介面、次=介面、微處理單元、 憶體管理單元。其中，主機連姓八^發性記憶體介面及記 微處理單元儀用以控制控制器的二=接至主機單元。 記憶體介面係電性連接至微處理ς體，作。主要非揮發性 存單元，苴令第一早兀並且用以存取第一儲 :。次要非揮發性 單元並且用以管理第 模組辨識第-儲存單元及第^早其令記憶體管理 存單元設定為次要儲存裳置。要錯存裳置，以及將第二儲 括明之一實施例中’上述之記憶體管理單元更包 端墟j有權指令或薇商特定指令給主機端，以提供主機 確〜第—儲存單^及第二儲存單元之身份。 辦月之—實施例中，上述之辨識資訊是由控制器 存裝置架構，並設定單層式架構儲存装置 存震ΐ 以及設定多層式架構儲存裝置為次要儲 在本發明之—實施例中，上述之記憶體管理單元更 ，主機端所傳送之資料’並辨識資料之種類傳送至第 儲存單凡或第二儲存單元。 12 1373768 PSPD-2007-0051 268 lOtwf.doc/d 在本發明之一實施例中，上述之記憶體管理單元 資料之種類為作業系統資訊時，將資料傳送至第 元，辨識資料之種類為檔案資料時，則將資料傳至^早 儲存單元。 ' 第二 在本發明之-實施例中，上述之記憶體管理單元 資料之麵為指定傳送至主要儲存裝置的資料時 2 傳送至第一儲存單元，辨識資料之種類為指定傳送至二⑯ 儲存裝置的資料時，則將資料傳送至第二儲存單元。_人要 在本發明之一實施例中，上述之第一儲存 ^胞快閃記憶體’而第二儲存單元為多層記憶胞快^ 在本發明之一實施例中，上述之第一儲 由：r咖成，其中第-儲存 置二邏輯位址區段。而記憶體ί 70 ^儲存單元令之一分割資訊區塊是設有防寫 及第二=供7種控制f模組’其適用於第一儲存單元 單元及第二控:單$控H包括主機連結介面、第-控制 單元。第-控制單機連結介面_接至主機 非揮發性記憶體介面了 1中第一一儲存單元之主要 之次要非揮發性具有-電連接至第二儲存單元 式架構以記錄資料Γ藉二面第2 f j儲存單域用多層 曰 第控制單元及第二控制單元 13 1373768 PSPD-2007-0051 26810twf.doc/d 分別根據-賴H將第―儲存單元設定^^要儲 置，以及將第二儲存單元設定為次要儲存装置。 又 在本發明之-實施例中’上述之第一儲存單元為單層 記憶胞快閃記.ϋϋ，而第二儲存單元為多層峰胞快 憶體。
本發明採用在儲存裝置與主機端之間配置獨立控制器 的結構，每當主機端運作或是有儲存裝置連接至主機端 時，即自動偵測所連接之儲存裝置的種類，並在主機端設 置對應的儲存裝置。據此’每當有資料寫人時，即可根^ 資料的屬性，適當分配至合適的儲存裝置儲存，而達到增 加資料存取效率及降低硬體成本的目的。 0 >為讓本發明之上述和其他目的、賴和優點能更明顯 易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】
本發明根據使用介面的規範，針對單層記憶胞（singie Level Cell，SLC)反及快閃記憶體（以下簡稱SL〇與多 層記憶胞（Multi Level Cell，MLC)反及快閃記憶體（以下 簡稱MLC)可分別設置-個特定碑，以提供主機端在與 SLC及MLC進行交握（handshake)時，辦別出主要與次 要儲存裝置，進而將SLC及MLC視為兩個獨立的儲^裝 置’其中主機化可為一特疋之處理器。另外本發明亦包括 在SLC及MLC連結至主機時，藉由獨立的控制器送出回 覆訊息告知主機端其身份’進而幫助主機端將 14 1373768 PSPD-2007-0051 268 lOtwf.doc/d 設置為兩個獨立的儲存裝置。本發明即是基於上述概念所 發展出來的一套貢料儲存系統與方法。為了使本發明之内 谷更為明瞭，以下特舉實施例作為本發明確實能夠據以實 施的範例。 圖1是依照本發明較佳實施例所繪示之資料儲存系統 的=塊圖。請參照目i，本實施例之資料儲存系統包括控 制器120與SLC 130、MLC 140兩種儲存單元。其中，MLC NAND快閃記憶體之區塊的程式可分為多階段。例如，以 4層《•己隐胞為例，第一階段是下頁（i〇werpage)的寫入部 分，其物理特性類似於SLCNAND快閃記憶體，在完成第 一階段之後才程式上頁（upperpage)。在其程式的過程中 下頁的寫入速度會快於上頁。因此，每一區塊的頁可區分 為上頁與下頁。類似.地’在8層記憶胞或16層記憶胞的案 例中，記憶胞會包括更多個頁並且會以更多階段來寫入。 在此，將寫入速度最快的頁面稱為下頁，其他寫入速度較 fe的頁面統稱為上頁。例如，上頁包括具有不同寫入速度 φ 的多個頁。 此外’控制器120係配置在SLC 130、MLC 140與主 機端110之間，用以控制主機端110將SLC 13〇&MLC 14〇 設置為兩個獨立的儲存裝置。以下則介紹上述各個元件的 功能。 SLC 130係採用單層式架構以記錄資料，其具有速度 快、耗電量低的優點，因此可用來儲存較重要、需要頻繁 存取的作業系統資訊，MLC 140則是採用多層式架構以記 15 1373768 PSP D-2007-0051 2681Otwf.doc/d 錄資料，其成本較低，因此可用來儲存容量較大、更動較 少的檔案資料。值得-提的是，本實施例之SLC 13〇與 MLC 140在實體上都是獨立的裝置。 控制态120係分別耦接至SLC 13〇、MLC 14〇及主機 端no ’用以通知主機端110: SLC 13〇為主要（Master) 儲存裝置，而MLC 140為次要（siave)儲存裝置。詳細 地說，控制器120係透過平行進階技術附加（paraild φ Advanced Technol〇gy Attachment，ΡΑΤΑ )介面或是序列進 階技術附加（Serial Advanced Technology Attachment， SATA)介面連接至主機端11〇，並利用此些介面的規範， 其所定義的一個所有權（pr〇prietary )指令或廠商特定指令 (Vendor Specific Command )，在每次主機端丨丨〇運作時 或是有一儲存裝置連接至主機端110時，控制器12Q即會 回應此指令給主機端11〇,而回覆主機端11〇何為主要或 次要儲存裝置，其中，控制器120會先設定SLC 130為主 要及MLC 140為次要儲存裝置。 • 藉由上述控制器120的居中協調，主機端11〇即可識 別所連接之固態儲存裝置種類，並將其視為兩個獨立的儲 存裝置來存取資料。此外，控制器丨2〇亦可辨識由主機端 傳送之資料的種類，而將資料傳送至合適的儲存單元儲 存。其中，此辨識方式，可由控制器來判斷資料是傳送至 主要儲存裝置或次要儲存裝置，亦或是利用資料始用率， 亦或某一演算法來決定’例如LRU、
Additional-Reference-Bits、Second-Chance Algorithm、Page 16 1373768 PSPD-2007-0051 26810twf.doc/d B—ing 等.··。詳細地說，當所辨識的資料為 作業系統貝訊或k 5己為需要傳送至主要儲存褒置頻 繁存取的資料時，控制器12〇即將資料傳送至虹而⑽， 而當所辨識的資料為-般的樓案資料或標記為需要傳送至 次要儲存裝置的資料時’控制器12〇則將資料傳送至则 140。 值得-提的是’藉由本發明之資料健存系統，主 no已可將SLC13〇及MLC140區分為兩個獨立的儲存^ 置’因此使用者在儲存資料時，即可根據需要將其存放至 對應的儲存裝置，因此可簡化資料儲存的步驟。其中作業 系統可為 Windows, or Linux 等...。 、 里述的資料儲存系統’本發明亦提供實施例說明 的流程。圖2是依照本發明較佳實施例所繪示 的流程圖。請參照圖2，本實施例之方法 ^ ； ^實施例之資料儲存系統，而用以將資料儲存至 +，其+SLC係制科轉駄^資料 的步驟如層核構辟錄·’本實關之方法 盆、查ΐ先、將SLC與MLC連接至主機端（步驟S210) ’ ，、接方式可參照圖1的資料儲存系統方塊圖，其中SLc 與MLC係與控制器相連接，而控制器則 術^^口 _A)介面或是序列進階技術附加（SA=C 面接至主機端，據此將SLC與MLC連接至主機端。 1373768 PSPD-2007-0051 26810twf.doc/d 接著，利用控制器辨識資料儲存的位置。其十控 先取得辨識資訊（辣S22G)，此辨識資訊可依據一較 :位的—電位值，亦或是—電連接的SLC或與MLC的系 以取得辨識資訊（步驟S22G)，之後控制器則可 if ’設定何為主要及何為次要儲存裝置，並 進而通知主機端SLC為主要鍅左壯里 、 存裝置（步驟S23G)中LC為次要儲 所有權指令或是廠商特找令回應一個 為主要儲存裝置、次要=來讓主機端辨識何 SLC=可依主次之分而間接識別出 料，、MLC亚將其視為兩個獨立的館存裝置來儲存資 =—提的是’由於主機端已能將以盘MX _ 為兩個獨立儲存裝置（例如e槽及 別 要儲存資料時，即可根攄I a田使用者有需 :儲存’或是直接交置 —類資料，即作業系統資訊或是=、、，=料被辨識為第 貪訊時，即將此資料傳 达至主要儲存裝置之 當資料被辨識為第二等資料而 至次要儲存裝置的資心槽案貝料或疋要傳送 18 1373768 PSPD-2007-0051 26B10twf.doc/d 供一^應的㈣11來進行_及鋪，_可達到本發 月將SLC與MLC没置為兩個獨立儲存裝置的功效，以下 則舉一實施例詳細說明。 圖3是依照本發明較佳實施例所繪示之資料儲存系統 的方塊圖。請參照圖3，本實施例之資料儲存系統包括第 —控制态320、第二控制器33〇與SLC 34〇、MLC 35〇兩 種儲存單το。其中，第—控制器32〇係配置在SLC34〇與 φ主機端310之間，第二控制器330則配置在MLC 350與主 機端310之間，以下則介紹上述各個元件的功能。 SLC 340係採用單層式架構以記錄資料，具有速度 陕、耗電篁低的優點，因此可用來儲存較重要、需要頻繁 存^的作業系統資訊；MLC 350則是採用多層式架構以記 錄資料，其成本較低，因此可用來儲存容量較大、較少更 動的檔案資料。本實施例之SLC 34〇與MLC 35〇在實體上 也都是獨立的裝置。 第一控制器320係耦接至SLC 34〇及主機端31〇 ,用 • 以控制主機端310將SLC 340設置為主要儲存裝置。詳細 地說，第一控制器320係透過平行進階技術附加（pATA) 介面或是序列進階技術附加（SATA)介面連接至主機端 310 ’並利用此些介面的規範，定義一個所有權指令戋廠商 特定指令，在每次主機端310運作時或是有儲存裝置連接 至主機端310時，即會回應此指令給主機端“ο，而通头 主機端310所耦接的SLC 340為主要儲存裝置。 σ 1373768 PSPD-2007-0051 26810twf.doc/d
另一方面，第二控制器33〇係耦接至MLC 35〇及主機 端310，用以通知主機端31〇 MLC 35〇為次要儲存裝置。 詳細地說，第二控制器330係透過平行進階技術附加介面 或是序列進階技術附加介面連接至主機端31〇，並同樣利 用此些介Φ的規範H細有權指令歧商特定指 令，在每次主機端310運作時或是有儲存裝置連接至主機 端310時’即會將此指令回應給主機端⑽，而通知主機 端310所耦接的MLC35〇為次要儲存裝置。 其中，值得說明的是，第一及第二控制器32〇、33〇 亦可先由_接的儲存裝置所提供的系統資訊，來辦識其 為SLj或MLC，再據此設定其為主要或次要儲存裝置/、 藉由上述針對每一種儲存裝置配置對應控制器的架 構，主機端310即可間接地識別所連接之固態儲存裝置的 種，，並將其視為獨立的儲存裝置來存取資料。值得一提 的疋，本發明並不限定主機端310所連接之固態儲存裝置
的數目’使用者當可視實際需要，選擇將多個SLC或mlc ，接f主機端’而由主機端將其tSl置為獨立的儲存農置來 存取賢料。 方面，第一控制器320與第二控制器330亦可用 二辨識，域端傳送之資__，而將資料傳送至合適 資it元儲存。詳細地說’當所辨識的資料為作“統 ^要傳送至主要儲存裝置等需要頻繁存取的資料 仏’第一控制器320才將資料傳送至SLC 34〇，此時笛__ 工制态330就不會將資料送至MLC 350;反之，當所辨識 20 1373768 PSPD-2007-0051 26810twf.doc/d 的資料為一般檔案資料或是要傳送至次要儲存裝置時， 二控制器330才將資料傳送至MLC 3S0，此時^ —控 320也不會將資料送至SLC 34〇。其中，此辨識方^可 是由控制器來判斷資料是傳送至主要儲存裝置或次 裝置’亦或是利用資料始用率，亦或某一演算法如 Additional-Reference-Bits > Second-Chance Algorithm > Page Buffering Algorithm 等·.. 〇 • 值得一提的是，藉由本發明之資料儲存系統，主機端 3H)已可將SLC 340及MLC35〇區分為兩個獨立的儲存裝 置，因此使用者儲存資料時，即可根據需要將資料存放至 對應的儲存裝置（包括將作業系統:纽存放至slc 34〇、 ^樓細持放至MLC35G)，因此刚儲存的 立中存系統’本發明亦提供實施例說明 程。圖4是依照本發明較佳實施例所繪 =_儲存方法的流㈣。請參關4，本實施例之方 mi上實施例之資料儲存系統，而用以將資料儲存 ==採用多層式架構以記錄資料，本實施例之 與mlc連接至主機端（步驟_)， 圖3的資料館存系統方塊圖，其中[ 卫制益相連接，而第一控制器再 附加介面或是序列進階技術附加介面 21 1373768 PSPD-2007-0051 26810twf.doc/d 將SLC連接至主機端。另一方面，MLC則與第二控制器 相連接，而第一控制器再透過平行進階技術附加介面戋是 ==技術附加介面連接至主機端’據此將㈣連接 ㈣’利用第一控制器及第二控取得辨識資_步 , (制可根據此辨識資訊，由第-控制器間接 。主機㈣SLC設置為主要儲存裝置以及由第 ==主== 一設置存裝置(; 是藉由㈣—腳位轉/兄姉減第—控制器例如 置為主準位的高低來設定其輕接的儲存裝 訊3由·^接的儲存裝置所提供的系統資 要儲存MLC，再據此設定其為β或-欠 主機端，、而回應—個所有權指令或是廠商特定指令给 攄此t機端何者為主要、何者為次要儲存穿署。 端即可間接地識別出SLC i MLC，甘置， 為兩個，立的儲存裝置來儲存資料。，並將其視 為兩個獨立SLC與MLC識別 根據資料的屬性選擇合適的儲存資料時’即可 由控制器來辨識資料的種類，而將If儲存，或是直接交 辨識的資•般 22 1373768 PSPD-2007-0051 26810twf.doc/d ^目二將此資料傳送至MLC，據此可達到資料儲存最佳化 的曰的。 ^上精應各個儲存裝置配置—個㈣器的架構來 明更包括將其中的第—控制器及第二控制器整合 或封裝為-個獨立的硬體裝置，妓再加人狀而整合或 ^為7個獨立的硬體裝置，而能夠達到節省硬體成i的 工效，以下則各舉一實施例詳細說明。 Q疋俊“、、本發明較佳實施例所纟會示之資料儲存系統 參二圖5 ’本實施例之資料儲存系統包括第 工°、 第一控制器530、SLC 540及MLC 550，其 Ϊ結方式與功能均與前述實施例之主機端310、第-控制 态320、第二控制器33〇、SLc 34〇及mlc 3邓相同或相 其相關内容在此不再贅述。值得注意的是本實施例 ,、： 一控制器520、第二控制器53〇與化(：54〇整合或 ^為—個獨立的硬體裂置50,而MLC 550則獨立出來 If 3 °採用此_的好處在於：MLC 550的成本較低 命較紐，因此將第二控制器530整合至SLC 540上的 ^即可省去在每—個MLC 55G上配置控制器所花費的 ’且提供使用者可隨時更換MLC 55〇的彈性。 圖6疋依照本發明較佳實施例所繪示之資料儲存系統 二^塊，。請參照圖6，本實關之資料儲存系統包括第 二制益620、第二控制器63〇、SLC 64〇及MLC 65〇，其 哭〜方式+與功能均與前述實施例之主機端31〇、第一控制 时320、第二控制器33〇、SLC 340及MLC 350相同或相 23 1373768 PSPD-2007-005l26810twf.doc/d 伟將第二= 再贅述。值得注意的是本實施例 '、將第控制斋520與第二控制器53〇整合或封裝為一 =的硬體裝置60，而SLC州與說例仍獨立出來 ^配置。採用此_的好處在於：使用者僅需購置硬體 裝置60並安裝在域端上，即可隨雜據需要更換所連接 的 SLC 540 及 MLC 550，即使 SLC 54〇 或 ML(： 55〇 損壞
而而要更換時’也不用再另外花費控制ϋ的成本，因此能 夠兼顧產品的生產成本及使用彈性。 曰值得注意的是，上述實施例之；51^與]^1^在實體上 均疋採用獨立的裝置然而，目前之技術已開發出在一個 裝置上同時配置SLC與MLC的架構，因此本發明亦針對 此架構提供對應的解決方案，讓此裝置在連接至主機端 後，主機端仍然能夠將其中SLC與MLC部份視為兩個獨 立的儲存裝置來儲存資料，以下則再舉一實施例詳細說明。
圖7是依照本發明較佳實施例所繪示之資料儲存系統 的=塊圖。請參照圖7，本實施例之資料儲存系統包括控 制器720及儲存裝置73〇。其中，控制器72〇係配置在主 機*^ 710及儲存裝置730之間’用以通知主機端71〇 SLC 及MLC為兩個獨立的儲存裝置，以下則介紹上述各個元 件的功能。 儲存裝置730例如是一個多層記憶胞快閃記憶體，而 從中刀割出一個區段’此區段只使用下頁（lower page)，以 模擬為SLC使用’其中此模擬SLC部份係位於儲存裝置 73〇的第一邏輯位址區段，而其他使用下頁及上頁（upper 24 1373768 PSPD-2007-0051 26810twf.doc/d page)的區段，即為一般MLC的使用方式，其位於為儲存 裝置730的第二邏輯位址區段。上述之第一邏輯位址區段 與第二邏輯位址區段的資料均是在儲存裝置730進行分割 時即記錄在儲存裝置730的一個分割資訊（Partiti〇°n Information)區塊中，例如主要啟動記錄（撾狀如Β_ Record，MBR)中的資料區（Partiti〇nData)。 控制器720即藉由從儲存裝置73〇的分割資訊區塊中 讀取此第一邏輯位址區段及第二邏輯位址區段的資訊而 據以控制主機端710將儲存裝置730之第一邏輯位址區段 (即模擬SLC部份）設置為主要儲存裝置，以及將“ 置730之第二邏輯位址區段（即MLC部份）設置為次要 儲存裝置。 值得-提的控制器720係、透過平行進階技術附加 介面或是序列進階技術附加介面連接至主機端彻，並利 用此些規範’定義―觸有獅令絲商特定指 令，在母次主機端710運作時或是有儲存裝置73〇連接至 主機端7料，㈣11 72G即會回應此指令給主機端710, 崎，主機端，儲存裝置顶中的狀及mlc部份是 勿別為一主要及一次要儲存裝置。
710 射藉由本發明之資料儲存系統，主機端 已了將儲存裝置730中的SLC 個獨立的儲存裝置，因此 丨伪匕刀為兩 要將資料絲使用者儲存育料時’即可根據需 要將㈣械讀應_縣 標記為需存故至主要儲存裝置之資料存放== = = 25 1373768 PSPD-2007-0051 268I0twf.doc/d 般檔案資料或標記為需存放至次要儲存裝置之資料存放 至MLC)，因此可簡化資料儲存的步驟。 次針對上述的資料儲存系統，本發明亦提供實施例說明 其^料傳輸的流程。圖8是依照本發明較佳實施例所緣示 之資料館存方法的流程圖。請參照圖8，本實施例之方法 ，用於上述實補之資料儲存緖，而用㈣資料錯存至 ^個儲存裝置中的SLC及MLC部份，本實施例之 的步驟如下： 首先，將儲存裝置連接至主機端（步驟S810)。苴中， =存裝置係分割為SLC及MLC兩部份，而slc即位於 的卜邏輯位址區段，說則位於儲存裝置的第 一邏輯位址區段。 $ 接者，利用控制器讀取儲存裝置的 塊’以取得上述之第—邏輯位址區段 = 的資訊做為辨識資訊（步驟S82〇)。 ^料位址W又 辨識資訊，通知主機端此儲存裝置的 又為要儲存裝置，以及將儲存裝置的MLr 部份是設置為次要儲存|置（步驟§ ^ 例如是藉由回應-個所有權指令或是廠商特定:令= 端，而控制通知主機端何者為主要或次要次要儲機 據此，主機端即可間接識別出 = 份，並將其視為兩個C與MLc部 佶的儲存裝置來儲存資料。 值付一k的疋，由於主機端已能 MLC兩職識別為兩_立储存裝置，當有需置要^= 26 1373768 PSPD-2007-0051 26810twf.d〇c/d :選擇合適的儲存裝置來儲 或疋直接乂由控制器來辨識資料 ==裝置儲存。其中，當資料被辨 ，貝訊或㊉要傳达至主要儲存裂置的資料時，即將此資料 資，部份’而當資料被辨識為-般檔案 貝枓或Α要料至次要儲存裝置㈣料時 存裝置的紙C部份，據此可達到資料儲4=
此外，值得-提的是，針對上述各項實施例，本發明 更可對MLC或SLC.上的一個分割資訊（pa池i〇n
時，使用 存 n _atl0n )區塊，例如主要啟動記錄（細如b⑽ 版0rd ’ MBR)中的資料區（Partition Data)設置防寫功 月&，以防止使用者格式化快閃記憶體。詳細地說，苴實施 方式可藉㈣料控㈣接❹該主纽動記錄相對 應的邏輯區塊位址（Logic Block Address，LBA)時，即 =覆失敗(fail)即可，亦或當該等控制器偵測到要寫入該 分割資訊（Partition Information )區塊時，即拒絕寫入。 综上所述，本發明之資料儲存系統及方法藉由在主機 端與儲存裝置之間配置獨立的控制器，當主機端運作或是 有儲存裝置連接至主機端時，即可幫助主機端識別出儲^ 裝置的類型，並將SLC與MLC視為兩個獨立的儲存裝置 來儲存資料，而能夠達到簡化資料儲存程序的目的。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 27 1373768 PSPD-2007-0051 26810twf.doc/d 和範圍内’當可作些許之更賴_，因此本發明之保講 範圍當視後附之申請專利範圍所界定者為準。 叹 【圖式簡單說明】 圖1是依照本發明較佳實施例所緣示之資料儲存系統 的方塊圖。 圖2疋依照本發明較佳實施例所繪示之資料 的流程圖。 电
圖3是依照本發明較佳實 的方塊圖。 施例所繪示之資料儲存系 統 圖4是依照本發明較佳實施例所繪示之資料儲存方法 的流程圖。 圖5是依照本發明較佳實施例所繪示之資料 的方塊圖。 糸、，先 的方塊圖 圖6是依照本發明較佳實施例所繪示之資料儲存系
r»l 〇 U
圖7疋依照本發明較佳實施例所繪示之資料 的方塊圖。 統 儲存方法 圖8疋依知本發明較佳實施例所纟會示之資料 的流程圖。 【主要元件符號說明】 110、210、310、410、510、710 :主機端 120、720 :控制器 220、320、420、520 :第一控制器 230、330、430、530:第二控制器 28 1373768 PSPD-2007-0051 26810twf.doc/d 130、240、340、440、540 : SLC 140、250、350、450、550 : MLC 50、60、730 :儲存裝置 步驟 S210〜S230 :本發明較佳實施例之資料儲存方法的各
本發明較佳實施例之資料儲存方法的各 SS10〜S83〇 :本發明較佳實施例之資料儲存方法的各 S410〜S430 : 步驟 步驟 29
Claims (1)
1373768 101-5-8 十、申請專利範圍： 1.一種資料儲存系統，包括： 二C元，採用一單層式架構以記錄資料； 及-主^用ί至該第一儲存單元、該第二儲存單元 -儲存單元A /触機料作時，通知社機端該第 储存早70為主要㈤咖）儲縣置，
端該為：次要（S1叫儲存裝置 ’、Λ 儲存單元及該第二儲存單元是由一儲存果 保；中該儲存裝置為一多層記憶胞快閃記憶 m:存單元為該儲存裝置之-第-邏輯位址區 二儲存單元為該儲存裝置之—第二邏輯位址區 丰又, 其中該第-邏輯位址區段只使用下 二邏輯位址區段使用下頁及上頁儲存資料。
修正尽 2. 如申凊專利範圍第丨項所述之資料儲存系統其中 該控制器包括藉由回應一所有權（pr〇prietary)指令及一廠 商特定指令（Vendor Spedfie Command)其中之—給該主 機端，以提供該域端確賴第—儲存單元及該第^存 單元之身份。 3. 如申請糊翻第1項所述之資料儲存纽，其中 該第-儲存單元及該第二儲存單元更分顺存有一系統資 訊’該控制H包括由所祕__存裝置所提供的該系 30 1373768 101-5-8 = 型態，再據此― 該：= 並 辨識該貝料為第—师㈣，傳送該資料至該第一儲^ ΐ存^賊資料為第二师料時，傳送該資料至該第二
5·如申請專利範圍第4項所述之資料儲存系統， =;類資料包括作業系統資訊，而該第二類資料包括槽 6. 如申請專利範圍第4項所述之資料儲存系統，其中 該第-類資料包括指定傳送至主要儲存裝置的資料，而該 第二類資料包括指定傳送至次要儲存裝置的資料。
7. 如申請專利範圍第1項所述之資料儲存系統，其中 該控制器包括在該主機端開機運作時，從該儲存裝置&取 该弟一邏輯位址區段及該第二邏輯位址區段的資訊，據以 S又疋邊弟一邏輯位址區段為該主要儲存裝置，以及設定該 儲存裝置之該第二邏輯位址區段為該次要儲存裝置。 8. 如申請專利範圍第1項所述之資料儲存系統，其中 該控制器包括透過一平行進階技術附加（Parallel Advanced Technology Attachment, PATA )介面及一序列進階技術附 力口（ Serial Advanced Technology Attachment，SATA)介面 其中之一連接至該主機端。 31 1373768 101-5-8 ㈣!^二申5專利範圍第1項所述之資料儲存系統，其中 Γ ^二單70及第二儲存單元中之—分割資訊區塊是設 有防寫保έ董。 士，L0.如中請專利範圍第1項所述之資料儲存系統，其 中該第-儲^單元及第二儲存單元是整合為—硬體裝置。 種寅料儲存系統，包括：
二存單元，採用—單層式架構以記錄資料； 二f二儲存單元，採用—多層式架構以記錄資料； 弟控制态，轉接至該第一儲存單元及一機 用以=雜—儲存單元為-主魏存裝置；以及 用以制11，ί接至該第二儲存單元及該主機端， °又第一儲存單元為一次要儲存裝置， 其中4第-儲存單元及該第二儲存單元皆為多層記 胞快閃記憶體，並中，兮笛 〇„ , 祖，㈣ 、中第一儲存早凡只使用下頁儲存資 ’ k第一儲存單元使用下頁及上頁儲存資料。
中該利第11項所述之資料儲存系統，其 /弟控制益及該第二控制器包括藉由回應_所有權指 二破特&指令其巾之—給該域端，以提供該主機 該第―儲存單元及該第二儲存單元之身份。 13·如申請專利範圍第11項所述之資料儲存李 :該第-控制器更包括接收並辨識該主機端所;=一資 2存t識該資料為第一類資料時，傳送該資料至該第- 32 ^/3768 l〇l-5"8 14. 如申請專利範圍第i3項所述之資料儲存系統，其 中該第二控制器更包括接收並辨識該主機端所傳送之該資 料，s辨識該資料為第二類資料時，傳送該資矣该第； 儲存單元。 ^ 15. 如申請專利範圍第14項所述之資料儲存系統，其 中該第一類資料包括作業系統資訊，而該第二杳科包括 檔案資料。 負
1/·如申，專利範圍第14項所述之資料儲存系統，其 ，第一類資料包括指定傳送至主要儲存裝置的資料，而 該第二類資料包括指定傳送至次要儲存裝置的資料。 I7.如申δ奢專利範圍第u項所述之資料儲存系統，其 该第一控制器及該第二控制器包括透過—平行進階技術 =力山口介面及-序顺階技術附加介面其中之—連接至該主
範圍第11項所述之資料儲存系統，其 中,亥弟-控·及該第二控制器包括整合為—硬體裝置。 中49.如1=概㈣11顿叙資術_統，其 存單喊整合為1體裝置。 中該第-㈣\ =第11項所述之資料儲存系統’其 “裝；一控制器及該第一儲存單元包括整 21.—種資料儲存方法， 存單元或一第二儲存單元， 適於將一資料儲存至一第一儲 其中該第一儲存單元採用一單 33 1373768 (01-5-8 層式架構以記錄資料，而該第二儲存單元 架構以記錄資料，該方法包括下列步驟： 多層式 運、’’π» δ亥第一儲存單元及該第二儲存單元至— 利用-控制器辨識該第-儲存單元:主機端； 元，而取得一辨識資訊； W弟一儲存單 根據該觸資訊，設錢第—儲存單元為― 、，以及該第二储存單元為—次要儲存|置：子
回應-所有權指令及一廠商特定指令其中之一 機端，以提供社機端確第—儲存 ： 單元之身份。 平兀及。亥第一儲存 22. 如申睛專利範圍第21項所述之資料儲存方法，1 中該辨識魏是由該控㈣辦識_接的該等儲存裝置架 構，並依此設定-單層核_存裝置為社要儲存裝 置H多層式架構儲魏置為該次要儲存裳置。 23. 如申咕專利範圍第21項所述之資料儲存方法，更 包括：
利用該控制器接收該主機端所傳送之一資料；以及 利用該控制讀賴資料之麵，而據以傳送該資 料，其中 、 當該控制器辨識該資料為第一類資料時，傳送該 資料至該第一儲存單元， 當辨識該資料為第二類資料時，傳送該資料至該 第二儲存單元。 34 1373768 !〇1-5-8 士#如申請專利範圍第21項所述之資料铋户 中〜第1資料包括作業系統資 歹第：子方法，其 檔案資料。 而5亥弟二類資料包指 25切料鄕圍第21項所述之 二=3資料包括指定傳送至主要儲存裝其 26如1料包括指定傳送至次要儲存裝置的資料。而 中1第ί/請專利範圍第21項所述之資料儲存ί法苴 儲存2單74=:=_體-^ 割而成，：. οα 碎存裝置分 ⑽广、中5亥第一儲存單元為該儲存裝置之一第一溫# 而該第二儲存單元為該儲存裝置之-第IS 中利2用專利範㈣27賴述之㈣儲存方法，其 中__制器辨識該第—儲存單m 而取得該辨識資訊的步驟包括： 獅早凡 利用該控制n讀取賴存裝置之一分割資訊(pa麻⑽ Information )區塊以取得該第一邏輯位址區段及該第二邏 輯位址區段的資訊做為該辨識資訊。 29.如申請專利範圍第27項所述之資料儲存方法，其 中该儲存裝置為一多層記憶胞快閃記憶體。 35 1373768 101-5-8 中專，範圍第29項所述之資料儲存方法，复 位址區段使用下頁及上頁儲存U储存貝抖’該第二邏輯 從/-1 : 一 2制器’其適用於—第-儲存單元及-第-儲存早兀’該控制器包括： 弟一 一主機連結介面，輕接至一主機單元；
一微處理單元，用以控制該控制H的整體運作； 元並:記憶體介面’電性連接至該微處理單 7L亚且用以存取該第一儲存單元，盆 早 用-單層式架構以記錄資料； 以第儲存早70採 -人要非揮發性記憶齡面，電 元並且用以存取該第二儲存單元，其中4至;^理： 用-多層式架構以記錄資料；以及、"第—儲存早兀採 以总單心電性連接至該微處理單元並且用
識該第一館存單元及該第二儲存單 齡單元為-主要神裝置，以及 茨弟—儲存早疋為一次要儲存裝置， 2該記憶體管理單元回應一所有權指令及一廠商特 ϋ其中之—給該主機端’以提供該主機端確認該第-儲存早7L及該第二儲存單元之身份。 32·β如令凊專利範圍第31項所述之控制器，其中該辨 識貝訊疋由該控制器辦識所輕接的該等儲存裝置架構，並 36 1373768 101-5-8 設定一單層式架構儲存裝置為該主要儲存裝置，設定一多 層式架構儲存裝置為該次要儲存裝置。 33. 如申請專利範圍第31項所述之控制器，其中該記 憶體管理單元更包括接收該主機端所傳送之一資料，並辨 識該資料之種類傳送至該第一儲存單元或該第二儲存單 元。 34. 如申請專利範圍第31項所述之控制器，其中該記 憶體管理單元辨識該資料之種類為作業系統資訊時，傳送 至該第一儲存單元，辨識該資料之種類為檔案資料時，傳 送至該第二儲存單元。 35. 如申請專利範圍第31項所述之控制器，其中該記 憶體管理單元辨識該資料之種類為指定傳送至主要儲存裝 置的資料時，傳送至該第一儲存單元，辨識該資料之種類 為指定傳送至次要儲存裝置的資料時，傳送至該第二儲存 一 单。 36. 如申請專利範圍第31項所述之控制器，其中該第 一儲存單元為一單層記憶胞快閃記憶體，而該第二儲存單 元為一多層記憶胞快閃記憶體。 37. 如申請專利範圍第31項所述之控制器，其中該第 一儲存單元及該第二儲存單元包括由一儲存裝置分割而 成，其中該第一儲存單元為該儲存裝置之一第一邏輯位址 區段，而該第二儲存單元為該儲存裝置之一第二邏輯位址 區段。 37 1373768 101-5-8 利範圍第31項所述之控制器，其中該記 憶體e κ對苐—儲存單元及第二儲存單元中之一分割 資訊區塊是設有防寫保護。 39 . -種控制器模組，其適用於 第二儲存單元，該控制器包括： 者存早兀及 一主機連結介面，耦接至一主機單元； 主要制單元’具有—電連接至該第—儲存單元之 層式=介面，其中該第—儲存料採用一單 曰八木稱以δ己錄貧料；以及 -欠要ϋίίΓ彳單元，具有—電連接至該第二儲存單元之 層其中該第二储存一多 識次^ \ 4帛控制單元及第二控制單S分別根據-辨 第定該第—儲存單元為—主要儲存裝置，以及該 清存早元為一次要儲存裝置， 胞快=儲存单兀及該第二儲存單元皆為多層記憶 料’該第二物元船纽增轉=了頁_ 38
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097104766A TWI373768B (en) | 2008-02-05 | 2008-02-05 | System, controller and method for data storage |
| US12/175,731 US8037233B2 (en) | 2008-02-05 | 2008-07-18 | System, controller, and method for data storage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097104766A TWI373768B (en) | 2008-02-05 | 2008-02-05 | System, controller and method for data storage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200935423A TW200935423A (en) | 2009-08-16 |
| TWI373768B true TWI373768B (en) | 2012-10-01 |
Family
ID=40932785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097104766A TWI373768B (en) | 2008-02-05 | 2008-02-05 | System, controller and method for data storage |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8037233B2 (zh) |
| TW (1) | TWI373768B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI658405B (zh) * | 2017-03-17 | 2019-05-01 | 合肥兆芯電子有限公司 | 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1049030A1 (en) * | 1999-04-28 | 2000-11-02 | SER Systeme AG Produkte und Anwendungen der Datenverarbeitung | Classification method and apparatus |
| US8713280B2 (en) * | 2009-10-30 | 2014-04-29 | Hewlett-Packard Development Company, L.P. | Hard disk drives having different rotational speeds |
| US8307151B1 (en) | 2009-11-30 | 2012-11-06 | Micron Technology, Inc. | Multi-partitioning feature on e-MMC |
| US9069488B2 (en) * | 2010-08-27 | 2015-06-30 | Fxi Technologies As | Electronic devices |
| US9600407B2 (en) | 2011-09-30 | 2017-03-21 | Intel Corporation | Generation of far memory access signals based on usage statistic tracking |
| EP3451176B1 (en) | 2011-09-30 | 2023-05-24 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy having different operating modes |
| WO2013048493A1 (en) | 2011-09-30 | 2013-04-04 | Intel Corporation | Memory channel that supports near memory and far memory access |
| CN103946826B (zh) | 2011-09-30 | 2019-05-31 | 英特尔公司 | 用于在公共存储器通道上实现多级存储器层级的设备和方法 |
| WO2013048497A1 (en) * | 2011-09-30 | 2013-04-04 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy |
| CN107133122B (zh) * | 2012-06-06 | 2020-10-27 | 慧荣科技股份有限公司 | 存储器控制方法 |
| TWI460586B (zh) * | 2012-07-05 | 2014-11-11 | Silicon Motion Inc | 資料儲存裝置與快閃記憶體操作方法 |
| US9606908B2 (en) * | 2012-08-17 | 2017-03-28 | International Business Machines Corporation | Memory controller for memory with mixed cell array and method of controlling the memory |
| US9298383B2 (en) | 2012-08-17 | 2016-03-29 | International Business Machines Corporation | Memory with mixed cell array and system including the memory |
| KR102195298B1 (ko) * | 2014-02-13 | 2020-12-24 | 삼성전자주식회사 | 비휘발성 메모리 장치의 부분 페이지 프로그램 방법 |
| JP2016028319A (ja) * | 2014-07-08 | 2016-02-25 | 富士通株式会社 | アクセス制御プログラム、アクセス制御装置及びアクセス制御方法 |
| KR20170007958A (ko) * | 2015-07-13 | 2017-01-23 | 에스케이하이닉스 주식회사 | 메모리 시스템 |
| US11592991B2 (en) | 2017-09-07 | 2023-02-28 | Pure Storage, Inc. | Converting raid data between persistent storage types |
| CN110720088A (zh) | 2017-06-12 | 2020-01-21 | 净睿存储股份有限公司 | 集成到大容量存储设备的可访问快速耐久存储 |
| US11609718B1 (en) | 2017-06-12 | 2023-03-21 | Pure Storage, Inc. | Identifying valid data after a storage system recovery |
| US20180357017A1 (en) * | 2017-06-12 | 2018-12-13 | Pure Storage, Inc. | Accessible fast durable storage integrated into a bulk storage device |
| TWI650643B (zh) * | 2018-01-25 | 2019-02-11 | 瑞昱半導體股份有限公司 | 資料儲存晶片及資料存取方法 |
| CN110019171A (zh) * | 2018-08-01 | 2019-07-16 | 高源� | 一种计算机大数据存储系统 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812814A (en) * | 1993-02-26 | 1998-09-22 | Kabushiki Kaisha Toshiba | Alternative flash EEPROM semiconductor memory system |
| US7788553B2 (en) * | 2000-01-06 | 2010-08-31 | Super Talent Electronics, Inc. | Mass production testing of USB flash cards with various flash memory cells |
| JP2003022687A (ja) * | 2001-07-09 | 2003-01-24 | Mitsubishi Electric Corp | 半導体記憶装置 |
| DE10214700B4 (de) * | 2002-04-03 | 2006-02-23 | Advanced Micro Devices, Inc., Sunnyvale | Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben |
| US7366826B2 (en) * | 2004-12-16 | 2008-04-29 | Sandisk Corporation | Non-volatile memory and method with multi-stream update tracking |
| KR100771521B1 (ko) | 2006-10-30 | 2007-10-30 | 삼성전자주식회사 | 멀티 레벨 셀을 포함하는 플래시 메모리 장치 및 그것의데이터 쓰기 방법 |
| US7853759B2 (en) * | 2007-04-23 | 2010-12-14 | Microsoft Corporation | Hints model for optimization of storage devices connected to host and write optimization schema for storage devices |
| US7849275B2 (en) * | 2007-11-19 | 2010-12-07 | Sandforce, Inc. | System, method and a computer program product for writing data to different storage devices based on write frequency |
| TWI369688B (en) * | 2008-05-21 | 2012-08-01 | Ite Tech Inc | Integrated storage device and controlling method thereof |
-
2008
- 2008-02-05 TW TW097104766A patent/TWI373768B/zh active
- 2008-07-18 US US12/175,731 patent/US8037233B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI658405B (zh) * | 2017-03-17 | 2019-05-01 | 合肥兆芯電子有限公司 | 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200935423A (en) | 2009-08-16 |
| US20090198877A1 (en) | 2009-08-06 |
| US8037233B2 (en) | 2011-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI373768B (en) | System, controller and method for data storage | |
| CN102436419B (zh) | 非易失性存储器系统及管理其电源的方法 | |
| JP4933861B2 (ja) | ストレージ制御装置、データ管理システムおよびデータ管理方法 | |
| TWI385519B (zh) | 資料寫入方法及使用此方法的快閃儲存系統與其控制器 | |
| CN105786400B (zh) | 一种异构混合内存组件、系统及存储方法 | |
| US20130151761A1 (en) | Data storage device storing partitioned file between different storage mediums and data management method | |
| US20130151759A1 (en) | Storage device and operating method eliminating duplicate data storage | |
| US8850128B2 (en) | Implementing data storage and dual port, dual-element storage device | |
| TW201007735A (en) | Block management method for flash memory and storage system and controller using the same | |
| TW200951979A (en) | Data writing method for flash memory and storage system and controller using the same | |
| TWI437430B (zh) | 動態切換分割區方法、記憶卡控制器與記憶卡儲存系統及電腦程式產品 | |
| US20150234595A1 (en) | Storage device | |
| US9336135B1 (en) | Systems and methods for performing search and complex pattern matching in a solid state drive | |
| TW201227751A (en) | Data management method, memory controller and memory storage apparatus | |
| TW201216057A (en) | Block management method, memory controller and memory storage apparatus | |
| CN108062201A (zh) | 用于固态驱动器的自虚拟化闪速存储器 | |
| US11775188B2 (en) | Communications to reclaim storage space occupied by proof of space plots in solid state drives | |
| CN108172261A (zh) | 由数据存储设备的解码期间的流水线延迟检测 | |
| US20220229775A1 (en) | Data storage device and operating method thereof | |
| CN101521039A (zh) | 数据储存系统、控制器及方法 | |
| WO2017107162A1 (zh) | 一种异构混合内存组件、系统及存储方法 | |
| CN102362263A (zh) | Ssd控制器与ssd控制器的操作方法 | |
| TW201001421A (en) | Memory device and data storing method | |
| TW201430852A (zh) | 非揮發性記憶體儲存裝置、記憶體控制器與資料儲存方法 | |
| US11301168B2 (en) | Storage system and method for user-defined data archiving |