TW200917274A - Processor instruction cache with dual-read modes - Google Patents

Description

200917274 九、發明說明： 【發明所屬之技術領域】 本發明涉及處理器，並且更明確地，涉及處理器和記憶體存取技術。 【先前技術】 在此的背景說明其目的為提供本發明的概括說明。當前署名的發明人 在背景部分内描述的成果、以及在提交時之多方面說明可能不能作為先前 技術的說明書’不明確地亦不隱含地被允許作為與本發明相牴觸的先前技 術。 電腦裝置中的記憶體可以以記憶體階層（mem〇Iy hierarchy )來排列， 所述§己憶體包括不同速度、類型和大小的記憶體裝置。記憶體裝置的類型、 大小以及與處理器的接近程度將影響記憶體裝置的處理速度。較高階層一 般對應於較高速度/較低容量的記憶體裝置，而較低階層一般對應於較低速 度/較尚容量的裝置。例如，快取可以處於最高階層，RAM和ROM可以處 於中階層，並且諸如硬式磁碟機之類的非揮發性記憶體可以處於最低階層。 快取可以儲存極頻繁使用的資料和指令的副本以改善性能。快取可以 y施於諸如靜騎機存取記憶體（SRAM)2類的高速記憶體而刺於主記 U體的較(DRAM)。快取可以與處理器配置在相同的積體電 路（ic)上並且可以被稱作第一級（L1)快取。 。在操作_，處理n執行指令。更射地，處理器抓取具有經程式計 數器;(PC)所酬的位置的齡。在抓取齡之後，處翻對指令進行解 t该指令可以包括碼（GpeGde)和運算元（Gperand)。運算碼指示將 要執行的操作，而運算元可以包括針對將要執行的操作的資訊。在 =取^碼步驟之後，處理器執行齡。最後，處理器將結果寫回到記憶 疋成指令後，程式計數器可被指令字組的長度增大。 以用的指令可以稱作分支（braneh)或跳躍（jump)，這些指令可 :妾操作程式計數器。例如，分支可以用於輔助類似於迴圈、條件 200917274 判斷和其他程式功能的行為。二者擇—地，分支可以崎存 現，該暫存器值可以代表旗標（flag)。 D的、，、°果出 快取可以作為字組被存取；每個字組包括以条指令， 的，數。每條指令可以包括！個位元，其中τ是大於i的整數。為 7子組’可讀灯多個讀取週期（readeyde)。每個讀取週 指人L曰 ^讀取週期額:存取触朗指令_聯的記鮮元是透過 歹，的列路徑（子兀線）和多個行路徑（位元線 斷 ^的，可以對淋行她進行觸、產生字讀訊號、^^^相 感應放大（SenSmg-ampllflcati〇n)所儲存的位元資訊並且鎖存資料。 【發明内容】 雄釦f-t"實關巾，提供了—種處理器，該處麵包括具树列、字元 =位4的快取記憶體。控制模组在存取週期細存 = =取記憶f存的指令。控制模組執行第—離散 ^ ，以存取連結到第-字元__的第—組單^的齡， t支，令ί=地執行第二離散讀取和第二順序讀取之―，以存取連灶 ^第-子瓜線的陣列的第二組單元中的指令。第二字元線不同於二= 树，叫e臟）快 -字元線，並且在存取第-字元線;了元’停用（_)第 停用狀態中。 予碰中的第—早㈣，維㈣-字元線處於 取、月2ΓΓΓ，當控制模組執行第-順序讀取時，對位元線的第一存 :績=广字元線相關聯的第—字元線脈衝，並且選擇性地抑制對 週期產生用於第—字元線的第二字元線脈衝。 決定據沿第—字元線教行的存取週期的個數來 電ϊΐί ΐΓΥ1011)。當存取第一组單元時，控纖組預充 電連、，.α到第一子疋線的位元線以提供位元線分隔。 200917274 第-字元線位第二單元時，控制模組預充電連結到 第一字元繞之P1的、鱼社成七耠供位兀線7刀隔。當根據陣列的第二組單元和 電至少-個位^線組Γ佛第二級單元時，控制模組選擇性地抑制預充 予元線時，控制模組抑制預 在其他特徵中，當第二組單元連結到第一 充電所述至少一個位元線組。 控制不同於第-字元線的字元線時， 元線的預充電時序。在其他群fΦ\ u ksi§nai)的速率來調整么 控制模組延遲位元線的預充電。'，㈣鐘訊號的速率小於預定速率時， 且』ίζ中，控制模組產生順序讀取訊號以啟用順序物十, 且根據該順序讀取訊號來產生 、斤項取棋式’ j 順序讀取訊號以啟卿序讀取、:^ 、他特徵t ’控制模組產生 元線。 序魏㈣，獻根據該轉讀取訊號來預充電位 取 來執#===^^崎解元的每次存 ，喃_每個讀取週 對第二讀取 制模組對第—讀取週期來預充電線吴式下存取單元時’控 週期不輯錢線触«且残SiST4址解碼’ 器 控制：=擇 ::其他特徵中’包括檢測並放大第-和*二組單二：：: 號二控==_產生字元線訊 位場隔。在其他特徵中，擴充時間段增大 大 200917274 在縣輕。在其他特财，擴«間段是以讀取週期的預定 號以存取生位元線訊 該感應放大II膽， 接收預充電訊號以預充電公用線。 4 一、·且早疋中的位元資訊之前 預充ΐ;=:==:，行了預充電的預充電旗標來 序來預充電位元線 _控簡組鋪位元線的前—次預充電的時 在其他特徵中，控制模组在執 第二字元線以存取第二字元線4:== i=憶體的 取第二字元線中的另—單元時， 讀，並且在存 在其他特徵t，纽贿抓取並料^ 組預測作為第二分支齡的後翻令之令=支預測模 根據預測並且根據分支指令是 =了U订。分支 對分*龙厶妯t_____货乂及，口相问子疋線的多次讀取，選擇性地 分支預測模組 之一 據ϋ分支指令的位==== 對分支指令執行離散讀取和順序讀取 組 預測模組將根據分支預測資料做預測 在其他特徵中，提供了一種方法。 字元線和位元_絲記,_。ϋ^：妹供具有單元的陣列、 快取記髓tw_齡。執^ 财取以存取 地執行第二離散讀取和第二:賣取:'=Γ根據分支指令選擇性 的第二組單元t的指令。第二字元線不同於第子―字^^第—字讀的陣列 在其他特徵中，快取記伊許蜜一〜:'' 用以存取字元線中的第—單二第—二=線在執行第—順序讀取時被啟 線令的第二單元時第^70線被_ ’並且當存取第-字元 于弟予凡線被維持在停用狀態中。 200917274 在其他特徵中，當執行所述第—順序讀取時， 第-存取週期產生與所述第—字元線相關對 =:_咖⑽繼物 個位元線組 線的位元線以提供位元線^存取帛挪4，觀電連結到第一字元 結到::2括:當存取陣列的第-組單元時，預充電連 ::::弟一子的連結來存取第二組單元時，抑制預充電 線時，抑制 在其他特徵中 字元線時，爾—字元線的 在其他特徵中，該方法包括根據時鐘 電時^在其他_中’《法包括當時鐘訊號充 延遲位元線的預充電。 疋午』於預疋速率時， 取模式，並爾瓣爾姆崎用順序讀 在其崎财，該方法包誠生.讀取職赠_ 並且根據該順序讀取訊號來預充電位元線。 '•取杈式’ 在其他特徵中，當在第-模式下存取單元時，該方 週期來預充電位元線並且執行列位址解 取 該方法包括讀料練麟紐元線並减彳早疋時， ^其他特射，當在離散模灯時，财法包括對每 取來執行列位址解碼、字元線啟用和位元線預充電 ）母-人存 對第. 200917274 讀取週期抑辦位鱗進行難輕且㈣齡難址解碼。 在其他特徵中，該方法包括經由行選擇訊號來選擇陣列 =虞行選擇訊龍生祕鎖存所選㈣單材驗元資訊補細號 其他^中，該方法包括檢测並放大第—和第二組單元中的位元資訊。 在其=徵中，該方，包括經由列解碼器產生字元線訊號以存取第一 在其^^他特财，子^錢定義擴充時·以增大位元線分隔。 在其他特射，時增大位猶分__並縣位元線 ^ 預其ϊ特徵47，擴充時間段是以讀取週期的預定數目為依又據。 組單i 該方法包括經由行解碼器產生位元線《以存取第- 在其⑽财’财法包括在齡第—和第二組單元幅 前接收預充電訊號以預充電感應放大器的公用線。 貝。孔之 來預括根據_何時執行了預充電的預充電旗標 的财，财料___—次預充電 的第在ί他ΓΓ Γ行第二順序讀取時，該方法包括啟用快取記憶體 2二予兀線以存取第二字元線中的—個單元，停用第二字元線，並j 巾㈣—單元時，轉第"字元線處於停職態中。在i 特徵中，妨法包括根據分支指令在離散讀取模式下進行操作。、 測作括預抓取並解碼管線中的後續指令；並且預 、乍為苐一刀支才曰々的後續指令之一是否可能被執行。 、、牛及徵中，該方法包括根據所述預測並且根據所述分支指令是否 的多次讀取性地對所述分支指令執行離散讀取和 在其他特徵中，該方法包括根據所述第-預測資料；並錢所述酬以所述分支預^^2據的位址來產生分支 在其他特徵中，提供了一種處理器，該處理器包括 — 和位7〇線的快取記憶體。控制裝置在存取週軸間存取陣列的單元以存取 11 200917274 快取記憶體中所儲存的指令。控 之一，以存取連結到第一字元緣 行第一離散讀取和第一順序讀取 ............、4的_的第-組單元中的指令，並且根據 第二字元線的陣列的第二組單元幅=二順序讀取之―’以存取連結到 在其他特徵中’控制裝二;第二字元:線不同於第-字元線。 第-字元線轉取第-字元針ϋ順序讀取時’啟職取記憶體的 取第-字元線中的第二單元時早疋’停用第一字元線’並且在存 在其他特财，錄辟-纽個狀態中。 取週期產生與第-字树相關1=時^制裝置對位元線的第一存 位元線的第二存取週期產生\子几線脈衝’並且選擇性地抑制對 在其他特财，控制的第二字元線脈衝。 決定位元線分隔。在存取第子兀線執仃的存取週期的個數來 線的位元線以提供位元線分隔。早7控制裝置預充電連結到第一字元 在其他特徵_，當存取陣列的第 第-字元線的-組位元線以接_第且早兀時，控制裝置預充電連結到 第-字元線之間的連結;=位:;分= 電至少-恤元線組。 m控難置選雜地抑制預充 在其他特徵中，當第_ έ留_ 充電所述至少-個位元線組、。70、’Ό到第一字元線時，控制裝置抑制預 在其他特徵中，當第—έ留_ 控制裝置_至—字元_元線時， 日士岸^^舰巾’控缝置根據時鐘訊號的速率來輕位元祕稽#费 =線時鐘訊號的速率小於預定速率 式，並且根射，控健置產生順序讀取城叹_序讀取模 很據顧序項取訊號來產生字元線訊號。 核 '、他特徵令’控制裳置產生順序讀取訊號以啟用順序讀取模式，並 12 200917274 ^根^轉讀祕絲職電位元線。在其他舰巾，#絲 元線予置對每個單元的每次存取來執行列位址解碼、字元線啟‘位 在八他特彳政中，當在苐一模式下存取單元時，控制穿晋對息細^ 、 線並且執行列位址解碼:當在第二模式下存取單元時取ί 週期不進行位列位址解碼’對第二讀取 行行解碼裝 ==玫=特徵中，包括用於檢測並放大第—和第二組單 字元線訊號定義擴 擴充時間段增大位元線分隔 在其他特徵中，擴充時間段是以 置產ίίΖίΓ Γ用於解碼的列解碼裝置。控制裝置經由列解解 第—組單元。在其他特徵中，字元赫 充夺間增大位碰分隔。在其他特徵中， 時間並且將位元線分隔設定在預定電壓 讀取週期的預定數目為依據。 置產行解碼裝置。控制裝置經由行解碼裝 並且置，該f應放大裝置用於提供公用線 充電公用線。 70的位1資訊之前接收預充電訊號以預 在其他特徵中，控制裝置根 預充電位元線。在其他特徵中行了預充電_充電旗標來 序來預充電位元線。 ^裝置根據位讀的前-次預充電的時 在其他特徵中，控制裝置在勃—笛 第二字元線轉取第二字元@订—順序讀取時，啟職取記憶體的 取第二字元線中的另—單料，停用第二字元線，並且在存 特徵中，控制裝置根據分支指令在離散下處態中。在其他 200917274 在其鱗财，處理針舰取鱗碼 置預測作為第二分支指令的後續指令之—是令。分支_裝 置，該分支歷史裝置用於根據第二分支指令的分支歷史裝 其中分支預測裝置根據分支預晴料來制驗絲產生分支預測資料， 在其他特徵中，提供了—種處理器， ，。快取記憶體包括陣列、字元線和位元線。控二體和控制 ΐ取陣列料元轉取絲記鍾帽齡的齡。控娜期期間 =線的存取週期的數目來歧位元線分隔。當存取^的據沿， 時，控制模組根據位元線分隔來預充電連結、-組早元 當根據陣列的第二組單元和第一字^線的一组位元線。 控制模組·性地抑輕轉取第二組單元時， 在其他特徵中，當第二組單元連結到第一 地抑制預充電位祕組的其卜個。在其他特徵中”，當第二擇性 不同2-字元線的字元線時，控制模組預充電位元線組的其中結到 電時序。在其他特徵中，當時鐘訊號的速率:二== 且的預充 遲位元線組的預充電。 此手j於預疋速率時’控制模組延 中的糖祕職取記賴_—字存取字元線 維持第-字元線處於停用狀態中。 〒减中的第-早疋時， =其他特徵中，控制模組對位元線組的第一存取週期產生 下他=中，控制模組選擇性地在離散讀取模式和順序讀取模式 r$作。在其他概巾，测·產生順㈣取峨赠_序2 Μ式’亚絲據_序讀取誠來產生字猶訊號。在其他特徵中序 14 200917274 取=以啟用順序讀取模式，並且根據該順序讀取訊號來 :個單元的存取的每個週期來執行列位址解碼、字元線： 週期ϊίΓ:中綠fi第:模式期間存取單元時’控制模組對每個讀取 對 讀取週期來_位元線早元 第-項取棚不撕位元線_統並J^執行顺址解碼。 在其他特徵中，歧器還包括經由行選擇訊 =存：組根據行選擇訊號產生軸存所選二 資訊，處理峨括罐放大第—和第二組單元中的位元 生孪更特Γ ’處理11還包括列解碼器°控制模組經由列解碼号產 間段以增大位元線分隔。在其他特徵中，擴充時間二義擴充時 並且將位元線分隔設定在預定電.在其他徵;^;二=:間 週期的預缝目為麟。 π&疋以讀取 v f其他特徵中，處理器還包括行解碼器。控制模组㈣行綱器以 位元線訊號以存取第一組單元。在其 益產生 預充_元線組之-線在其他特徵_，控制模組根據分支指令 電至少一個位元線纽。在其他特徵中， 電錯誤並且根據預充電錯誤來預充 控制模組根據顯示何時執行了預充 ，的預充縣職電至少—地元物 據至少-讎元·的#_次^他特射湖杈組根 線組。 4職的時序，來預充電所述至少-個位元 15 200917274 快取記憶體包括單元的且5^ _供快取記憶體。 期的數目所齡的指令。根據沿第—字元線的存取週 -字元線之間的ί4;;=Γ、Π1Τ列的第 的預充電。 來存取弟一組早兀時，抑制執行對至少一個位元線組 抑制’該方法還包括當第二組單元連結到第—字元線時， *且罝-、、*1 錄元線組。在其他特徵巾，财法觀括當第二 电皁疋連、，，。到不胁第—字元線的字元料，預充電所述至少—個位 預充，該方法還包括根據時鐘訊號的速率來調整位元線組的 率時，延遲位元線ΐ=電該糊包括當軸咖速率小於預定速 元綠特徵_，财法還包括啟躲取記憶體的第—字元線以存取字 時，第-ΐ—單元。第—字元雜停用。#存取第—字元線中的第二單元 吁弟一子元線被維持在停用狀態中。 -綠更t其他特徵中，該方法還包括對位元線組的第—存取週期產生斑字 元雜衝，並且簡性地抑辦該位元雜的‘存 更在其他概t ’财法還包括獅性地在離㈣取模式和順序讀取 順=進彳了操作。在其他特徵中，财法還包括產生順序讀取訊號以啟用 斤項取模式。字元線訊號是根據順序讀取訊號而產生。在其他特徵中， =方法還包括產生順序讀取訊號以啟用鱗讀取模式。根據順序讀取訊號 來預充電位元線組。 在其他特徵中，該方法還包括在離散模式下進行操作，所述操作包括： 對關聯於對每個單元的存取的每個週期來執行列位址解碼；啟用字元線· 並且預充電位元線。 —， 16 200917274 在其他特徵中，當在第-模式_存 充電位元線城且執彳澈鱗碼。當在第職來預 二讀:週期來預充電位元線組並且執行列位址解 子一：二:弟 執行對位元線_預充電姐執行聽址解碼。找―讀取週期抑制 更在其他特徵中，該方法還包括經由彳 並且根據行選擇訊號產生用於鎖存所選出中U擇， J訊在其他特徵中，該方法還包括檢測並放大第—和第二= 第一胜還包括經由列解碼器產生字元線訊號以存取 ς在預以壓。在其婦徵中，擴鱗·是以讀取週_預定數目= 在其他特徵巾，财法還包括經由行解碼 -組單元。在其他特徵中，該方法還包括在鎖存第一第 :貧預充電訊號以預充電感應放大器的公用線:在:寺： 中，遠方法包括根據分支齡預充電位元線組之… '寺徵 元丄ί他，提供了 一種處理器，並且該處理器包括具有陣列、字 裝的數目來決讀70線分隔。當存料列㈣—組單元時，抑制 位元線分隔來預充電賴到第_字元線的—組位元線。當根g =第—組早70和第-字元線之_連絲存取第二組單元時，控制裝置 選擇性地抑制預充電至少一個位元線組。 置 2其崎财，《法還包碰_錢錯誤並且根據 個位元線组。在其他特徵中，該方法包括根據顯示何時S 了預充電的預充電旗標來預充電至少—個位元線組。在其他特徵中，^ 法包括根據至少-個位元線組的前一次預充電的時序，來預充電所魅少 17 200917274 一個位元線組。 更在其他特徵_，當第二組單元與第-字元線相關聯時，控制裝置選 擇性地抑侧充電騎至少—個位元線組。在其他概中，t第二組單元 與不同於第-字元線的字元線相_請，控制裝置就電所述至少一個位 元線組。 在其他特徵中’控制裝置根據時鐘訊號的速率來調整位元線 ιΝ序。在其他舰巾，料鐘峨的速率小於 遲位元線組的預充電。 ’卿裝置延 中的ί: f繼置啟祕取記憶體㈣—字元線以存取字元線 唯3 ΐ 元線，並且在存取第—字元線中的第二單元時， 維持第H喊於剌缝巾。 才 在其他特徵中’控制裝置對位元線組的第—存取職產生 =====:控制裝置選擇性地抑制對所述位元線_第4

V 進行μ擇性地在離散讀取模式和順序讀取模式下 取讯號以啟用順序讀取模式，並且根據該順序讀取訊號= 更在其他特;;=啟用和位元線預充電。 姆第二韓難敎喊缝域行顺址解碼， 還在其===;電並且不執行列位· 行解碼裝置。控制裝置:據㈣;訊號 陣列的單元的 18 200917274 組單元中的位元資訊的放大裝置。 1更ί其鱗财，處職觀细於產生字元線訊糾存取第—叙單 =八=铺置。在其他舰巾’字猶截定義擴充_段明大位元 二二在Ϊ他特徵中，擴充時間段增纽元線分隔時間並且將位元線分 H預&輕。在其他特徵巾’擴充時間段是以讀取職的預定數目 置。，；:=令==:感應树 括單元的陣=徵包括快取記憶體的處理器。快取記憶體包 用狀態=====;跑恤職_處於停 列中控===!位元線的獨立的週期性選擇來存取陣 並順：式， 並且====:^肅_输模式， 存取的每個侧^執時’控制模組_於對每個單元的 對行位址解；==不= 更在其他特財，鋪池在第-模式和第二模式下進行操作。當在 19 200917274 ϊ碼ΙΠϊ”每個讀取週期來預充電位元線並且執行列位址 執行列二址解i，工而第：：讀取週期來預充電位元線並且 (sR^r^m触峨體包括指傾取和雜_存取記憶體 選擇m:丨行解碼11被包括，並且該行解碼器經由行選擇訊號來 和第二單元中的位他特徵中’鎖存器被包括’並且該鎖存器鎖存第一 感應放大模組檢測二中组被包括，⑽ 解碼器被包括。控制模組經由列解碼器產生字元線 \ 償段===元線訊號分隔並且用於補 期的預在預定賴。在其他特徵中，擴充時間段是以讀取週 訊號==單Γ碼馳括。控鑛組經峨碼11產生位元線 單元，感應放大器被包括，該感應放大器具有公用線並且在 用線。 間對位70資訊進行鎖存之前，接收預充電訊號以預充電公 20 200917274 積體電路還包括與處里^^體電路。在其他特徵中， ^在其他特徵中，提供了一種包括處理器的通信系統。在1他特徵 通仏系統還包括與處理器進行通信的外接記憶體。 - 列、iir财^釘—種綠，並且财料括提有單元的陣 中的第-單元。該字元線被剌。該字元線 字元線中的第三單元。 邱㈣Μ巾以存取該 在$他賴巾，财法還包括透過對位元線 取陣列中❹解元。與字元線之單個字元===來存 其他該方法包括在離散讀取模式和順序讀取模式下進行操作 式。根據順序讀取訊絲產生字元線訊號。' °號嫂用順序讀取模 用順序讀取模 在其他特徵中，該方法還包括產生順序讀取訊號以啟 式。根據順序讀取訊號來預充電位元線。 更在其他特徵中’該方法還包括當在離散模式— 單元的存取的每觸期純行顯骑碼。、、、‘於對每個 址解碼並且啟用用於行單元組在==::J單:列執行位 在其他特徵中，該方法還包括當在第一模 預充電位元線並且執行顺址解碼。當在第 I對母«取週期來 第-讀取週期來預充電位元線並且執行列位址解^方法還包括對 制預充電位元線並且抑織行顺址解碼4 找—魏週期抑 器被啟用’該位址計數器與在每次行存取之“行:址二 == 21 200917274 ，位輯絲_炫卿_下—離 散或順序謓取存取來存取記憶體。 7卜離 特徵中，該方法還包括在存取陣列的第—組單元時預充 線。t法還包括在存取陣列的第：組單$疋 在/、他特財，财法魏括經崎選擇 根據行選擇職產生麟齡第4元巾的 心並且 特徵中，該方法還包括鎖存第-和第二單他 該方法還包括檢職放大第—和第二單元μ位 在鳥:徵中’ 該方法還包括經由列解碼器產生字元線訊號以存取第一组單元、。、财， ’字元_號包括用於增大紅線訊號分隔並且用於補 段。在其他特徵中’擴充時間段增大位元線分隔時間並 ，將位瓜“隔蚊在狀電壓。在其他特徵中，擴充時間段是以 ::預:數】為依據。在其他特徵t ’該方法還包括 』f 兀線§fl號以存取第一組單元。 社位 更，其他特徵令，該方法還包括在字元線 齡夕:_徵巾’妨法還包括在單元組的存取之間對位元資訊進行 ’’、子則’經由感應放大器接收預充電訊號以預充電公用線。、 列ί其:徵巾，提供了—魏理11，並且該處理器包括具有單元的陣 二元ΪΓ取記憶體。包括用於啟用字元線之-以存取該字 處於停用雜巾轉取財元射㈣4元。 制《予4 列中徵中·!控制裝置透過對位元線的獨立的週期性選擇來存取陣 他转=Γ70’、且產生與字元線之—侧聯的單個字元線脈衝。在其 ’:’控纖置麵散讀取赋和順序輕料下進行操作。 且根播中’控制裝置產生順序讀取訊號以啟用順序讀取模式，並 且根據_辆取訊縣產料元線職。 ^ 在"他特徵中’控制裝置產生順序讀取訊號以啟用順序讀取模式，並 22 200917274 且根g順序讀取訊號來預充電位元線。 存取的每個週㈣執行^^^時，控織置對__每個單元的 放大行單元組之—。控娜:工制裝置對仃位址解碼選擇、感應並 述行單元組的行單元纟、订立址解碼停用字70線並且存取不同於所 更在其他特徵中，控制裝 — 第-模式下時’控制装晋〜 模式和第二模式下進行操作。當在 解碼。當在第二模式^時，，週期來預充電位元線並且執行列位址 執行列位址解碼，而對第^二對第—讀取週期來預充電位元線並且 指向下-位置相_的位址計數器存取之後將行位址 數器被重設，並且纪跡m τ位靖聯於子的結束時，位址計 在其他特财，^财紳亍存取。 並且=陣列的第二組單元時不進行位元線預充電早糊^ (sram、)的’至少_ 個快取記憶體包括指令快取:靜態隨機存取記憶體 置 訊號。在其他特财，包括用於鎖存苐-和第二疋資訊的鎖存 裝置。在其他特徵中，包括用於檢測並放大第一和第一立^訊的鎖存 以存取第-組ΐ元其他特射，控織㈣解產生字元線訊號 更在其他特徵巾，字元線訊號包括用 補償《的擴充時間段。在其他特徵中，擴充且用於 週期的_目_。減⑽财，_置===^ 包括祕經由賴擇訊絲_紅單元的行解解 控制衣置根據行選擇訊號產生用於鎖存第二單元中的位元解碼袭 23 200917274 線§fL號以存取第一組單元。 綠ΐίίΐϊΓ令’控制裝置在字元線擴充時間段之後預充電多個位元 ’控姆置舒解元棘顯職電餘線—次。 之前接=::，還包括用於在單元組的存取之間對位元資訊進行鎖存 ===訊號以預充電感應放大裝置的__«放«置。 積體i路^提供了—種包域職的频魏。在频特徵中， 積體電路還包括與處理器進行通信的外接記憶體。 行動ΐίϋί2提供了—種包括處理器的行動電話。在其他特徵中， 灯動電活還包括與處理器進行通信的外接記憶體。 r 在其他特徵中’提供了 一種包括處理 通信系統還包括與處理器進行通信的外接記憶體在其他特徵中， 列特徵中’提供了一種處理器，並且該處理器包括且有單元的陵 、子7G線和位元線的快取記憶體。控制模組在存取週期^ 土車 所儲存的指令相關聯的單元。控制模組在存取陣列:第且::取 ㈣快取記憶體的字存t字元線 時維持該字ί線處 用1離用中該字碰並且在存取該字元線中的第二單元 陣列中並元線的獨立的週期性選擇來存取 且根據該順序讀取訊號來產生字元線訊號。號啟_序讀取模式，並 且根糊蝴顺，並 存取ΐ每彳謂，娜____單元的 在其他撕，當靖模柄，峨剛—叫執行列位 24 200917274 址解碼並且維持字元線處於停用狀態中以存取第二組單元。 更在其他職巾，㈣·在第—模式和第二模式下進 電位元線並且執行列二 :::位一對第二讀取週期不進行位元線預充電== t絲記憶社括齡絲和__躲記憶體 在其他特徵中，包括用於經由行選 _ — ^ 制，《行選擇訊號產生用於二=^:= J器广在中’退包括鎖存第一和第二組單元中的位元資訊的鎖 器產生字元軸號鱗。_缝由列解碼 段。==:==於增大位元線訊號分隔的擴充時間 定在預定電壓二 分隔時間並且將位元線分隔設 據。 /、他特徵中，擴充時間段是以讀取週期的預定數目為依 訊號單2包括行解碼11。控麵組經由行解碼11產生位元線 立他ίΐΐ特H姉触在字元線舰時·讀職餘元線。在 H模組對多個單元存取週期預充電位元線—次。 在鎖存第二和單還2感應放大器，該感應放大器具有公用線並且 用線。 、' 70中的位70貧訊之前，接收預充電訊號以預充電公 在並他^ 提供了—種積體電路’並且該積體電路包括處理器。 包括與處理器進行通信的外接記憶體。 、’欲中’提供了-種通信裝置，並且該通信裝置包括處理器。 25 200917274 在其他特徵中，通信裝置還包括與處理器進行通信的外 巧^徵中，提供卜種方法，並域方法包括提供具有單元 β Ζί 線的快取記憶體。該方法包括在存取存取Μ 取此體巾所齡的指令相Μ的單元。#存取_的第—组單元、、 元線被預充電。當存取陣列的第二組單元時，不對位元線執行預充•’立 後中3他!?徵中，該方法還包括啟用快取記憶體的字元線以存取i字元 該字元線被停用並且在存取該字元線中的第二單元時被 在=他特财，該方法還包括透娜位⑽ 取陣列中的多個單元。產生與字元線之—相M的單擇^子 他特ίΙΓί綠還包括在離散讀取模式和順序讀取模式下進行摔作。 式梅师刚順序讀取模 式则順序讀取模 的存==來在離賴斗咖於每個單元 順序料—咖執行驗勝當在 更在其他特射，财法觀括 、、且早心 來預充電位元線並且執行列位址解媽。、广=主對每個讀取週期 來預充電位元線並且執行麻在第—μ下時’括_-讀取 線預充電並且不執行列位址解碼。瑪’而對第二讀取週期不進行位元 行選=====彳—絲w:單元。根據 徵中，該方法還包括鎖存第一和1的位疋貧_鎖存訊號。在其他特 3方法還包括檢測並放大第-和二在其他特徵令， 中，該方法伽《騰觸生㈣峨====他特徵 26 200917274 =鱗射，字讀《包翻於增烛元線訊號賴賴充時間 中，擴充時間段增大位元線分隔時間並且將位元線分隔設 其他特徵中，擴充時間段是以讀取週躺縣數目為依 組ίΐ 該方法還包括經由行解碼11產生位元線《以存取第 在其他特徵中，該方法還包括在字元線擴充時間段之後預 ===，該方法還_多個單元存取週期預充電位元線—次。 在其他特财，财法還包括麵麵—和第二轉元中的 之前’接收預充賴號以預充賴應放Alim 貧況 中所_指令相關聯的單元:控====單_ 時預充電位元線，並且在存取陣列的第二 充^兀 的苐!!他特:中，控繼，取記憶體二 時，維=⑼巾亀ww w的第二單元 陣列======期性選擇來存取 其，《 ’㈣裝置德㈣取赋蝴序讀二衝。在 並 且奸料他^财’控纖置產生順序讀取職以啟肖辦續取模4 且根據摘序讀取峨來產生字元線峨。 、《取模式’ 在其他特徵中，控制裝置產生順序讀 且根據該順序讀取訊號來預充電位元線。° a力、序讀取模式，並 在其他特徵中，當在離散模式下時， 取的每個週期來執行列位址解碼。 t #置對關聯於每個單元的存 在其他特财，㈣繼第爲物作。當在第 27 200917274 一模式下時，控難置對每個 碼。當在第二模式下時， 來預充電位兀線並且執行列位址解 行列位址解碼，而對第“ 「讀取週期來預充電位元線並且執 解碼。 $鼻職不物彳这_充電纽錢行列位址 包括指令快取和靜態 隨機存取記憶體 在其他特徵中，句括 置 控制裝置轉擇訊肋第二組單搞行解碼裝 存訊號。在其他特徵中，=肖於鎖存第二組單元中的位元資訊的鎖 的鎖存裝置。在其他特义祕鎖存第—和第二組單元中的位元資訊 的位元資訊喊應放，、包括用於檢測並放大第—和第二組單元中 字元線訊號以存取第_組單乂在其他特徵中’控制裝置經由列解碼器產生 :=訊，包括用於增大位元線訊號分隔的擴充時 設定在預定電壓卢甘' 8間奴增大位元線分隔時間並且將位元線分隔 取第一 依㈣’擴柿概嘛囊預定數目為 組單元/ 制裝置經由行解碼器產生位元線訊號以存 豆他特Γ中’控制裝置在字元線擴充時間段之後預充電位元線。在 置料解元存輯_充電位元線―:欠。 一和第二組°°徵中，還包括感應放大裝置，該感應放大裝置用於在鎖存第 置的公用i早7^的位猶訊之前，接收預充電訊號以預充電感應放大袭 他特徵t ’提供了—種積體電路，並且該積體電路包括處理器。 、+甘徵巾,’積體電路還包括與處麵進行通信的外接記憶體。 〃/他特徵中’提供了一種通信裝置’並且該通信裝置包括處理器。 -他特徵巾’通錄置還包括與處理器進行通信的外接記憶體。 上叶、更在其他特徵令’透過由一個或多個處理器所執行的電腦程式來實現 \的系統和方法。電腦程式可以常駐於電腦可讀媒體上，所述電腦可讀 28 200917274 媒體例如但不限於記髓、非職性：雜記憶體和/或其他適#的實體 棋體。 根據在下文中提供的詳細描述’本發㈣其他應用領域將變得清楚明 ，。應當了解’賴詳細描述和具體_“了本發_最佳實施例，但 是其意圖僅在於說明而非限制本發明的範圍。 【實施方式】 以下描述實際上僅是示例性的並且絕非意圖限制本發明、其應用或用 途°，了清楚’在關中將使用相同標縣標識類_元素。此處使用的 術語「A、B#aC中的至少—個」應當理解為指的是使用非排他邏輯或的邏 輯(A或β或C)。應當瞭解，可以不同的順序來執行方法中的步驟而不改變 本發明的原理。 這裏所使用的術語“模組，，指的是特殊用途積體電路（ASIC)、電子電 路、執行-個或多個軟體或勒難式的處理器（共享處理器、專屬處理器 f處理器_)、組合賴魏，和/錢供所述功能的其他合適元件。處理 器可以指處理所儲存的指令的邏輯電路。 在以下也述中’術語“判斷提示（assert/asserti〇n) ”可以指訊號線從第 兆，到第二狀態。例如，訊號線可以從L〇w (低)狀態跳變到廝h (兩）狀態或相反。術語‘‘判斷提示，，還可以指啟用一個或多個單元 單元選擇的單元線。單元線可以包括字元線和位元線。 一、 此外，在此公開了多個變數。在一個實施例或背景中使用的變數可以 在另-實施例或背景中具有不同含義。例如，變數τ可以指電 或者整數值。 、 傳統上’當從快取中讀取指令字組時’與每條指令相關聯的記憶單元 ，，別，存取並齡。字可以包括歸指令，舰指令_個或多個可以 、’單個子元線d字還可以包括沿不同字元線定位的指令。執行多個讀 取週期來存取每個指令字組。 在母個咳取週期期間，與特定指令相關聯的列路徑和多個行路徑被判 29 200917274 斷提不。附加任務包括制和行紐進行解碼、產生字元線 線、感應放大資料以及鎖存資料。陣列的每條字元線二包括多 条I ’所述指令可以關聯於相同或不同的字。僅作為示例，四⑷到八 (8)條指令可以與一條字元線相關聯。 攄—^^圖1 ’顯示對處理器記憶體的離散讀取存取模式的訊號時序。根 據:鐘峨10的各種訊號產生。時序圖顯示字元線訊號12、第一和第二位 ^而虎Μ和16、感應放大訊號18、行選擇訊號2〇1〜1和指令輸出訊 地Ϊ在一個讀取週期期間讀取一條指令時，字元線脈衝冰（一般 〜24 ^24)判斷提示如所示之字元線訊號12。在字元線脈衝丼 對摩1別讀取N_1條其他指令’其中N是整數值。此外，與指令相 镜的早7L的2X1條位元線亦被預充電，其中z是指令中的單元數。 對每個讀取週期來產生字元線脈衝24。每個讀取 彻主二的上升邊緣261〜2心來產生字元線訊號脈衝241〜24N。分別對每 個時鐘脈衝28^284產生字元線訊號脈衝24】〜2知。 ，· 财動導Γ元線的電壓位準之間的位元線分隔。位元線分隔 銳曰錢早摘位讀的糕電位之間的差。僅料 14和16之_可變_ 3G顯雜元線分 ^線^ 啟，間量的增大而增大。可由相應於第一位元丄 魏16的斜坡部分32]〜32n來看出位元線分隔的增大。、 '’、 在產生字元線脈衝之前並且在非啟動狀態期間 位元線被預充電。如字元線訊號12的下降邊 ^一子=目關^的 ，置為無錄·rt)後，在預充電_元線分^=== 無分隔。可由相應於第-位元線訊號14的第 f小或者 叫〜40N來看出位元線分隔的減小。 猶錢Μ的斜坡部分 由，憶單元㈣轉驗元線分隔。僅作為 30 200917274 線分隔過小，從單元中準確讀取資料的能力便降低。當位元線分隔過大， 可以降低存取時間和/或需要被供應或者從位元線中去除以將位元線返回到 設定分隔的功率量可能增大。 一一產生感放大訊號18以啟動獲取、放大並鎖存單元陣列令所儲存的位 兀貢訊。如箭頭4h〜41N所示，根據上升邊緣26來產生感應放大訊號18。 與指令相_㈣單元陣列的行被選擇。Μ擇與字元線脈衝生可同時 發生。五個行轉職被齡’這表稍五礙旨令侧聯的餘選擇。指 7可以與-個或多個指令字組相關聯。產生感應放大訊號以對所選擇的 知:供位元資訊的單元來檢測位元線分隔。 感應放大職18可崎料讀訊號12和·擇減2Gi〜2知的下 5 其中w整數值。如箭頭441〜44n所示，根據感應放大訊號 mb ί 421〜42n，指令的每個單元的位元資訊被鎖存並且提供作為 -曰i 。指令輸出訊號22的四條指令被示出並被識別為指令[〇] 一田存取&令時，所選擇的字元線的某些單元可以被取回並鎖存。其他 Γ疋可ί被絲’在此丢棄健不選擇並且不在被饋提示的單元中鎖存 =二=對-個讀取週期沿—條字元線的所有單元都被判斷提示，並且 二斷提科僅—條齡被神，故該字元射的其他被判斷提 不而未被選擇的單元的位元被丟棄。 _斷提 被浪i於對相同字元線上的另一指令再次判斷提示相同字元線，所以功率 件* tit明’透過在存取與相同字元線相關聯的指令時減少預充電事 件和/或相同字元線的判斷提示，來降低功耗。 貝職爭 央處理路（IC)45包括具有多模式存取控讎組50的中 52 -54 ——« 分戍ΖΓ的與體56進行通信’記憶體56可以被實現為ic 45的一部 次者獨立的§己憶體。咖46包括與c_整合在一起的處理器記憶體 31 200917274 可以勺ΙΛδ处理益5己憶體59可以用作CPU46的快取。處理器記憶體59 體二關聯的多===憶體。控制模組50在與處理器記憶 槿六H模ί %在離賴取料和祕棘赋下*雛。在離散讀取 “ 組對每條指令預充電位元線並且判斷提示字元線。在順 ίΐίΓ 模組5G在存取沿相同字元線的多條指令時，減少對 方ί在J、i Γ和/或字元線的判斷提示。可以理解，控制模組利用類似的 方法在離散以及順序寫入模式下進行操作。 率。If ί減/予疋線的到斷提示和/或減少對位元線的預充電來節省功 字元绩步當兩條指令與相同字元線相關聯時，透過判斷提示單個 相關僅料示例，當兩條或多條指令與相同字元線 半導體 紐機棘f_(RAM)和_如_記憶體、 於雨鐘，固W髓、域化記麵或者其中每個記憶單元具有多 包括諸髓之_非揮發性記舰。大容量槠裝置58可以 招夹I '、機之賴絲儲存11和/或硬式鶴機（i^D)。 裝置60 人赋下進作。電腦 型路交賴、路由料界面、諸如桌上型或膝上 =類的個人電腦、個人資料助理、刪播放器、全球定位系統二) 電腦襄置60包括CPU61，CPU61具有控 62，裝置6G還可以f體m "ί::67 °cpu61 =和了=:取。cpu 61還可以包括網路界面紐、麥加。、諸如 糊/讀出插孔之類的音頻輸出72、顯示器74和諸如鍵盤和/或指向 32 200917274 包:果網路界面·《域網路界*， 在離散讀取模式期間，控制模組62對每條指令來預充電位 斷提示字元線。在順序讀取模式期間立凡線並且判 多條指令時，減少對位轉_充姊控字元線的 戈你用去於I以從諸如蜂巢式網路界面67、網路界面68、麥克風7〇和/ ==裝 以被傳送到記憶體64、儲存裝置6 訊號可 音頻輸出72的-個或多個。 蜂巢式，稱界面67、網路界面⑽和 2和======_謂™於圖 ㈣㈣一从， 包括§己憶早凡陣列1〇2,記憶單元陣列102 ^ 。透過列和行選擇來存取記憶單元。透過判斷提干

=斷提示一對位元線或預充電一對位元線來選 和τ是整數ί °。 G4l.S並且位元線訊號被表示為1，其中S ，址和㈣觸齡H 11G概恤:魏，驗赠馳 記憶單元陣列1〇2的列和行。位址和控制訊號鎖 件;•為===::類的處。的其他元 脉㈣峨赫1111G仰包括錢式存取鮮齡⑴和/或時 2㈣I 116。絲人_獨，恤和__咖 仃社，並且接收具有在記憶單元陣列搬上儲存的資料d〇_D 2 位址和控制訊號鎖存器no還可以接收預充電（PCH)訊號、訊號—量ς =(SQR)訊號、寫入啟用訊號（W£N)、晶片啟用訊號（咖儿 ΐ=ΓΓΝ) ’时糊肢善SQR、啟料人赋、操作記憶單元 陣列和產生輸出訊號。 33 200917274 sqr訊號可以指示處理器働是在順序讀取模式下亦或在離散讀取模 工下’订域。PCHtfL號可以指示何時處理器正在對位元線執行預充電。 處理器100還包括位元線預充電電路12〇、行多工器m、感應放大器 /寫入驅動程式模組124和資料鎖存/輸出緩衝模组126。位元線預充電電路 120 =於對g憶單疋陣列1〇2的位元線進行預充電。位元線預充電電路 可=巴括鷄喊、緩鋪、電晶颇或其他纖提摊元線的元件。位 瓜線預充電電路120可_合在記憶單元陣列搬和行多工器122之間， 或者如虛線的位元線預充電電路12〇,所示，其可位 與行多工請相反的-側。在每個預充電事件躺，位元線^電^ 可以對所有的位元線1〇6ι_τ進行預充電。 宙取模式躺’行多工器122出於鎖存的目的經由行選擇訊號H 3選擇記憶單元陣列1()2的行’其中叹整數值。在對位元線進行預充 ^所^1器114經由行多工器_選擇某些行。與所選擇的行相關 聯的所儲存的位磁提供給感應放Α||/寫人驅動程式模組124的一個 ，感應放大器，以在被龍鎖存/輸出緩衝模組126接收之前被放大。所儲 存的位7L作為位元資訊訊號13〇ι ν被接收，其令ν是整數值。

感應放大器/寫入驅動程式模組124接收讀取/寫入模式訊號136、感應 預充電訊號138和襲用訊號刚。讀取/寫入模式訊號^ =貝操作或寫入操作的命令訊號。產生SA預充電訊號138和sa啟 用訊號140以初始和啟動感應放大器/寫入驅動程式模虹124的队單元。 根據來^位址和控制訊號鎖存器11〇的鎖存訊號142，經放大的資料被鎖存 亚且以輸出《 134的形式透過資料鎖存/輸出緩衝模組126被提供。 〜在?，模式期間’類似地經由列解碼11 112和行解碼ϋ 114來判斷提 不記憶單元陣列102中的單元。經由感應放大器/寫入驅動程式模組似中 的寫入驅動程式將所接收的資料DQ_DN提供給位元線。 還參考圖示處理器1〇〇的一部分。記憶單元陣列1〇2包括單元 ΜΟμχ^γ’延些單元的每個儲存一位元資訊。透過列解碼器經由字元線 1知亚且透過行解碼1114和位元線預充電電路12〇經由位元線⑼I*來 34 200917274 、1斷1^示單元150〗χ，1 γ，其中χ、γ和w是整數值。根據位址輸入訊號I% 解碼和行解碼。每個單元15Gix，1Y具有相關聯的第—位元線和第 位元線’例如分別用於單元丨6〇1 γ ΐ6；2ι γ的第一位元線156以和第二位 線 158!-x 〇 ， 利用透過行多工器122的各電晶體166μν/由第一公用線(comm〇n line ) 164將第一位元線156耦合在一起。在透過行多工器122的各電晶體17〇1_w ，第:公用線168處將第二位元線丨58ι χ耦合在一起。行解碼器丨14經由行 f工态122來選擇單元15〇以ι γ。行多工器122可以包括電晶體（如圖所 f)或其他位元線選擇裝置。電晶體可以包括Ρ通道金屬氧化層半導體場 &CPMOS)電晶體（如圖所示）或其他電晶體。 對於所顯示的示例性實施例，包括感應放大器（SA) 18〇、鎖存器（圖 不為〇型正反器）182和寫人驅絲式184<jSA18G輕合到行多玉器122。 180和寫入驅動程式184是感應放大器/寫入驅動程式模組的一部 分。SA180包括第一和第二輸人線186、188，SA啟用輸入聊，sa預充 電輸入192和SA輸出194。第一輸入線186耦合到第一公用線164，並且 第輸入線188叙合到第二公用線168。第一公用線164和第二公用線168 为別具有SA位tl A和SA位元B訊號。SA啟用輸入190和SA預充電輸 入192接收可由控制模組115和/或位址和控制訊號鎖存器ιι〇產生的sa 啟用訊號140和SA預充電訊號138。 經由行多工器122提供所選擇的位元線上的資訊，並且經由队18〇檢 測並放大。來自认輸出194的SA輸出訊號196被提供給鎖存器182的端 =D:端子D的資料被鎖存，並且被提供給赫器丨82的輸出端子◎作為 貝料輸出錢I98來輸出。根據所接收的鎖存訊號⑷來鎖存資料。透過 控制模組115和/或位址和控制訊號鎖存器m，可以產生所接收的鎖存訊 號142。SA180接收SA預充電訊號138並且判斷提示SA輸入線186、188 (在圖6中清楚可見）。 口鎖存Is 182和寫入驅動程式184分別用於輪出和寫入。鎖存器182可 以疋D型正反(如®所示）或某些其他的鎖存裝置。鎖存器182獲取sa 35 200917274 輸出194上的資料’並且可以是資料鎖存/輸出緩衝模組126的一部分。寫 入驅動程式184接收資料輸入訊號200並且在公用線164、168上提供資剩 該資料可以被放大。資料可以從公用線164、168被提供給位元線的適當的 行。 現參考圖6，顯示示例性儲存單元21〇和相應的位元線預充電電路 212。提供單兀210來說明能夠併入如上所述的記憶單元陣列1〇2的單元的 一種示例性配置。亦可使用其他配置。 如圖所示，單元210包括四個儲存電晶體M1〜M4和兩個存取電晶體 M5、M6。四個儲存電晶體Ml〜M4構成儲存資訊位元的兩個交又耦合的 (two-cmss-coupled)反相器。在讀取和寫入操作期間，存取電晶體M5， M6控^對四個儲存電晶體Μ1〜·的存取。四個儲存電晶體mi〜m4用 作儲存單元。預充電電路212包括電晶體撕、M8*M9。電晶體奶〜 M9可以是PM0Sstn通道刪财⑽〇s)電晶體（如圖所示）或直 他電晶體。在所示出的實施例中，電晶體⑽、M4和⑽〜⑽是pM〇s電 晶體，亚且電晶體奶屬⑽和祕是醒⑺電晶體^晶體如〜 M9 t有各自的源極Msr S9，没極Mdi-D9，以及閘極。 早兀210財字元線214並且可以具有第一和第二位元線m 第^Ϊ二電晶體奶、奶被串_合，並且與也是串聯麵合的第三和第 M3、M4並聯。源極‘、地4輕合到正電源端子·。沒極心、 =原極Ms】爲。閘極‘、Mg2輕合在一起並域合到源極地3。 二=M〇4耗合在一起並且輕合到沒極—。汲極⑹、.輕合 原極M⑽合到沒極Md2。源極M-合到汲極1源極 位元_缝且分麻示與位元線156、158相關聯的 圖所容Z裝置22g、222可以是分立的儲存電容器（如 電容。/ 表不在母條位元線⑼、158處測得相對於參考電位的 36 200917274 位元線預充電電路212經由位元線預充電輸入226接收位 訊號224 ’該位元線預充電訊號议被提供給閘極^〜^板預充電

Ms9柄合到電源端子Vdd。沒極Md々合到源極‘並且沒極’、、 極MD8。 D9褐合到汲 透過字元線2M的判斷提示來啟用對單元21〇的存取 制存取電晶體M5、M6。通常，第二位元線158的電塵電位可以:二控 的電《電位的峨（⑽）。單元別具有三種操作模==立 彳纖咖，字_14繼觸㈣增 在讀取模式_，透過難電三者位元線156、158來啟 字兀線214然後被判斷提示，從而啟用電M5 = ° 158。電荷被維持的位元線被牵引到vdd。被放電的位= 在寫入模式期間，將要寫入的值應用到位元線156、158

錄被=斷^_示並且要儲存的健鎖铜單元別中。寫入《程式覆L (ovemde) K態敝功合的助ϋ。 SA i參2^0圖和7s’A顯示☆包括SA預充電電路232的SA電路230的示意圖。 18〇 預充電電路232可以被用作SA⑽的-部分或者替代 T1〜T4，知裳路230包括構成SA單元234並且被交叉耗合的五個電晶體 兩二Ή U電晶3體丁5。SA預充電電路232包括三個電晶體T6〜T8。 ^曰-曰），甘可以是脱^或11通道M〇SFET (NM〇S)電晶體（如圖 «二。二：、他电晶體。在所示出的實施例中，電晶體T2、T4和T6〜T8 疋PMOS電晶體，並且雷晶㈣下】 體ΤΗ8具有各自的=體T1、Τ3和Τ5是麵電晶體。每個電晶 U结 SrSS，及極Td™，以及間極丁㈣。 雷曰二Γ電晶體T1、T2被串聯輕合，並且與也是串聯麵合的第三和 日日、Τ4並聯。源極Ts2、丁84耗合到正電源端子Vdd。汲極TD2、 37 200917274

Tm耦合到源極TS1、Ts3。閘極TG1、TG2耦合在一起並且耦合到源極Ts3。 閘極τ〇3、τ〇4耦合在一起並且搞合到汲極Tm。汲極、τ〇4可以分別耗 合到可以被稱作SA公用線的公用、線186、188。及極TD1、Τμ輕合到源極 TS5。閘極&可以耦合到SA啟用輸出190。汲極耦合到負電源端子 Vss。汲極Tm、Τ〇6耦合在一起。沒極ΤΐΜ、Tm耦合在一起。 SA預充電電路232經由SA預充電輸入192接收SA預充電訊號138, 該SA預充電訊號138被提供給閘極&〜Tg8。源極4、&⑼合到電源端 子Vdd。及極tD6麵合到源極tS7並且汲極tD8耦合到没極丁〇7。 反相器240'242耦合到公用線186、188。公用線186、188之一被提 供給鎖存器=2的資料輸入D。雖然第二公用線188顯示為麵合到資料輸 入D，但是第一公用線186可以耦合到資料輸入D。 現參考圖8和圖9，顯示流程和時序圖。時序圖包括根據時鐘訊號· ^個訊號和順序讀取訊號3〇2。順序讀取訊號3()2指示順序讀取模式。對 你^出的不例’當順序讀取訊號302為服11 (高）時，處理器在順序讀 下進行操作；頻處理器在離散讀取模式下進行操作。時序圖包括 子讀―喊删，位元線訊號（霞位準）3〇6、獅，sa啟用訊號训， W 3^^ 312 ’ SA位元B訊號3U ’行選擇訊號316ΐ·Μ，和指令輸出 咖細來描錢糊的若干個倾，但是絲圖可以被 U改以應用於其他的時序圖和/或本發明的實施例。 理哭以在步驟399處開始。在步驟400，產生讀取訊號以從諸如處 如：之類的處理器記憶财讀取指令字組。在步驟撕，例 碼和行解碼碼益112和灯解碼器114來對所接收的指令字組位址進行列解 沿字元固字元線定位時’處理器前進到步驟4〇3。當處理器 令時，可令時’處理器前進到步驟撕。當從多個字靡賣取指 7時可以重複步驟400〜432或者其任一部分。 在步驟4G3 ’處理n產生順序讀取峨迎，透過上升邊緣挪來顯示。 38 200917274 ίΪ140! 320 300 w ^ Γ &理$可以執行任絲為順序讀取做準備。所述任務可以 令r能’設定胁產生擴充字元線喊的參數，對讀取週 r 賊電位稀，賊電公_，科。贼字元線 «•係才曰在位疋線/刀隔增大的時間期間被增大的字元線脈衝。 執行=Γ處理器產生離散讀取訊號。在執行了步賴或概之後， =驟407，與指令字組相關聯、沿—條字猶的單祕元線被預充 6二=對位=線的前—次預充電沒有認知和/或位元線的預充電的時序 可以重複步驟4〇6和7或407。當控制不能確定位元 職魏誠者當前讀取猶的雜時，鋪可能财—次預充 知。讀取順序的狀態可以包括字樣的狀態，例如字元線何時被 序可之，時間量超出預設時間段時，位元線的預充電的時 由於 ^。&從取後—次預充電事件起的時·超出預設時間段時， =於不正㈣位猶分隔量導致不能夠執行準確讀取。因此 前執行預充電。當控制對位⑽的前—次預充電有認 預充電的時序已知和/或正常時，可以不重複步驟4〇6和4〇7。 ’ 了前—次預充電之外，控制可雜據#前預充電的認知、時序和狀 預充電。可以在順序讀轉式下的任__產生預充令以$ :預，。因此’可以於前—次預充電來獨立地重複步驟概* 4。:， =步驟424期間或步驟424之後重複並執行步驟術。換言之n 二前子元線的指令尚未被接收和/或執行，但是可以在步驟似和切= 仃另-次位元線的預充電事件。可以產生預充電命令訊號來執行 曰 控制參數可峨更新以負責根據就電命令訊號喊行的触 =電命令職產生時，湖可以在#前的操作模式（例如順序讀田 j散讀取赋）下繼續進行操作，或者可以改魏作模式。例如，^ 嗔取模式下進行操作並且一旦產生預充電命令訊號時，控制可以二行 39 200917274 預充電並且繼續在順序讀取模式下進行操作或者開始在離散讀取模 行操作。 在步驟408 ’處理器根據列解碼位址在時鐘脈衝326的中部產生字元線 透過字元線訊號3〇4的上升邊緣324顯示。字元線訊號綱以脈 、"子在，對第-指令即指令[〇】產生字元線訊號3 存取的後續指令來產生字元線訊_。字元 Γ的^ ΐ 狀態直到檢測到時鐘訊號300釘降邊緣328，並且直到 後續LOW時鐘訊號狀態的中部。這提供了擴充的侧字元週期^ 增大位元線分隔。字元線訊號綱的擴充週期表示為尽。ο 、尚夕ίΐί從單元陣财讀取位元，設置了最小位元線分隔。可以透 二透過時序控制模組來設置該位元線分隔。最小分 所示一。在"個實施例中，如最大位元線分隔BL_ 至少3(CV /ίΓ ^讀_允許大鱗於最小分隔驗讀分隔加上 元線八^〜财，設定擴充字元週_允許大約15崎的位 所產二字元線直接與用於特定指令字組的讀取週期數或者讀取 的準確讀取的可能性/的指令數相關。附加的分隔增大對每個讀取週期 i 取存’例如在順序讀取模式下’控制負責在讀 位元線分隔範圍可以被儲存並用於確保位元線丄 t隔的範圍内。控制可以具有與在一個或多個讀和取小 f預設預^資訊。根_鐘頻率，隔量相 ，或者對單:欠縣電執 ㈣^ h下進行操 頻進=:，並且在.讀取默下錢縣i行=離紐式下以高 爾位増大。大約在子碰訊⑽的下降邊請出現 40 200917274 取大位兀線分隔JBLmax。字元線訊號的產生導致在位元線的電遷之間的 位元線分隔。 淫ίΓΓ12,諸如一個行選擇訊號316之類的行選擇訊號被產生用於選 擇者與指令相關聯的位I線對。根據行解碼位址來產生 I擇訊號。可以將行選擇訊號提供給諸如行多4122之細行多工器， 當的位元線。該獅可以和/錢字元線職的產生的相同時段 在ίϊΓΛ隨著行選擇訊號的產生，公用線的電壓電位開始分隔。 m 300 〇 sT" 334ΐ·Ν^"， ^衝]_Ν。SA啟用訊號310啟動从單元。 例如’ SA啟用峨310可以啟動第五電晶體St5，該第五電 過單元的電流，並且檢測並放大SA位元A訊號312和/或^ 訊號314。對每個所選擇的單元來檢測並放大sa位元a值和/或认位 Ϊ引it個早疋，第一公用線被牽引到電她遞，並且第二公用線被 在步驟416，產生指令輸出訊號318，其包括來自每個所選 *則指令的資料。如箭頭372in所示’根據认啟用訊號彻的的 Γ-1ΝΑ^產3旨令輸出訊號318的每條指令部分。每個所選擇的單元，SA 兀值或者SA位Β值被提供給鎖存器。在被鎖 Α訊號312或SA位元β訊號31 二:: 在:驟仍，使字元線訊號綱不被啟動或者使其從腿 讀狀_。不被啟_字元線訊號烟導致 ^^到 位元線之_電位隨時間和讀取週期的逝去而減小干^;移。 所示，第一位元線的電壓電位相對於第一 ’ 週期確保在沿字元線的最後-個讀二 在步驟仙，當多條指令沿單個字元線被讀取時，控制前進到步驟伽， 200917274 否則控制前進到步驟419。在步驟419，當產生另一讀取訊號時 到步驟401 ’否則控制可以結束。 在步驟420，指令計數器被增大—⑴。在步驟42卜行位址可以被線 性地、順序地或以插入的方式提前。在步驟似，控制判斷指令計數 大於最大齡魏H值。最大齡計數驗可岐預設的私錢存的值。 =指令計數器不大於最大指令計數器值時，執行步驟424，否則控 步驟419。在步驟419，當產生另一讀取訊號時，控制返回到步驟4〇】 則控制可以結束。 φ 在步驟424 ’ -旦檢測到下一時鐘週期的上升邊緣，从啟用訊號 就從HIGH狀態跳變到L0W狀態，並且產生SA預充電訊號以對队 線進行預充電。透過SA公用線之—的从位元3訊號3M的上升邊緣35〇 時鐘錢300的上升邊緣。這說明SA公用線之間的電位減小。應注意，= 於預充電sa公用線的能量小於用於預充電位元線的能量。例如，用ς 電SA公用線的能量可以大約是用於預充電位元線的能量的轉。， 相對於對每個讀取週期執行位元線預充電，在對每個讀取 電時可節雜4。 在步驟425 ’執行行解碼以確定與下一指令相關聯的位元線。在 426 ’產生諸如-個行選擇訊號316之類的下一行選擇訊號，並且从 線的電壓電位開始分隔。 在步驟428，啟動SA啟用訊號310。SA啟用訊號啟動SA單元 SA啟用訊號可以啟動第五電晶體&該第五電晶體^啟用透過§ ’ 的電流，並且對每個所選擇單元來檢測並放大SA位元A訊號3 2 元B訊號314。 ^ 〇八位 在步驟432，產生下-指令輸出訊號。對每個所選擇的單元，队位 ^值或者SA位B值被提供給鎖存器。在被鎖存器接收之前，Sa位元 號312或SA位元B訊號314可以被倒置。鎖存訊號可以被產生以鎖存从 位凡A值或者SA位元B值，從而產生指令輸出訊號。 42 200917274 大並可以#前讀取週期產生SA啟用訊號和鎖存訊號來獲取、放 ΐϊίΓίΙ令細聯的位元資訊。可喊生感應放大訊號來對 單元檢測位71線分隔。可以隨著字元線訊號和 存並且提#似㈣絲毅大峨。辆1單元雜元資訊可以被鎖 旦卢 所述位元資訊在輪出訊號中被表示為指令。一 =成4 432 ’處理器可以返回步驟物並且對下一指令重複步驟㈣— 並行驟意欲作為朗性的示例；根據細，可以順序地、同步地、 "仃也或者以不同的順序來執行所述步驟。 嫌。樹以從步驟 的處理器_讀取-個或59'69之類 h、+ /驟442子兀计數器被初始化。字元計數器 期間恤I 刪隔 开。Γιΐ!字位址被接收到時’控制可以存取與每個字元相關聯的單 個字:相關聯::與第:個字元相關聯的單元之前，控制可以存取與第- =可以以任何順序來存取與每個字元相關聯的字元線。當存取每^字元 線時，可以執行圖8的方法的步驟4〇2〜432。 2驟446 ’存取與第一或當前字元線相關聯的單元。在步驟桃期 彻’，斑當可^= 關=32。在步驟偷，_可以對應於步驟 驟可以線=;在步驟侧，該步 夺盘片―1 + 、二由產生第一子讀《來存取當前字元線。在產 _ = : _輕的（―個或多個）指令輸纽號後，控制前 在步驟桃’字元計數器被增大。在步驟45〇，當字元計數器大於最大 43 200917274 Γΐί時1Γ前進到步驟453，否則前進到步驟452。在步驟453，告 時’控制可以返回到步驟441，否則如步_所示二 間，控制可以執行在====。在步驟452期 407,纽竹/ 在步驟极八，5亥步驟可以對應於步驟 所述下一予元線相關聯的第二或下一組位元 絲存取所述下—字元線。在= 返回到適當的（一個或多個）指令輸出訊號後，控制 行择ϊί相11 ’齡—觀錢龄法。纽職在__式下進 丁細乍時，可以執行以下步驟咖〜622。方法可以從步驟599開始。 在步驟600，接收和/或產生讀取命令以執行對指令以的一系列讀取。 與單個字猶风械聯。在步驟602，程式計數· Ρι被設

驟2 在步驟綱’在與字元線相關聯的位元線上形成預充電。在步 =〇6，根據铸6〇4的預充電產生輸出指令訊號。可以根據 的碩取來產生輸出指令訊號。 _X 透過讀取齡μχ ’處理H執行程式^從處邮記舰接㈣令並且通 執行所述指令。在處理齡1_χ時，諸如儲存程式魏11值Ρι的程 :二之類的程式計數H可以麵於追蹤程式的當前位置。處理器根據 二!，-x來決，要執行的任務。指令ι χ可以包括分支指令。當接收到分支指 i决二處，器可以被導向於沿不同於之前被判斷提示如字元線152γ的字元 取單凡。因此’並非被增大到下一順序指令的程式計數器可能被改 程式中的某個其他位置，或者另一程式計數器可能被使用。 妹I在Ϊ驟608 ’當程式計數器值P1等於指令χ的編號時，控制在步驟609 6° 。當程式計數器值巧小於所讀取的指令X的編號時，控制前進到步驟 。在步驟610，控制增大程式計數器值。 可以在相同的時間段和/或並行地執行以下步驟614〜62〇。在步驟 200917274 614，控制檢查是否設定了預充電旗標 — -次預充電，例如步驟6G4的預充 電旗^7咕不已經執行了前 可以前進到步義，否則控制可次預充電時，控制 前一椒常。當 可以前進到步驟62Γ ㈣，控制前進到步驟622，否則控制 接收娜败蝴_謝吻另-組指令]w。當 ^。]刀从々知，控制可以前進到步驟624，否則控制可以前進到步驟 行諸L執r分支指令時，處理器可以從當前的指令㈣財分支出來以執 日7 iw之類的其他齡。因此，處理器可崎止執行1^前字元绫 风相關聯的順序讀取 ㈣彻^刖子瓜線 取。在圖12中，顯干，二:子疋線15〜相關聯的另-順序讀 相關聯，而#a ‘、6^ _的―部分。指令㈣的組可能與字元線152υ

且可能與子70線1521相關聯。顯示“分支出來(BRANCH 分支指令被產生和/或接收並且將沿不同的—字元線 采4取早儿。透過步驟624〜638來執行指令㈣。 2為示例’當產生分支指令並且控制導向於“迴圈，，⑷一）時， :二:順ίΓ並且可以執行多次預充電事件。^^ 八1 §執仃分支指令時，處理器可以跳躍到—組指令並且執行該指 =〜人或者重複地執行該指令組。執行了指令組的處理器可以在程式中 =續:或者返回到順序地接在分支指令之後的指令。返回指令可以被接收， ^且。指不處理器返回到在分支指令之後的指令。在完成原始順序讀取的 王程之前，可以執行多次預充電事件。 由於接收到分支指令，所以在步驟624執行另一次預充電。當控制對 認知和/或當分支指令已經產生時’控制可以預設地(default) 在=驟621，控制產生另一輸出指令訊號。輸出指令訊號可以步驟604 勺預充龟或另一次預充電為根據。在步驟624，控制對位元線執行預充電。 45 200917274 為了存取指令1Λν的組而執行該 在步驟628，栌制將妇々 兄电。 產生鮮入柄數1減為等於卜在步驟630，控制 產生射日令,w_聯的輸缽 徑剌 在步驟632,當程式古% 儿 結束，或者當繼續指令^ΓΡ2等於指令以的編號時，控制在步驟634 取的指令W的編號時十制^到步驟6〇4。當程式計數祕Ρ2小於所讀 計數器值Ρ2。 制則進到步驟630。在步驟630，控制增大程式 在步驟638，控制彦+ , 利座生另—輪出指令訊號。該輸出指令訊號可以步驟 626的預充電或另一次 和/或執行步驟614〜620 知/赤抽~充电為根據。在讀取指令i-w期間，控制可以重複 見彡考® 13 ’為朗被延麵處理器記憶齡元制預充電的訊 在各種日㈣和條件下發生位元線罐_充電。在較慢的處理 =、里、:率期間’可以發生附加的預充電。當時鐘速率較慢或者被減小時， 1被減小。然而’隨著時鐘速率的減小，預充電事件之間的時間段增大。 田，時鐘速率變慢崎低辨時，㈣可以在離散讀取模式下進行操作， 執行5的預充電和/或重複地判斷提示與當前字元_聯的字元線。 、當時鐘速率被減小時，預充電可以被延遲以減小汽漏。當位元線被充

分地預充電時’ $漏可能處於最A速率。在就電事件之後，_的量和 速率遞減。 對預設的時間段，可以發生預充電的延遲。當時鐘速率增大時，控制 可以返回正常的預充電時序。此外，可以緊接在字元線訊號的產生之前執 行預充電。這使預充電間的時間最大化並且減小功耗。換言之，透過延遲 預充電直到緊接在字元線訊號的產生之前，可以減小功耗。 圖13 k供當時鐘速率被減小時的不例。時鐘訊號71〇、字元線訊號 712、預充電§孔说714以及位元線訊號716和718被示出。如透過時鐘訊號· 710的上升邊緣720w之間的增大的時間所示出的，時鐘訊號71〇的速率從 較高速率改變到較低速率。ΔΤ!表示時鐘訊號710的第一和第二時鐘脈衝 722〗和722s之間的時間段。ΔΤ2表示時鐘訊號710的第二和第三時鐘脈衝 46 200917274 722s和7223之間的時間段。ΔΤ2大於ΔΤι。 。在時間&ΔΤ2細’處理器可以抑制預充電。該預充電的延遲減少 。朗可諸如騎(降_) γ晶體的電晶體’諸如和接地之類的參考電位之 間^己憶早兀中耐漏的電流量。對位元線訊號716和718示出 Vl 和 V2 〇 州！ίί Γϋ，如位元線麟電流iBL所示，電流可以麵6中和Vss ，日日_ M6和M3洩漏。當電晶體M6和M3處於OFF (關斷）狀離 時存在賴電流。隨著位元線分關增大，位元線電流恤減;;騎）狀I、 如圖所不’位元線716和718包括兩次預充電事件朽和朽。第一預 =事j牛P1在預充電訊號川的第一個上升邊緣730]處開始並且在時間ti 、ϋ二預充電事件P2在預充電訊號714的第二個上升邊緣73〇2處開始 =且在時間結束。當時鐘速率較高時發生第―預充電事件ρ卜並且 鐘速率較低時發生第二預充電事件P2。 田 —在諸如字元線訊號712的上升邊緣·〗和离之類的上升邊緣 =線分隔開始。因此，在時間ti，位元線716、718開始分隔。仰表示 ^段ΔΤ4期間由於茂漏而使用的電荷，仏是時^和。之間的時間。 Q2表不在時間段仏期_於預充電位元線而使用的電荷，瓜是時 的時間。透過等式1來提供電荷AQl和的2，其中isc表示電晶體3 〇電〜，例如用於預充電電晶體的PMOS飽和電流。 Δβ = Δρ2 = . δγ4 = . ατ6 ⑴ 控制抑制預充電直到時間，而不是在時間b進行預充電。可以根據用 库^充電位元線716和718的預定時間量、當前時鐘速率和時鐘脈衝的時 =和/或字元線訊號的下一上升邊緣的預定時間來決定時間h。當讀取存取 ^期和/或字元線訊上升邊緣被職時，如上升邊緣娜所示，可以在 =曰1 h開始執行預充電。換言之，緊接在所預見的字元線脈衝之前執行預 電。ΔΤ5表示時間b和ts之間的時間段。在時間段犯期間，電荷⑽抑 保存。然而’由於開關電荷（switching吐肛淠）AQsw與諸如用於預充電 47 200917274 位元線716和718的預充電電路之類的開關預充電裝置相關聯，所以透過 等式2來提供所保存的淨電荷。 ^Qn = ^Qsv ~ (2) 透過等式3來提供開關電荷，其中c是預充電裝置的電容。電容 還可以包括相應訊號線的電容。 ^sw (3) 在此公開的無線網路裝置和系統可以符合諸如8〇2 U、8〇2 Ua、 802.11b 8G2.11g、8G2.11h、8G2.11n、8G2.16 和 8G2.2G 之類的 IEEE 標準。 此外’在此公開的實施例可以利用和/或包括藍牙裝置和技術。 /現參考圖14 ’ CPU 760包括抓取/解碼模組764，該抓取/解碼模組764 從諸如指令快取766之類的記憶體中抓取並解碼順序指令和分支指令。可 以預先預取回並解碼某些指令。僅作為示例，指令快取服包括順序指令 卜768-S2、...和768_S6 (總稱為順序指令綱）。僅作為示例，指 ^取766還包括分支指令7_、獅2和768·Β3 (總稱為分支指令 _)。可以理解，可以以任何順序來排列分支指令和順序指令。 碼模組764或CPU76G的另一元件包括程式計數器（PC)765。 ϋ 保持追縱指令快取766中下一指令的位置。CPU 760還包 取二776 ’該分支綱模組™預測分支指令的結果以提高預抓 的可CPU湖的指令快取766之類的記憶體中連續 令並ίΐ CPU76G處理指令時，從連續的儲存位置中抓取指 被^以使得ίίΐ從記憶體中被抓取時，CPU 760中的程式計數器加 計數器765和執列:的下一指令的位址。繼續抓取指令 '增大程式 、7執仃扣令，直到遇到分支指令。 改變分執行時改變程式計數器765中的位址並且導致控制流程 令包括jump (跳蹓、分支指令可以包括條件和無條件分支。示例性分支指 )、test (測試）和有條件的跳躍（例如批if池如a% 48 200917274 等）、can (顆）、return (返回）等。跳躍指令導致cpu 76〇域件地將 程式計數器TO的内容改變到特定值，例如程式接下來要執行的指令的目 標位址。 測試和有條件的跳躍指令導致CPU76〇職狀態暫存器的内容、比較 諸如快取㈣《者齡另-戦，並域_雜賴輕據結果跳躍 到目標位址。指令不但導致CPU無條件地跳躍到新的目標位址，而且 保存程式計數器紛的值以使得CPU76()能夠返回該程式位置。返回指令 ，致CPU·糊«後-個_齡保麵減計數器的值，並且將程 式流程返回到所取回的指令位址。 早期，CPU被設計為-次僅執行一條指令。對於這樣的cpu，下一指 2是順序齡還是分支齡並不重要。更·的CPU在CPU不⑽區塊或 =級中同時操作若干條指令。換言之，CPU可以是管線化並且包括兩個 =個官驗。當齡被抓取時’其刻人錄的U令透過cpu内 的管線級直到其完成執行。 ^線化CPU令，通常直到分支指令到達管線中的晚、級，才知道該分 2々是否纽變程式流程。此時，CPU已經抓取其他的指令並且正在管 早級執行它們。如果分支導雜式流程的改變，那麼在該分支後的 二有指令必須被丢棄。此外，由分支指令的目標位址所指定的指 7 ’、須被抓取。丢棄中間指令並且抓取目標位址處的指令產生處理延遲。 ，了緩解延遲，分支預測模組776預測分支指令的可能結果然後根 的二罢抓取後續的指令。分支預測模組776可以包括對條件分支指令 的、·，。果作出預測的分支歷史模組780。 堇不例’分支歷纽组可以包括透過分支指令位址或其他適 “結果二’或多個位的陣列。每—位元儲存—個或多個分支指令的 存1二果ϋ如果上一次執行/分支指令時進行了分支，那麼該位元儲 " 二次執行分支指令時沒有進行分支，那麼該位元儲存〇。可以 其他$準的位疋來實^更複雜的標準’例如B中的A (AGUtGfB)標準或 49 200917274 為了預測分支指令，分支預測模組776得 分支歷史模組78()的内容。以單個位元為例，對二支指^的=== =是=支指令的前-次執行的結果。在分支指令被執 二之 後，以實際的分支指令結絲更新分支歷史模組78〇。 執仃之 ，據本發明’透過在存取與相同字元線相關聯的所預測 時’減少賊電事件和/或_字元線的繼提示 ^ 當：抓取管線處理器中的後續指令時，cp請可^多 個分支指令。當遇到分支指令時’分支預測模組776個與分支指令相 %的預測f料來腳辭可齡進行分支。_賴絲，cpu載入相應 的分支齡並且繼續其㈣彳越齡。多赋存取控纖__地使用 如上所述的順序讀取模式或離散讀取模式。 現參考圖15A〜15F ’顯示包含本發明的教導的各種示例性實現。 現在參考圖1SA ’可以在處理器犯中實現本發明的教導以存取硬式 磁碟機（HDD) 500的處理器記憶體517巾的記憶單元。胞^⑽包括硬 碟機元件（1^ — _1111办，1©八）501和1©0印刷電路板（1^)5〇2。 HDA501可以包括諸如-個或多個儲存資料的碟片之類的磁性媒體5〇3,和 讀取/寫入裝置504。讀取/寫入裝置5G4可以設置在制動臂（aet_rarm) 505上’並且可以讀寫在磁性媒體5〇3上的資料。另外，〗仍八5〇1包括使磁 性媒體503旋轉的主軸馬達506和開動制動臂505的音圈馬達（VCM)507。 剷置放大器裝置508將在讀取操作過程中放大由讀取/寫入裝置5〇4產生的 訊號，並且在寫入操作過程中將訊號提供給讀取/寫入裝置5〇4。 HDD PCB 502包括讀取/寫入（R/w)通道模組（在下文中稱作“讀取 通道509、硬碟控制器（HDC)模組510、緩衝器511、非揮發性記憶體 512、處理器513和主軸/VCM驅動器模組514。讀取通道509處理從前置 放大器裝置508接收的和發送到前置放大器裝置5〇8的資料。hdc模，纟且510 控制HDA501的元件’並經由！/〇界面515與外接裝置（圖中未示）進行 通#。所述外接裝置可以包括電腦、多媒體裝置、行動電腦裝置等等。J/0 界面515可以包括有線和/或無線通信連結。 50 200917274 HDC模組510可以從、讀取通道5〇9、緩衝器5n、非揮發 性§己憶體512、處理器513、主轴/VCM驅動器模組514和/或I/O界面515 接收資料。處理器513可以處理資料，包括編碼、解碼、滤波和/或格式化。 經處理的資料可以輸出到HDA50〗、讀取通道5〇9、緩衝器511、非揮發性 記憶體512、處理器513、主軸/VCM驅動器模組514和/或！/〇界面515。 HDC杈組510可以利用緩衝器511和/或非揮發性記憶體512來儲存與 HDD500的控制和操作相關的資料。緩衝器511可以包括dram、sdram 等。非揮發性（NV)記憶體512可以包括快閃記憶體（包括和n〇r 快閃記憶體）、相變化記憶體、磁性RAM或其中每個記憶單元具有多於兩 種狀態的多態記憶體。主軸/VCM驅動器模組514控制主軸馬達506和VCM 507。HDD PCB 502包括向HDD 500的元件提供電力的電源516。 現在參考圖MB，可以在處理器兄4中實現本發明的教導以存取DV〇 光碟機518或CD光碟機（圖中未示）的處理器記憶體537中的記憶單元。

DVD 光碟機 518 包括 DVDPCB519 和 DVD 組件（DVDA)52〇cDVDPCB 519包括DVD控制模組52卜緩衝器522、非揮發性記憶體523、處理器 524、主軸/FM (饋送馬達）驅動器模組525、類比前端模組526、寫入策略 模組527和DSP模組528。 DVD控制模組521控制DVDA520的元件並經由I/O界面529與外接 裝置（圖中未示）進行通信。所述外接裝置可以包括電腦、多媒體裝置、 行動電腦裝置等等。I/O界面529可以包括有線和/或無線通信連結。 DVD控制模組521可以從緩衝器522、非揮發性記憶體523 '處理器 524、主軸/FM驅動器模組525、類比前端模組526、寫入策略模組527、 DSP模組528和/或I/O界面529接收資料。處理器524可以處理資料，包 括編碼、解碼、濾波和/或格式化。DSP模組528執行訊號處理，例如對視 訊和/或音頻進行編碼/解碼。經處理的資料可以輸出到缓衝器522、非揮發 性s己憶體523、處理器524、主軸/FM驅動器模組525、類比前端模組526、 寫入策略模組527、DSP模組528和/或I/O界面529。 DVD控制模組521可以利用緩衝器522和/或非揮發性記憶體523來儲 51 200917274 存與DVD光碟機518的控制和操作相關的資料。緩衝器522可以包括 DRAM、SDRAM等等。非揮發性記憶體523可以包括快閃記憶體（包括 NAND和NOR快閃記憶體）、相變化記憶體、磁性或其中每個記憶 單元具有多於兩種狀態的多態記憶體。DVDpCB519包括向DVD光碟機 518的元件提供電力的電源530。 DVDA520可以包括前置放大器裝置531、雷射光碟機532和光學裝置 533，該光學裝置533可以是光學讀/寫（〇RW)裝置或光學唯讀（〇R)裝 置。主軸馬達534使光學儲存媒體535旋轉，並且饋送馬達536相對於光 學儲存媒體535來致動光學裝置533。 菖從光學儲存媒體535 s賣取資料時，雷射光碟機向光學裝置5幻提供 讀取功率。光學裝置533檢測來自光學儲存媒體535的資料，並且將資料 發送到前置放大器裝置531。類比前端模組526從前置放大器裝置531接收 資料’並且執行諸如濾波和A/D轉換之類的功能。為了在光學儲存媒體535 寫入資料，寫入策略模組52?向雷射光碟機532發送功率級和時序資料。 雷射光碟機532控制光學裝置533以向光學儲存媒體535寫入資料。、

現在參考圖15C，可以在HDTV控制模組538中實現本發明的教導以 存取高晝質電視（HDTV) 537的内部記憶體544的記憶單元βΗ〇τν537 包括HDTV控制模組538、顯示器539、電源54〇、記憶體54卜儲存裝置 542、網路界面543和外部界面545。如果網路界面⑷包括無線區域網路 界面，則天線（圖中未示）可以被包括。 HDTV 537可以接收來自網路界面543和/或外部界面545的輸入訊 號’可以經由_、細嶋轉和/或衛絲發送和接㈣料。 制模組538可以處理輸人訊號，包括編碼、解碼、濾波和/或格式化，^ 生輸出訊號。輸出訊號可以發送到顯示器539、記憶體54卜儲、 網路界面543和外部界面545的一個或多個。 記憶體541可以包括隨機存取記憶體（RAM)和/或非揮發性 ， ，如快閃記麵、減化記健或射每個記憶單元財㈣兩種狀;的 夕態記憶體。儲存裝置542可以包括光學儲存器，例如dvd光碟機㈣或 52 200917274 硬式磁碟機（HDD)。HDTV控制模組538經由網路界面543和/或外部衣 面⑷向外部進行通信。電源54〇向的元件提供電力。’ 現在參考圖15D，可以在車輛控制模組547中實現本發明的教導以 取車辅546的内部記憶體如的記憶單元。車輛％可以包括車輛控 、’且547、電源548、記憶體549、儲存裝置5s〇和網路界面552。如果網路 界面552包括無線區域網路界面，則天線（圖中未示）可以被包括 =核組547可以是引擎電腦（p()wertrain)控制系統、車身控制系統、娱 ^工制系統、P讀死刹車純（ABS)、導航魏、遠端資訊通信系統、車 I偏離系統、適應性巡航控制系統等。 車輛控制模組547可以與-個或多個感測器554通信，並且產生—個 或多個輸出訊號556。感測器554可以包括溫度感測器、；&〇速度感測器、壓 力感測ι§、旋轉感測器、氣流感測器等。輸出訊號556可以控制弓嗅操作 參數、傳輸操作參數、懸掛參數等。 、 電源548向車輛546的元件提供電力。車麵控制模組547可以在記憶 f 549和/或儲存裝置550中儲存資料。記憶體549可以包括隨機存取記^ ，（RAM)和/或非揮發性記憶體，例如快閃記憶體、相變化記憶體或其中 母個記，單元具有多於兩種狀態的多態記憶體。儲存裝置55〇可以包括光 學儲存裔’例如DVD光碟機和/或硬式補機（HDD)。車輛控纖組547 可以利用網路界面552與外部進行通信。 、 現在參考圖15E’可以在機頂控制模組测中實現本發明的教導以存 取機頂盒578的内部記憶體586的記憶單元。機頂盒578包括機頂控制模 組580、顯示器58卜電源582、記憶體583、儲存裝置584和網路界面奶。 如果網路界面585包括無線區域網路界面’則天線（圖中未示）可以被包 括。 …機頂控制模組58〇可以接收來自網路界面撕和外部界面587的輸入 Λ號可以經φ電纜、寬頻網際網路和/或衛星來發送和接收資料。機頂控 制模組580可以處理訊號’包括編碼、解碼 '濾波和/或格式化 ，並產生輸 出訊號。輸出訊號可以包括音頻和/或以標準和/或高畫質格式存在的視訊訊 53 200917274 ==訊號可以與網路界面585和/或顯示器581進行通信。顯示器58i 可以包括電視、投影器和/或監視器。 =观向機頂盒μ的元件提供電力。記憶體划可以包括隨機存 RAM)和/或非揮發性記憶體，例如快閃記憶體、相變化記憶體 母個記憶單元具有多於兩種狀態的多態記憶體。儲存裝置測可以 〇括光學儲翻，例如DVD光和/或硬式磁碟機⑽D)。 BF’可以在行練置控制模組_巾 存^動裝置589的内部記億體奶的記憶單元。行動裝置测可以包括

1 , f控偷組柳、電源別、記憶體592、儲存裝置593、網路界面 和^部界面599。如果網路界面594包括無線區域網路界面 中未不）可以被包括。 M =動裝置控制模組59〇可以從網路界面测和/或外部界面599接收輸 勺外』界面599可以包括USB、紅外線和/或乙太網。輸入訊號可以 音頻和/或視訊，並且可崎合鹏格式。糾，行動裝置控 ，，可以從諸如鍵盤 '觸控板或單個按紐之類的使用者輸入596接 =入訊號。行動裝置控制模組獨可以處理輸入訊號，包括編碼、解碼、 濾波和/或格式化，並且產生輸出訊號。 i.. 〜行動裝置控制模組590可以向音頻輸出597輸出音頻訊號，並且向顯 =I8輸出視訊訊號。音頻輪出597可以包括揚聲器和/或輸出插孔。顯 7 可以顯不包括選單、圖示等的圖形使用者界面。電源591向行動 = 589的元件提供電力。記憶體观可以包括隨機存取記憶體（键） —^非揮發性記憶體’例如快閃記憶體、相變化記憶體或其令每個記憶單 兀具有多於兩種狀態的多態記憶體。儲存裝置59 例如咖光碟機和/或硬式磁碟機⑽D)。行動裝置可以包括m 理媒體播放器、膝上型電腦、遊戲控制臺或其他行動電腦裝置。 刚文係針對本發明之較佳實施例為本發明之技術特徵進行具體之說 唯熟悉此項技術之人士當可在不脫離本發明之精神與原則下對本發明 進仃變更與修改，而鱗變更與修改，皆應涵蓋於如下巾請專纖圍所界 54 200917274 定之範疇中。 【圖式簡單說明】 圖1為說明離散讀取存取祕對處理器記憶體的操作的訊號時序圖； 圖2為根據本發明實施例的具有多模式存取控制模組的中央處理器（c即 的功能方塊圖； 圖3為根據本發明實施綱包含具有多模式存取控繼組的cpu的電腦的 功能方塊圖； 圖4為根據本發明實施例的多模式處理器的功能方塊圖； 圖5為圖4的處理器的一部分的方塊圖和示意圖； 圖6為根據本發明實施例的補性儲存單^相應的位元線預充電電路； 圖7為根據本發明實施例的感應放大器電路和相應的感應放大器預充電 路的不意圖； 圖8為說明根據本發明實施_操作多模式處理㈣方法的邏輯流程 圖9為說明根據本發明實施例的在圖8的順序讀取模式期間多 = 的操作的訊號時序圖； 处里盗 圖10為示出根據本發明另-實施例的操作多模式處理器的方法的邏輯流程 圖*

圖11為根據本發明實關的預充電方法的邏輯流程圖； 圖12為圖4的記憶體的一部分的方塊圖和示意圖； 圖13為說明處理器記憶體位元線的延遲預充電的訊號時序圖； 圖14說雜縣㈣實施_料分域纖_ cpu ; 圖15A為硬式磁碟機的功能方塊圖； 圖15B為DVD光碟機的功能方塊圖； 圖15C為高畫質電視的功能方塊圖； 圖15D為車柄控制系統的功能方塊圖； 圖15E為機頂盒的功能方塊圖；以及 圖15F為行動裝置的功能方塊圖。 55 200917274 【主要元件符號說明】 10 時鐘訊號 12 字元線訊號 14 第一位元線訊號 16 第二位元線訊號 18感應放大訊號 20!、202、203、204、20M 行選擇訊號 22指令輸出訊號 24ι、24〗、243、244、24n字元線脈衝 26ι、26〗、263、264、26n 上升邊緣 27!、272、273、274、27N 箭頭 28丨、2¾、283、284、28n 時鐘脈衝 30 可變間隙 32i、322、323、324、32N 斜坡部分 38!、382、383、384、38N 下降邊緣 4〇i、4〇2、4〇3、4〇4、4〇n 斜坡部分 41ι、4I2、4I3、4I4、41n 箭頭 42!、42〗、42〗、424、42n上升邊緣 44ι、44〗、44〗、44彳、44n 前頭

45 1C

46 CPU 50多模式存取控制模組 52 區域I/O 54 網路I/O 56記憶體 58儲存裝置 59處理器記憶體 56 200917274 60 電腦裝置

61 CPU 62多模式存取控制模組 63 電源 64記憶體 66儲存裝置 67蜂巢式網路界面 68 網路界面 69處理器記憶體 70麥克風 72音頻輸出 74 顯示器 76使用者輸入裝置 100多模式處理器 102記憶單元陣列 104i_s字元線訊號 106ι_τ位元線訊號 110位址和控制訊號鎖存器 112 列解碼器 114行解碼器 115多模式存取控制模組 116時序控制模組 120位元線預充電電路 120’位元線預充電電路 122行多工器 124感應放大器/寫入驅動程式模組 126資料鎖存/輸出缓衝模組 128ι-υ 行選擇訊號 57 200917274 130μν位元資訊訊號 134輸出訊號 136讀取/寫入模式訊號 138 SA預充電訊號 140 SA啟用訊號 142鎖存訊號 150u、150幻、15(^、150χ，γ 單元 1521、152γ 字元線 154!、1542、154w—i、154w 位元線 155 位址輸入訊號 150! > 156χ 第一位元線 158〗、158乂 第二位元線 16(h、160γ、162丨、162γ 單元 164 第一公用線 166丨、166w-i電晶體 168 第二公用線 1702、170w 電晶體 180感應放大器 182鎖存器 184 寫入驅動程式 186 第一輸入線/公用線 188 第二輸入線/公用線 190 SA啟用輸出 192 SA預充電輸入 194 SA輸出 196 SA輸出訊號 198資料輸出訊號 200 資料輸入訊號 58 200917274 210儲存單元 212位元線預充電電路 214 字元線 220、222 電容裝置 224位元線預充電訊號 226 位元線預充電輸入 240、242 反相器 230 SA電路 300 時鐘訊號 302 順序讀取訊號 304 字元線訊號 306、308 位元線訊號 310 SA啟用訊號 312 SA位元A訊號 314 SA位元B訊號 316丨、3162、3163'3164、316m 行選擇訊號 318指令輸出訊號 320、322、324上升邊緣 326 時鐘脈衝 328、330 下降邊緣 332i、3322、3323、3324、332N SA 脈衝 33^、3342、3343、3344、334N 箭頭 35(^、3502、3503、350N 上升邊緣 352!、3522、3523、352叫箭頭 370〗、3702、3703、3704、370N 上升邊緣 372!、3722、3723、3724、372N 箭頭

500 HDD

501 HDA 59 200917274 502 HDD PCB 503 磁性媒體 504 讀取/寫入裝置 505 制動臂 506 主袖馬達 507 音圈馬達 508 前置放大器裝置 509 R7W通道模組 510 HDC模組 511 緩衝器 512 非揮發性記憶體 513 處理器 514 主轴WCM驅動器模組 515 界面 516 電源 517 處理器記憶體 518 DVD光碟機 519 DVD PCB 520 DVDA 521 DVD控制模組 522 緩衝器 523 非揮發性記憶體 524 處理器 525 主軸/FM驅動器模組 526 類比前端模組 527 寫入策略模組 528 DSP模組 529 界面 60 200917274 電源

前置放大器裝置 雷射光碟機 ORW 主軸馬達 光學儲存媒體 FM 處理器記憶體 高晝質電視 HDTV控制模組 顯示器 電源 記憶體 儲存裝置 網路界面 内部記憶體 外部界面 車輛 k 車輛控制模組 電源 記憶體 儲存裝置 内部記憶體 網路界面 感測器 輸出訊號 機頂盒 機頂控制模組 61 200917274 581 顯示器 582 電源 583 記憶體 584 儲存裝置 585 網路界面 586 内部記憶體 587 外部界面 589 行動裝置 590 行動裝置控制模組 591 電源 592 記憶體 593 儲存裝置 594 網路界面 595 内部記憶體 596 使用者輸入 597 音頻輸出 598 顯示器

599 外部界面 700 箭頭 710 時鐘訊號 712 字元線訊號 714 預充電訊號 716、718 位元線訊號 720〗、7202、7203 上升邊緣 722! 第一時鐘脈衝 7222 第二時鐘脈衝 7223 第三時鐘脈衝 73(h、7302、740!、7402 上升邊緣 62 760 CPU 764 抓取/解碼模組 765 PC 766 指令快取 200917274 768-Bl、768-B2、768-B3 分支指令 768-SI、768-S2、768-S3、768-S4、768-S5、768-S6 順序指令 776 分支預測模組 780 分支歷史模組 399〜432步驟 439〜454步驟 599〜638步驟 BLd 位元線漂移 BLmav 最大位元線分隔

Et 擴充週期 lBL :¾漏電流

Ml〜M4儲存電晶體 M5、M6存取電晶體 M7〜M9電晶體 M〇i〜Md9沒極 Μ〇ι〜Μ〇9閘極

Msr<Ms9 源極 P1第一預充電事件 P2第二預充電事件 Q ' Q 位置 T1〜T8 電晶體

Tdi〜Τ〇8及極 Τ〇ι〜Tgs閘極

Tsi〜Ts8 源極 63 200917274 ti-〜'I4 時間

Vi ' v2 參考電位

Vdd 正電源端子

Vss 負電源端子 △Qi、AQ2、AQsv 電荷 △Τι〜δτ6 時間段 64

Claims (1)

1. 200917274 十、申請專利範圍： 1. 一種處理器，包括： 快取記憶體，其包括： 一陣列； 予7〇線，以及 位元線；以及 -控制模組，其紳取麵_存取所述_ 所述快取記憶針的指令， A彳存取儲存在 其中，所驗讎_娜地執行帛1 離散 元㈣指令，靖，所述第二二^^ 2.如申請專利細第丨摘述的處理器，射所述控娜 ^疋線中的弟-％7C，停用所述第—字元線，並林 — 秦中的第二單元時轉所述第—字元線處於停概態卜“子疋 3·，申請專利範圍第！項所述的處理器，其中當執行所述第 、所述控制模組對所述位元線的第一存取週二 ==第-字讀脈衝，並且選擇性地抑制對所述 ^ 生用於所述第一字元線的第二字元線脈衝。 、’ 4_如申s月專利範圍第】項所述的處 =====模組_連結到_ 元線執行的所述存取週期的數目來決驗第一字 65 200917274 Hr專利範圍第4項所述的處理器，其中當存取所述陣觸第—組單 媒徂私所述控制模組預充電連結到所述第—字元賴—組所述位元線以 徒供所述位元線分隔，並且 據所ί陣列的第二組單元和所述第字元線之間的連結來存 Λ% , ^ —組單時，所述控制模組選擇性地抑制預充電所述一組位元 綠r的至少—個。 述第5項所述的處理11 ’其中當所述第二組單元連結到所 少—個。疋線時’所述控麵組抑預充電所述一組位元線巾的所述至 7 範^5項所述的處理器，其中當所述第二組單元連結到不 中的料，所咖獅編述一组位元線 8 +輪獅罐鐘訊號 9.

   速率時，她鐘峨聽率小於預設 1〇. 述的處理器，其中所述控制模組選擇性地在 敢喂取杈式和順序讀取模式下進行操作。 1·如申a月專利範圍第】項所述的處理器，立 =崎_輸赋， 66 200917274 12. U. 如申糊範圍第i項所述 取訊號以啟_序·^ *二:中所輪麵組產生順序讀 述位元線。 職並絲據财讀㈣絲預充電所 如申請專利範圍第i項所述 控制模組對對每個所述單取2當在離散模式下時，所述 用和位元_錢。 每★存取來執行舰鱗碼、字元線啟 並且 :所述位元線並且執行列位 存取單元時，所述控制模組對第— 進行預充電並且不元線 15 園第1項所述的處理11，還包括—行解碼11，所述行解碼 述行選;======巾職繼組根據所 度王狀縣所選㈣早π巾的位元f訊的鎖存訊號。 16 H丨範’1項所述的處理11 ’魏括—放大歡，所述放大模 組檢測並放大所述第—組單元和所述第二組單元中的位元資訊。 17. 如申請專利範圍第i項所述的處理器，還包括 制模組經由所述列解碼器產生字元線城以存取所述第-組單Γ 18. 如申請專利範圍第17項所述的處理器，其中所述字元線訊號定義擴充 時間段以增大所述位元線分隔。 67 200917274 元 19.如申請專利範圍第18項所述的處理器，其中所述擴充時間段增大位 線分隔時間並且將所述位元線分隔設定在預設電壓。 以預設讀 2〇·如申請專利範圍帛ls項所述的處理器，其中所述擴充時 取週期的數目為根據。 又 2L ^青專利範圍第！項所述的處理器，勒括一行解，其中所述控 制棋組經由所述行解碼器產生位元線訊號以存取所述第_組單元。二 項所述的處理器，還包括一感應放大器，所述感應 放^具有多條公雜，並且在鎖存所述第—組單场所述第二 疋中的位元資訊之前，接收預充電訊號以預充電所述公用線。， A 1項賴處理11 ’其恤蝴_據顯示何 f執丁了縣電的預充賴絲預充電所述位元線。 A 範圍第1項所述的處理器，其中所述控制模組根據所述位 線的則—次預充電的時序來預充電所述位元線。 A如第第1項所述的處理器’其传述控制模組在執行所述 f -字::，啟用所述快取記憶體的所述第二字元線以存取所述 的另—早几時，維持所述第二字元線處於停用狀態中。 圍第:項所述的處理器’其中所述控制模組根據所述第 曰々在離散讀取模式下進行操作。 27, 如申請專利範圍第1項所述的處理器，其中所述處理器 預抵取並解碼 68 200917274 管線中的後續指令，並且還包括分支預測模組，所述分支預測模組預 測作為第一分支指令的所述後續指令之一是否可能被取得。 28·如申請專利範圍第27項所述的處理器，其中所述分支預測模組根據所 述預測並且根據所述分支指令是否涉及沿相同字元線的多次讀取，來 選擇性地在所述分支指令執行離散讀取和順序讀取之一。 29·如申請專利範圍第28項所述的處理器，其中所述分支預測模組包括分 支歷史模組，所述分支歷史模組根據所述第二分支指令的位址來輪出 分支預測資料，並且其中所述分支預測模組將所述預測以所述分支預 測資料為根據。 69