TW200915729A - Semiconductor device - Google Patents

Description

200915729 六、發明說明： 【發明所屬之技術領域】 本發明係有關半導體裝置’特別關於内建有鎖相(pLL，恤记 Locked Loop)環路的半導體裝置。 【先前技術】 ，近年來，也有报多半導體裝置係搭載複數個PLL環路。於 種半導體裝置，要求電路具高速動作時，所職之pLL環路 性大幅左右晶片的品質。為PLL環路的重要特性之一的v__f牿 ? Voltage Controlled Oscillator)^ ’率特性），可錯由測定VCO控制電壓而加以確定。此種PLL 之測定技術揭示於專利文獻1。 s f 16，示記載於專利文獻1之相位同步振盪器(Phase =T tor)的傳達特性測定裝置之結構的方塊圖。圖 16中’低頻振盈柳⑹皿輸出欲败之傳達特性的頻率= 輸，壓控制撼器(VC〇)102。電壓控制振盪器1〇2 之輸出被輸入相位同步振璗器103。相位同步振盤器1〇3包含 _⑽與咖)刚、環路驗電路㈣， 、電壓控制振盡器(vc〇)1〇6 I電壓=振盈器106之輸出將 _位同步振盪器、應之傳達特 ιοί ^ 102 =信號之振幅與相位之“ 【專利文獻1】日本特開昭63_210784號公報 【發明内容】 200915729 然而’圖16中，測定電磨#制 105 , 之連接點附近，者有L : 為止的配線，或者測定器107 時，控制信號將等號的配線存在 振蘯器106之振㈣率變 二=f、、，。果，因電壓控制 1^2㈣峨細請之輸出信號 大二=T:r r，放 慶，經由換衝放大輯子虹㈣振盪電路的控制電 發明之效果 依本發明，由於將電壓控制振盪電路的控 大器輸出到輸出端子，因此可減 ^、'坐由換衝放 控制電歷的測定精度提高。 二 '別疋之雜訊的影響，使 【實施方式】 實施發明之最袪彬能 依本發明之實施形態的半導體裝置，包含 / 放大器及輸出端子。PIX環路係將内建之電麼=、緩衝 制·，經由緩衝放大器而輪出到輸出端子控制振盧電路的控 又’半‘體裝置包含輪人端子，於緩衝放大哭 間更包含比較斋；比較器的—邊輸入端可連接於端子之 其另子，且其輸出端連接^^而 而且，+導體裝置更包含：電屋產生電路 千一 料信號之仏號位準之判斷基準的電壓；及切換 ’、'、串列資 切換動作：於測試模式，將該緩衝放大器之輸接j行下述 的-邊輸人端；而於通常模式，將該電壓產 ，^比較器 該比較器的-邊輸人端。又’輸人端子可為輪 連接於 端子。 ’入串列賁料信號的 甚且，半導體裝置更包含：電壓產生電路，產生作為串列資 200915729 料信號之信號位準之判斷基 切換動作：於測試模式，將物f = ^刀換電路，其進行下述 的-邊輸人端；於通常模式二1 ^之輸出連接於該比較器 ，壓控制振盪電路的輪出：而將哼之輸入連接於該 緩J放大器連接於該比較器的一^輸:端。又5輪出，經由該 入串列資料信號的端子。 賴入&又’輪入端子可為輸 成。又’轉«財，緩衝放A|f可從外部進行增益調整而構 而且，半導體裝置中，。 ，定試模式則可形成能進行增益模式係增益設於- , S,3¾. 署 I , 制振盪電路的控制^入端子f衝放大益可將輸入端連接於電墨控 又，半導體裝置中，哕 制輸入端子與接地間設有^衣=亥電屢控制振蘯電路的控 緩衝放大器的輸入端亦可連接於j f電#^件而構成；該 -端佑:麵接於該頓㈣振㈣路的^輸f元件的另 的控制電壓，經由緩衝放大 ^路中之電昼控制振盈電路 放大盗，因此可不影響PLL ^ 『由於存在緩衝 實施例，參關式轉細說8/路之雜而細峡。以下，根據 ίΜΜΛ. 塊圖圖2施例的半導·置之結構的方 t.ip 1 16 ^ Γ7( ^ 14 ；PLL 15 , 資料輸出端子21a、21b、時鐘輸入端電壓隨輕器19、 彻入分22、輸出端子23、資料輸 200915729 入端子24a、24b。 · PIX環路15將所供應至時鐘 入並倍增，形成㈣資料轉換用之基準時里信號加以輸 2及解串化器18。^環輸出到串化器 内部電路14所輪出之發m子23輸出。 列資料。所轉換之發送串列資i由态】3轉換成發送串 串列資料信號，從資料U作為差動之發送 從外部被供應至;=::2:21b輸出到外部。 料信號，將瓣器16的^ 的差動之接收串列資 轉換成接收串列資料，卜屮作為參考電墨’而由接收器17 列資，成接收資料^出二串化器18將接收串 令在此， 頻率為Fmin，最高振麵率為f職， 的取低振盞 (1) 將Fmin/N以下之日象^士 出端子23之VCO栌制㈣、里A 5就輪入#鐘輸入端子22，測定輪 頻率。 二5旒的電壓(v)。同時亦測定VCO的振盪 (2) 逐漸提局時鐘作號沾斗5 # 覆測定VCO控制仲二的厂麟；且達到Fmax/N以上為止，反 以如上=ί =_及_頁率。 -M;f . 了侍到圖2所示的ν—F特性。 隨搞器19被緩衝，置11中，VC0控制信號一旦於電壓 控制信號在輪出端子Μ :出^子23被輸出。因此，即使有時vco 而不致於影鲤入雜訊，仍不會受到起因雜訊之變動， 视15咐拖。 境圖*1圖明之第2實施例的半導體裝置之結構的方 從實施例1所作變H同之符號顯示相同構件，省略其說明。 子23，將PLLF5^疼為：刪除圖1的電壓隨耗器19及輸出端 衣路15之Vc〇控制信號(以下簡稱控制信號)輪出 200915729 到接收部(接收器）17a。以下，針對PLL環路15、接收部na 半導體裝置的主要部，加以說明。 圖4係依本發明之第2實施例的半導體裝置之主要部的 圖。首先，說明PLL環路15。PLL環路15包含：vc〇(v〇 Controlled Oscillator，電壓控制振盪器)3 卜分頻器 ％、pFD(phase freqi^cy detector，相位頻率比較器)33、電荷泵(chargepump)34、 波 σσ 35。 PFD33比較所供應至時鐘輸入端子22的時鐘信號clkr£f 及分頻器32之輸出健CLKB二者的相位及頻率，因應 果’將UP信號或D0信號輸出到電荷栗％。亦即，輸g 於基科鐘CLK-膽侧率輯時，絲相位延遲^ =up信號；反之，對於基準時鐘CLK-卿係頻 者相位超前時，輪出DOWN信號 ^ 、亡2=34因應所輸入之UP信號及D〇WN信號，各別將電 他&出或者引入而動作。該等電流於濾波器％ 控^壓V1。紐器35形成—種於電容耕〇 ί ΐ

阻兀件R1之串聯電路並聯連接電容元件C2，且將電容元件η C2之-端接地的結構。 # W7L仵U 被矜因it於控制電壓％的頻率而振盡’振盪信號CLKA 被輸出到串化态13、解串化器18及分頻器32。 信號CLKA分頻’形成所分頻之輸出信號 信號於_形成回授桃。因此，就時鐘 一致益32之輸出信號CLKB二者的頻率及相位 级而5，VCO控制電壓VI穩定。 接著’說明接收部17a。 及調^ ”荷泵34之輸_皮器35或VC〇31之輸入） 門G sl沾之ϊΐ加以切換，輸入放大器43的非反轉⑴侧。又， 开姑、切換信號係測試電路50經由輸入端子25所供應。 大器43將輸出連接於電阻串44的一端及電阻元件、的 7 200915729 一知。又’將反轉（一）側輪入連 件RH而與GND連接或者開放，進行士^ ^阻元 由於放大器43之輪出及卩—vfeb ^ 、開關SW2為OFF時， 因此放大琴43作ri輸入經由電_件奶而連接， UJ此欲入窃七^乍為電壓隨耦器而動 π找·

放大器43成為非反轉放大開關SW2為ON時， 表示。 一放大率N以N=(R11+R12)/rU 電阻串44形成電阻元件Ra、处、 的結構^阻元件Rc之一端連接於放大器们接的也 =序串聯連接 比車父态46將(一)侧輸入連接於電、:

將⑴側輸入連接於輪入端* 24a、，將輸出連，點， circuit)41的一邊輸入端。 連接於或」電路(OR 比較器47將㈠側輸入連接於輸 接於電阻元件Ra、Rb的連接節點，二=將(=)側輸入連 的另一邊輸入端。 】出連接方；「或」電路41 比較器48將(-)側輸入連接於輪 接於電阻元件Rb、Rc的連接節點，將輪將「(=)側輸入連 的一邊輸入端。 接於或」電路42 比較态49將(一)側輸入連接於電阻 輸™，將輪== 或」電路41將輸出信號經由端子） 並輸出到解串化器18。 &子27輸出到測試電路5卜 或」電路42將輸出信號經由端子％於 並輸出到解串化器18。 兩出到測試電路51， 從輸入端子24a、24b所輸入之串列資料 於接收器45的四概較器46、47、你、49、與臨界電 200915729 件Rb、Rc之連接節點的 的_)進行比較。輪d 件Ra、Rb之連接節點 出端子27將比較器46、47之^士為^收「益45的輪出端子；輸 輪出端子28將比較器48、4 ;的々力口以輸出。又， 電路41、42的輸出往解串 〜果的或」加以輸出。「或」 imegmted circuit)測言式時 ^ ^ 積體電路⑽，Large sca!e 試電路(輸出控制)51將r 跋(輪出控制)5ί連接。在此，測 號52，往LSI外^輪將出或」電路41、42的信號作為測試輸出信 輸入之測^控制仲從戦電路(輸人控制)50所 sW1 SW1 sw2 〇 ‘二， 電壓vreg直接傳送到電阻串J一端 較器的臨界電壓之V3及；fV2分堡，產生為接收器45中之比 子制電細定時之動作。測定時，從輸入端 a側之信號加以輸入，而將放大器43的 輪入電£攸_ $ 16之定電壓Vreg往控制電壓％切換。 哭43^藉严^關撕2依據輸入端子26之信號而關或開，放大 二 倍之非反轉放大咖^ V2=V1 SW2係ΟΝ時， V2=NxVl 此時，接收器45之臨界電壓V3為·· SW2 係 OFF 時， V3=(Ra+Rb) X V l /(Ra+Rb+Rc)....................式⑴ 200915729 SW2係ON時， V3 二(Ra+Rb)xNxVl/(Ra+Rb+Rc)................式⑺ 又，臨界電壓V4為： SW2 係 OFF 時， V 4=Rax V1 /(Ra+Rb+Rc) SW2係ON時， V4=RaxNx V1 /(Ra+Rb+Rc) VCO控制電麼測定係使用内建於接收器45之四個比較器中 的一個而進行。在此，說明使用比較器46的情況。 ° 圖5係顯示所供應至輸入端子24a的信號Vin之變化的圖表。 (1) 將隨時間增加之如圖5所示的信號Vin ’施加於輸入端子24a。 (2) 比較器46比較Vin及V3二者，為Vin2V3時，輸出高位準信 號，輸出端子27之輪出信號(測試輸出信號52亦同)將產生。藉由 觀測此時之電壓’以測定比較器46的臨界電壓V3。 曰 (3) 依式(1)、（2) ’控制電壓VI可如下從V3而求取： SW2 係 OFF 時， VI =(Ra+Rb+Rc) χ V3 / (Ra+Rb)........... 式 SW2係ON時，

Vl =(Ra+Rb+Rc)x V3/N/(Ra+Rb).................式(4) 接著，說明測試時之開關SW2的ΟΝ/OFF與N倍非反轉放大 态之倍率的設定方法。在此，如圖4所示，令pLL]5之電源電壓 為VDD1 ;令包含放大器43、電阻串44及接收器45的接收部17a 之電源電壓為VDD2(^VDD1^V1由於在0〜VDD1的範圍變 化，因此若從VDD1及VDD2之關係，例如如下設定而將臨界電 壓V3切換成比較器46、47、48、49充分動作的電壓位準即可。 (1) VDD 卜VDD2 時， 使開關SW2成為OFF，將放大器43作為電壓隨耦器使用。 圖6顯示V卜V2、V3與比較器46〜49之動作範圍的關係。 由於VI與比較器46〜49之動作範圍相同，因此即使係以電阻串 44所分壓之V3，比較器仍可毫無問題地動作。 10 200915729 (2) VDD1CVDD2 時， 使SW2成為ON ’令R11及R12之關係如下式： VDD2/VDD1 球 11+R12)/R11，....................式⑺ 並且將放大器43作為N倍之非反轉放大器使用。 圖7顯示V：!、V2、V3與比較器46〜49之動作範圍 VI之動作範圍相較於比較器46〜49之動作範圍係屬_叼關係。 將VI以放大器43放大成N倍，成為比較器可充分=^\因此’ 於以上之說明中，由於V1及％的關係如式圍。 值，”尸，因此並不取決於電阻值的絕對 付到較南之測定精度。 义動而旎 實施例1中，由於將VC0控制信號輸出到以 圖1之輸出端子23所示之處理類比信號專用的端子係 此如 =此’實施例2，’由於將VC()控制信號轉換成比| f =目 g位信號，因此可兼作為LSI的測試電路。從而，可;減= 實施例3 圖§係顯不依本發明之第3實施例的半導體穿 塊圖。圖8中，與圖4相同之符號顯示相同構件裝以=方 ^所示之半導體裝置中，將圖4之電阻R1 阻=: 阻值可變信號’追加用以輸人該電阻 ，的電 電路2〇以從輸入端子29輸入之m電路®。電阻值可變 R—C_1[M : 0]所控制。該電路的端子 43之輸出及反轉㈠側輸入端子。A及B間的電 SW—R-M，各開關以電阻控鮮内f 個開 之控制。第η位元之信號^咖獅：〇]形成·)FF 開關SW—R-n，使其成為⑽時=係編频)控制著 及第⑽號之電阻間的節點加以與端^^將»奶號之電阻 200915729 藉由使圖8之開關SW2成為ON ’並更改電阻控制 R—Control[M : 0]，可改變放大器43之放大率，將V1及"^ 5〜 係如下切換： 的關 僅SW_R-0為ON時， V2=(R11+R12/(M+2))xV1/R11 僅SW_R-1為ON時， V2=(R11+R12x2/(M+2))xV1/R11

僅SW_R-M為ON時， V2=(R11+R12x(M+1)/(M+2))xV1/R11 使全部之開關成為OFF時， V2=(R11+R12)xV1/R11 ㈣吏圖8之開關SW2成為0FF，放大器43作為電壓 隨耦器而動作，形成V2=vi。 ^电i 01主f f體Ϊ =言’揭示於圖1 〇令電阻控制信號R-Contr〇l[M: <、、、位兀的減R_C〇ntrol[4 : 0]，令電阻元件R12 =元件RU之電阻值的3倍(3xRll)之情況。此時 】路内的每〗個電阻為。·刚，u倍〜4倍為止可切換成& 藉由如上述切換放大器43之倍率， 的動作範®較科，具有其效益。4 、Y、,4、的 例中，如圖ii(d)所示，此私哭, l、頁不於圖η⑻〜(d)。此 作，又形成VDD卜vom二2 48 I49於ov附近無法動 情況，藉由使倍率成為4倍，以成U錢為。圖u(a)之^的 之動作範圍使用。如vc 為此於比較裔46、47、48、49 倍率成為4辦，由於超工=、^圖11⑻之lb的情況，使 成為Μ，咖_ 電叙VDD2，因此若使倍率 接著，說明實“的' 49之動作範圍使用即可° 、 的冽試方法。實施例3中，可進行實施 12 200915729 例2所說明之例ττ於圖5的測定方法，甚且亦可進行控制 可變電路20,而顯示於圖12的方法。與圖5不同地，將供廡 入端子24a的電壓Vin採固定電墨。取而代之，以電阻控g = R—C〇ntr〇l[M : 0]切換放大器的倍率，可從輸出端子27之° $ 試電路之輸出信號52)被判定前後的倍率，求取接收器45 電壓。 | 圖12之例中’因倍率在β到γ之間而比較器、46的輸出反轉， 故下式成立： (RaH-Rb)xpxVl/(Ra+Rb+Rc)^Vin^(Ra+Rb)xYxVi/(Ra+Rb 因此可知，VI位於如下之範圍： (Ra+Rb+Rc)x Vin/y/(Ra+Rb) ^ VI ^ (Ra+Rb+Rc)x Vin/p/(Ra+Rb) 依此種結構，由於比較器之動作範圍可不受限制而作測 ^能僅以直流(DC)信號作測試，故可較容易進行測試等之自動測 實施例4 圖13係顯示依本發明之第4實施例的半導體裝置之結構的方 塊圖。圖13中’與圖4相同之符號顯示相同構件，省略說明。 圖13所不之半導體裝置中，將如圖4所示之VCO控制電壓的引 更改成由電荷泵34、VC03 W慮波器35之接點(p點)構成 濾波态35的電阻R1及電容元件α之串聯連接點的q點。測 法與實施例2所說明之情況相同。 實施例2(圖4)中’引出VCO控制電壓之配線的電容與開關 swi之5生電容較大時，將對濾'波11之特性產生影響。本^施例 ^濾波器的結構中，電容元件α之電容值對於電容元件匸2之電 ，值，採較大值。如圖13所示，從q點引出時，即使配線之 ?開關swi之寄生電容多少較大，若對於電容元件c]之電容值 係屬可忽略的值，則對濾波器之特性將沒有影塑。 實施例5 圖14係顯示依本發明之第5實施例的半導體裝置之結構的方 认圖圖14中，與圖4相同之符號顯示相同構件，省略其說明。 13 200915729 圖14所示之半導體裝置中，將圖4(實施例2)之開關SW1、SW2 的測試控制信號之輸入端子25、26整合成一個，使其如下述而動 作。

(1) 通常動作時 SW1 : b 側 SW2 ： OFF (2) VCO控制電壓測定時 SW1 : a 側

SW2 ： ON VI、V2 ' V3及比較器46、47、48、49之電壓關係如圖7所 《不之情況下，由於vco控制電壓測定時，放大器43時常作為N 倍放大器使用，因此可使開關SW1及SW2連動。依此種結構之 半導體裝置，可減少1個輸入端子。 實施例6 圖15係顧示依本發明之第6實施例的半導體裝置之結構的方 塊圖。圖15中，與圖8相同之符號顯示相同構件，省略其說明。 圖15所示之半導體裝置中，將圖8(實施例3)之vc〇控制電壓的 引出點’更改成由電何果34、VC031、滤波器35之接點⑦點)構 成濾波器35的電阻及電容器之串聯連接點的q點。依此種結構， (,：可得到實施例3與實施例4兩邊之效果。 又，將上述之專利文獻等各揭示’以引用方式編入本申請案。 於本發明的全部揭示(含申請專利範圍)之範圍内，甚至依據其基本 技術思想，可進行實施形態乃至實施例之變更•調整。又，二本 發明之申請專利範圍的範圍内，可進行各種揭示要素之多種組合 乃至選擇。亦即，本發明中，包含只要係熟悉本技藝之士即可^ 據含申凊專利範圍的全部揭示、技術思想而思及的各種變开^、 正，係屬當然。 / 【圖式簡單說明】 圖1係顯示依本發明之第1實施例的半導體裝置之結構的方 200915729 塊圖。 圖2係顯示V—F特性的圖表。 圖 塊圖圖3係顯示依本發明之第2實施例的半導狀置之結構％ 圖4係依本發明之第2實關的半導體裝置之主要部的電& ^ : 員不所供應至輪入端子的輸入信號Vin之變化的圖丰 = 咖猶刪第1圖表 塊圖 =、V2、V3與比較器之動作範圍的第2 圖糸顯不依本發明之第3實施例的半導體裝置之結構的方 圖9係顯示電阻值可變電路之—例的電路圖。 圖10係更具體顯示電阻值可變電路之一例的電路圖。 圖11(a)〜⑷係顯不本發明之第3實施例的各電壓之關係 录。 圖12係顯示本發明之第3實施例的測試方法之圖表。 圖13係顯示依本發明之第4實關的半導财置之結構的方 塊圖。 圖14係顯示依本發明之第5實施例的半導體裝置之結構的方 塊圖。 圖15係顯不依本發明之第6實施例的半導體裝置之結構的方 塊圖。 圖16係顯示習知的相位同步振盪器的傳達特性測定裝置之結 構的方塊圖。 【主要元件符號說明】 11、11a〜半導體裝置 12〜驅動裝置 13〜串化器 14〜内部電路 200915729 15〜PLL環路 16〜調節器 17〜接收器 17a〜接收部 18〜解事化器 19〜電壓隨耦器 20〜電阻值可變電路 21a、21b〜資料輸出端子 22〜時鐘輸入端子 23〜輸出端子 24a、24b〜資料輸入端子 25、26〜輸入端子 27、28〜端子 29〜輸入端子 31〜VCO(電壓控制振盪器） 32〜分頻器 3 3〜PFD(相位頻率比較器） 34〜電荷系 35〜渡波器 41、42〜「或」電路 43〜放大器 44〜電阻串 45〜接收器 46、47、48、49〜比較器 50、50a、50b、51〜測試電路 52〜測試輸出信號 101〜低頻振盪器(OSC) 102〜電壓控制振盪器(VCO) 103〜相位同步振盪器 104〜相位比較電路(COMP) 16 200915729 105〜環路濾波電路(FIL) 106〜電壓控制振盪器(VCO) 107〜測定器 Cl、C2〜電容元件 CLKA〜振盪信號 CLKB〜輸出信號 CLK_REF〜基準時鐘 Rl、Rll、R12、Ra、Rb、_Rc〜電阻元件 R_Control[M : 0]〜電阻控制信號 SW1、SW2、SW_R-0 — SW—R-M〜開關 1 VI、Via〜控制電壓 V2〜電壓 V3、V4〜臨界電壓 Vreg〜定電壓 VDD1、VDD2〜電源電壓 Vin〜信號 17

Claims (1)

1. 200915729 七、申請專利範圍： 其特缓衝放大器及輸出· 由該緩衝放大器輸出到該^出端電^控制振盈電路的控制電壓，經 2.如申请專利範圍第1 子，於該缓衝放大器輕於體虞置’其中，包含輸入端 的-邊輪入端連接於該、以:=巧含，該比較器 電壓llti /Λ項之半導體裝置’其中’更包含： '準㈣壓;及切換電路，號位準之判斷基 該緩衝放大器之輸出連接=f: ··於測試模式，將 輸入端子讀入比較器的一邊輸入端；該 產生4電ζ申員之半導體裝置，其中，更包含：電壓 大器之輪出連胁測：tr緩衝放 ίίίΐ==連接於該電壓控制振盡電路二:而 ίί S3!:經由該緩衝放大器連接於該比較器的-邊； 5 子騎人該㈣資料錢的端子。 .申明專利範圍第1至4項中任一ΪΙ2本莫I ^ 該緩其中， 於通常模式i設置’其+ ’鱗衝放大器 調整。 珉曰1為—疋，而於測試模式則設成可進行增益 器，其在項之半導體裝置，其中，該缓衝放大 該緩衡访士。。tfi圍第1至4項中任一項之半導體裝置，其中， ’ @的輸人端連接於該電壓控制振盪電路的控制輸入端 18 200915729 ' 子。 - 9.如申請專利範圍第8項之料體裝置’其中，讀ριχ環路 人端子與接地間财驗電路， 接件=者，串聯電路並聯連 夕兮铱-从成，邊緩衝放大器的輸入端連接於一栌社 控H另—端，而非連接於該_制振盪ΐ= 八 圖式： 19