TW200903781A - Silicon nitride film and nonvolatile semiconductor memory device - Google Patents

Silicon nitride film and nonvolatile semiconductor memory device Download PDF

Info

Publication number
TW200903781A
TW200903781A TW097110781A TW97110781A TW200903781A TW 200903781 A TW200903781 A TW 200903781A TW 097110781 A TW097110781 A TW 097110781A TW 97110781 A TW97110781 A TW 97110781A TW 200903781 A TW200903781 A TW 200903781A
Authority
TW
Taiwan
Prior art keywords
nitride film
tantalum nitride
film
density
memory device
Prior art date
Application number
TW097110781A
Other languages
English (en)
Inventor
Seiichi Miyazaki
Masayuki Kohno
Tatsuo Nishita
Toshio Nakanishi
Yoshihiro Hirota
Original Assignee
Tokyo Electron Ltd
Univ Hiroshima
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Univ Hiroshima filed Critical Tokyo Electron Ltd
Publication of TW200903781A publication Critical patent/TW200903781A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

200903781 九、發明說明 【發明所屬之技術領域】 本發明係關於做爲非揮發性半導體記憶裝置之電荷積 存層而爲有用之氮化矽膜及非揮發性半導體記億裝置。 【先前技術】 現在，作爲由可電性改寫動作之 EEPROM( Electrically Erasable Programmable ROM)等所代表之非揮 發性半導體記憶裝置，係有稱作SONOS(SiliC〇n-Oxide-Nitride-Oxide-Silicon)型或 Μ Ο Ν Ο S (M e t a 1 - Ο x i d e-N i tri d e-Oxide-Silicon)型之層積造之構成，在此等形式之非揮發性 半導體記億裝置中，將夾持於二氧化矽膜（Oxide)之氮化矽 膜（Nitride)，作爲電荷積存層而進行資訊的保持，也就是 ，在上述非揮發性半導體記憶裝置中，經由於半導體基板 (S i 1 i c ο η)與控制聞極電極（S i 1 i c ο η或M e t a 1)之間，施加電 壓之情況，注入電子於電荷積存層之氮化矽膜而保存資料 ，或除去積存於氮化矽膜之電子，進行資料的保存與消去 之改寫。 作爲關於非揮發性半導體記憶裝置之電荷積存層的技 術，對於日本國專利申請公開公報日本特開5 - 1 4 5 0 7 8號 ，係記載以使氮化矽膜與最高氧化膜之界面的陷波密度增 加的目的，於此等膜之中間部分’設置含有許多S i之遷 移層者。 伴隨著近年來之半導體裝置之高積成化’非揮發性半 -5- 200903781 導體記憶裝置之元件構造亦急速地發展微細化，對於爲了 將非揮發性半導體記憶裝置作爲細微化，針對在各非揮發 性半導體記憶裝置，有必要使電荷積存層之氮化矽膜之電 荷積存能力提升，提高資料保持性能，而其氮化矽膜之電 荷積存能力係與膜中之電荷捕獲中心之陷波的密度有關， 隨之’作爲提升非揮發性半導體記憶裝置之資料保持性能 之一手段，認爲將陷波密度大之氮化矽膜，作爲電荷積存 層而使用之情況爲有效。 但’以往係無法測定氮化砂膜中之陷波的密度或分布 ，因此，關於作爲半導體記憶裝置之電荷積存層，要形成 具有多少程度之陷波密度之氮化矽膜，或要形成具有如何 陷波密度之形狀的氮化矽膜，無法得到明確之方向性，另 外，在氮化矽膜之製造過程，控制膜中之陷波的密度或分 布情況係事實上不可能，例如，針對在記載於日本特開5-1 45 078號之技術，從無法直接控制氮化矽膜之陷波密度情 況，設置遷移層於氮化矽膜與最高氧化膜之間。 【發明內容】 本發明係爲有鑑於有關之問題所做爲之構成，其目的 乃提供作爲半導體記憶裝置之電荷積存層而具有有用之優 越電荷積存能力之氮化矽膜。 如根據本發明之第1觀點，一種氮化矽膜，提供屬於 作爲非揮發性半導體記憶裝置之電荷積存層所使用之氮化 矽膜，其特徵乃膜中的陷波之面密度爲5xl01C)〜lxl013Ciir2 -6 - 200903781 e V '1之範圍內者。 如根據本發明之第i觀點，一種氮化矽膜，屬於作爲 非揮發性半導體記憶裝置之電荷積存層所使用之氮化矽膜 ’其特徵乃在相當於矽的中間隙之能量位置之陷波的體積 密度，則於膜的厚度方向，在1 X 1 〇 17〜5 X 1 0 17 c πΓ3 e V ·1之範 圍內分布者。 經由本發明之氮化矽膜係亦可含有氧。 如根據本發明之第3觀點，一種氮化矽膜，提供其特 徵之乃於電漿處理裝置之處理室內，導入含有含氮化合物 與含矽化合物之原料氣體，經由具有複數的孔之平面天線 ’導入微波於前述處理室內而使前述原料氣體之電漿產生 ，根據經由前述電漿而使氮化矽膜堆積於被處理體的電漿 CVD法所形成，作爲非揮發性半導體記憶裝置之電荷積存 層所使用之氮化矽膜。 針對在本發明之第3觀點，之氮化矽膜，理想爲前述 電漿CVD法，係做爲前述含氮化合物，使用氨，作爲前 述含矽化合物，使用二矽烷，前述氨與前述二矽烷的流量 比（氨流量/二矽烷流量）乃在〇.1~1〇〇〇之範圍，處理壓力 乃在1〜1 3 3 3 Pa之範圍內，處理溫度乃在3 00〜800°C之範圍 內。
經由本發明之第3觀點之氮化矽膜係亦可在形成二氧 化矽膜於被處理體之表面之後，經由進行前述電漿CVD 法之情況所形成之構成。 經由本發明之第3觀點之氮化矽膜係膜中的陷波密度 200903781 ，做爲面密度，亦可爲在5xl01C)〜ΙχΙΟ13^·2^·1之範圍內 〇 經由本發明之第3觀點之氮化矽膜係膜中的陷波密度 ’做爲在相當於矽的中間隙之能量位置之陷波的體積密度 ，亦可爲於膜的厚度方向，在lxlO17〜Sxloncn^eV·1之範 圍內分布者。 如根據本發明之第4觀點，一種半導體記憶裝置，提 供屬於於半導體層與閘極電極之間，具備1層或複數層之 電荷積存層的非揮發性半導體記憶裝置，其特徵乃作爲前 述電荷積存層之至少1層，具備氮化矽膜，前述氮化矽膜 係膜中的陷波密度，做爲面密度爲在5xl01G〜lxl〇13cnT2 eV·1之範圍內者之半導體記憶裝置。 如根據本發明之第5觀點，一種半導體記憶裝置，提 供屬於於半導體層與閘極電極之間，具備1層或複數層之 電荷積存層的非揮發性半導體記憶裝置，其特徵乃作爲前 述電荷積存層之至少1層，具備氮化砂膜，前述氮化砂膜 係膜中的陷波密度，做爲在相當於矽的中間隙之能量位置 之陷波的體積密度，於膜的厚度方向，在1 X 1017〜5 X lOHcm^eV·1之範圍內分布者之半導體記憶裝置。 依據本發明之氮化矽膜係因具有優越之電荷積存層， 而經由作爲非揮發性半導體記憶裝置之電荷積存層而利用 之情況，可改善半導體記憶裝置之資料保持性能者。 【實施方式】 200903781 [爲了實施發明之最佳型態] 以下，關於本發明之實施形態，參照圖面而詳細地進 行說明，在本實施形態之中，將作爲電荷積存層而利用本 發明之氮化矽膜之η通道型之非揮發性半導體記憶裝置’ 舉例進行說明，圖1係爲表示非揮發性半導體記憶裝置 200之剖面構造的說明圖。 非揮發性半導體記憶裝置2 0 0係九例如，於Ρ型之矽 基板（Si基板）201上，從該Si基板201側依序形成有隧道 氧化膜2 0 5，氮化矽膜2 0 7，二氧化矽膜2 0 9及電極2 1 1 之元件構造G。 隧道氧化膜20係爲例如具有0.1〜l〇nm程度膜厚之 Si02膜或Si ON膜，氮化矽膜2〇7係爲作爲電荷積存層而 發揮機能，經由例如1〜50nm程度膜厚之SiN膜厚或SiON 膜所構成’作爲其氮化矽膜2 0 7 ’使用於膜的厚度方向’ 具有略均等之陷波密度之分布的本發明之氮化矽膜，然而 ，作爲電荷積存層，亦可設置2層以上之氮化矽膜’二氧 化石夕膜209係爲例如經由CVD(Chemical Vapor Deposition ;化學氣相堆積）法所成膜之Si02膜，做爲電極21 1與氮 化矽膜207之間的阻擋層而發揮機能’而二氧化矽膜209 係具有例如0 · 1 ~ 5 0 n m程度肖旲厚’電極2 1 1係由例如經由 CVD法所成膜之多結晶矽膜而成’做爲控制閘極（CG)而發 揮機能，另外，電極21 1係例如’亦可爲含有鎢’鈦’钽 ，銅，鋁，金等之金屬的膜，電極 21 1係具有例如 0 . 1 ~5 Onm程度膜厚，電極2 1 1係不限於單層，而以降低 200903781 電極2 1 1之比電阻，進行高速化之目的，亦可做爲例如含 有鎢，鉬，鉅，鈦，此等之矽化物，氮化物，合金等，及 銅，鋁之層積夠造者，其電極211係連接餘未圖示之配線 層，然而，非揮發性半導體記憶裝置2 0 0係亦可形成於半 導體基板內之P型井或p型矽層。 對於Si基板201之表面，係形成有元件分離膜203， 經由元件分離膜2 0 3，區劃形成有非揮發性半導體記憶裝 置200之主動範圍A，對於針對在Si基板201之元件構 造G之周圍範圍，係形成有源極範圍212及汲極範圍214 ，在主動範圍A內，夾持於源極範圍2 1 2與汲極範圍2 1 4 之間的部分乃成爲非揮發性半導體記憶裝置200之通道形 成範圍2 1 6 ’對於元件構造G之兩側部，係形成有側壁 2 18° 關於如以上之構造的非揮發性半導體記憶裝置2 0 0之 動作例’進行說明，首先，對於資料寫入時，將S i基板 201之電位，作爲基準，將源極範圍212及汲極範圍214 ’保持爲0V ’於電極21 1，施加特定之正的電壓，此時， 於通道形成範圍216，積存電子而形成反轉層，其反轉層 內之電子之一部分乃經由通道效果，藉由隧道氧化膜205 而移動至氮化矽膜207，而移動至氮化矽膜207之電子係 由形成魚氮化矽膜2 0 7內之電荷捕獲中心的陷波所捕獲， 進行資料的積存。 對於資料讀出時，將S i基板2 〇丨之電位，作爲基準 ，於源極範圍2 1 2及汲極範圍2 1 4之任一方，施加〇 V之 -10- 200903781 電壓，而於另一方’施加特定之電壓’更加地’亦對於電 極2 1 1，施加特定之電壓，經由如此施加電壓之情況’因 應積存於氮化砂膜207內之電子的有無’或所積存之電子 的量，通道之電流量或汲極電壓產生變化’隨之’經由檢 測通道電流或汲極電壓之變化之情況，可將記憶資料讀出 於外部。 對於資料之消去時，係將S i基板2 01之電位，作爲 基準，於源極範圍212及汲極範圍214之雙方，施加0V 之電壓，並於電極2 1 1，施加特定大小之負的電壓，經由 如此之電壓的施加，在氮化矽膜207內所保持之電子係藉 由隧道氧化膜2 05而引出於通道形成範圍216，由此非揮 發性半導體記憶裝置200係返回至氮化矽膜207內之電子 積存量爲低之消去狀態。 在非揮發性半導體記憶裝置200之中，作爲氮化矽膜 2 0 7，經由使用於膜的厚度方向，具有略均等之陷波密度 的分布之本發明的氮化矽膜.得到優越之資料保持性能， 然而，本發明之氮化矽膜係不限於如圖1所示之η通道型 之非揮發性半導體記憶裝置，而針對在ρ通道型之非揮發 性半導體記憶裝置，亦可作爲電荷積存層而利用。 圖2係爲模式性地表示針對在本實施形態，可利用於 氮化砂膜2 0 7之形成的電獎處理裝置1 〇 〇之槪略構成剖面 圖，另外’圖3係爲表示圖2之電漿處理裝置100之控制 部之構成例的圖面。 電漿處理裝置1 00係經由以具有複數的溝之孔的平面 -11 - 200903781 天線，特別是 PLSA(Radial Line Slot Antenna;輻射線槽 天線），導入微波於處理室內而使電漿產生之情況，作爲 可使高密度且低電子溫度之微波激發電漿產生的PLS A微 波電將處理裝置所構成，可進行以lxl〇1()〜5xl012cnT3之 電漿密度，且經由0.7〜2eV之低電子溫度之電漿的處理， 隨之，針對在各種半導體裝置之製造過程，以經由高密度 之電漿CVD的損傷最低之氮化矽膜之成膜處理等之目的 ，可最佳利用之構成。 電漿處理裝置1 00係做爲主要的構成，具備氣密地所 構成之腔室（處理室）1，和供給氣體於腔室1內之氣體供給 機構1 8，和爲了將腔室1內進行減壓排氣之排氣機構之排 氣裝置24，和設置於腔室1之上部，導入微波於腔室1內 之微波導入機構27，和控制此等電將處理裝置1 〇〇之個構 成部的控制部5 0。 腔室1係經由所接地之略圓筒狀之容器所形成，然而 ，腔室1係亦可經由角筒形狀之容器而形成，腔室1係具 有由鋁等之材質而成的底部la與側壁lb。 對於腔室1之內部’係設置有爲了水平地支撐被處理 體之矽晶圓（以下，單稱作「晶圓」）W之載置台2，而載 置台2係經由熱傳導性高之材質，例如A1N等之陶瓷所構 成，其載置台2係經由從排氣室Π之底部中央延伸於上 方之圓筒狀的支撐構件3所支撐，支撐構件3係例如，經 由A1N等之陶瓷所構成。 對於載置台2，係設置將其外緣部作爲蓋體，爲了引 -12- 200903781 導晶圓W之罩蓋4。 對於載置台2，係埋入有作爲溫度調節機構之電阻加 熱型之加熱器5 ’其加熱器5係經由從加熱器電源5a所給 電之情況而加熱載置台2，以其熱，均一地加熱被處理基 板之晶圓W。 對於載置台2，係配備有熱電偶（T C) 6，根據經由其熱 電偶6而進fr溫度|十測之情況，將晶圓w之加熱溫度， 例如可在從室溫至900 °C之範圍，進行控制。 對於載置台2，係具有爲了支撐晶圓W而使其升降的 晶圓支撐銷（未圖不），而各晶圓支撐銷，係對於載置台2 之表面而言，可突沒地加以設置。 對於腔室1之底壁1 a之略中央部，係形成有圓形之 開口部1 0，對於底壁1 a係設置有與其開口部1 〇連通，朝 向下方而突出之排氣室11’對於其排氣室u係連接有排 氣管12，藉由其排氣管12而連接於排氣裝置24。 對於腔室1 ’係上下2段地設置氣體導入部14及1 5 ，各氣體導入部1 4及1 5係連接於供給成膜原料氣體或電 漿激發用氣體之氣體供給機構18’然而，氣體導入部14 及1 5係亦可設置爲噴嘴狀或噴射狀。 對於腔室1之側壁1 b，係在電漿處理裝置1 00，和鄰 接於此之運送室（未圖示）之間’設置有爲了進行晶圓W之 運出入之運出入口 1 6 ’和開閉其運出入口 1 6之閘閥1 7。 氣體供給機構1 8係具有例如含氮氣體（含N氣體）供 給源19a，含矽氣體（含Si氣體）供給源19b及不活性氣體 -13- 200903781 供給源1 9c，而含氮氣體供給源丨9a係連接於上段之氣體 導入部1 4，另外，含矽氣體供給源丨9 b及不活性氣體供給 源19c係連接於下段之氣體導入部15，然而，氣體供給機 構1 8係做爲上述以外之未圖示之氣體供給源，亦可具有 例如在置換腔室內環境時所使用之排除氣體供給源，洗淨 腔室1內時所使用之洗淨氣體供給源等。 作爲成膜原料氣體之含氮氣體，可使用例如，氮氣 (N2) ’氨（NH3)，MMH(—甲基聯胺）等之聯胺衍生物等，另 外，作爲其他成膜原料氣體之含矽氣體，可使用例如矽烷 (SiH4)，二矽烷（Si2H6)，TSA(丙矽烷基胺）等，其中，二 矽烷（Si2H6)特別理想，更加地，作爲不活性氣體，係可使 用例如N2氣體或希氣體，而希氣體係爲電漿激發用氣體 ，例如，可使用Ar氣體，Kr氣體，Xe氣體，He氣體等 〇 含氮氣體係從氣體供給機構1 8之含氮氣體供給源1 9a ，藉由氣體線路20至氣體導入部14，從氣體導入部14導 入至腔室1內，另一方面，含矽氣體及不活性氣體係從含 矽氣體供給源19b及不活性氣體供給源19c，藉由各氣體 線路20至氣體導入部1 5，從氣體導入部1 5導入至腔室1 內，對於連接於各氣體供給源之各氣體線路20，係設置有 質量流量控制器2 1及其前後之開關閥22，經由如此之氣 體供給機構1 8之構成，成爲可控制所供給之氣體的切換 或流量等，然而，Ar等之電槳激發用之希氣體係爲任意 之氣體，未必必須與成膜原料氣體同時供給。 -14- 200903781 作爲排氣機構之排氣裝置24係具備渦輪分子幫浦等 之高速真空幫浦，如前述，排氣裝置24係藉由排氣管12 而連接於腔室1之排氣室1 1，經由使其排氣裝置2 4動作 之情況，腔室1內之氣體係從排氣室1 1之空間1 1 a，藉由 排氣管12而排氣於外部，由此，可將腔室1內，例如高 速減壓至〇」33Pa者。 接著，關於微波導入機構27之構成，進行說明，微 波導入機構27係做爲主要的構成，具備透過板28，平面 天線31，遲波材33，屏蔽蓋體34，導波管37及微波產生 裝置39。 透過微波之透過板2 8係配備於支撐部1 3上，透過板 2 8係由電介質，例如石英所構成，其透過板2 8與支撐部 1 3之間係藉由密封構件2 9，氣密地所密封，隨之，腔室1 內係氣密地所保持。 平面天線31係針對在透過板28之上方，呈與載置台 2對向地所設置，其平面天線31係崁合於支撐部1 3之上 端。 平面天線3 1係具有放射微波之多數溝狀之微波放射 孔3 2，而微波放射孔3 2係以特定的圖案，貫通平面天線 3 1所形成。 對於平面天線3 1之上面，係設置有具有較真空爲大 之電容率的遲波材3 3。 對於腔室1之上部，係呈被覆此等平面天線31及遲 波材33地’設置導電性之蓋體34，蓋體34係經由例如鋁 -15- 200903781 或不銹鋼等金屬材料所形成，而支撐部1 3之上端與蓋體 34係經由密封構件35所密封，對於蓋體34之內部，係形 成有冷卻水流路徑3 4a，經由使冷卻水流通於冷卻水流路 徑3 4 a之情況，成爲可冷卻蓋體3 4，遲波材3 3，平面天 線3 1及透過板28 ’然而，蓋體34係被接地。 對於蓋體34之上壁（頂部）之中央，係形成有開口部 36，對於其開口部36，係連接有導波管37，而導波管37 之另一端側係連接藉由匹配電路3 8而產生微波之微波產 生裝置39。 導波管3 7係具有從蓋體3 4之開口部3 6延伸出於上 方之剖面圓形狀之同軸導波管3 7 a，和藉由將T E模式， 變換爲TEM模式之模式變換器（未圖示），連接於同軸導波 管3 7a之上端部的矩形導波管37b。 對於同軸導波管37a之中心，係延伸存在有內導體41 ，而微波係藉由同軸導波管37a，放射狀地有效率均一傳 播於經由蓋體34及平面天線3 1所形成之扁平導波管。 經由如以上之構成的微波導入機構27，以微波產生裝 置3 9所產生的微波則藉由導波管3 7而傳送至平面天線3 1 ，更加地，成爲呈藉由透過板28而導入至腔室1內，然 而，作爲微波之頻率數，係理想爲使用例如2.45GHz，其 他，亦可使 8.35GHz，1.98GHz，等。 電漿處理裝置1〇〇之各構成部係成爲連接於控制部50 所控制之構成，控制部5 0係如圖3所示’具備CPU之處 理控制器5 1，和連接於其處理控制器5 1之使用者介面52 -16 - 200903781 及記憶部5 3，處理控制器5 1係針對在電漿處理裝置1 00 ，總括關係於壓力，溫度，氣體流量等之處理條件之各構 成部（例如，加熱器電源5 a，氣體供給機構1 8，排氣裝置 24，微波產生裝置39等）而控制之控制手段。 使用者介面52係具有工程管理者，爲了管理電漿處 理裝置1 0 0而進行指令之輸入操作等之鍵盤，或將電漿處 理裝置1 0 0之嫁働狀況做爲可視化而顯示之顯示器等，對 於記憶部53，係保存有爲了以處理控制器5 1之控制而實 現以電漿處理裝置1 00所執行之各種處理之控制程式（軟 體）或記憶處理條件資料等之方法。 並且，因應必要，由從之指示等，從記憶部5 3叫出 任意的方法，使處理控制器5 1執行，在處理控制器5 1之 控制下，進行在電漿處理裝置1 0 0之期望的處理，另外， 前述控制程式或處理條件資料等之方法係亦可做爲利用收 納於電腦可讀取之記憶媒體，例如，CD-ROM，硬碟，撓 性磁碟，快閃記憶體，藍光碟等之狀態的構成，或從其他 裝置，藉由例如專用線路而進行隨時傳送，以在線利用者 〇 在如此所構成之電漿處理裝置100之中，可以800 °c 以下的低溫，進行對於基底膜之無損傷的電漿CVD處理 ，另外，電漿處理裝置1 0 0係從對於電漿之均一性優越之 情況，可實現處理之均一性。 針對在PLS A之電漿處理裝置丨00，係以如以下之順 序’經由電漿CVD法，可進行於晶圓w表面，使氮化矽 -17- 200903781 膜堆積之處理’首先’開啓閘閥丨7’從運出入口 16，運 入晶圓W於腔室1內’載置於載置台2上’接著，將腔 室1內，進行減壓排氣之同時，從氣體供給機構1 8之含 氮氣體供給源19a及含矽氣體供給源19b’將含氮氣體及 含矽氣體，以特定的流量，藉由各氣體導入部丨4，15，導 入於腔室1內，如此作爲，將腔室1內調節爲特定之壓力 〇 接著，將以微波產生裝置3 9所產生之特定頻率例如 爲2.45GHz之微波，藉由匹配電路38而引導至導波管37 ，而引導至導波管3 7之微波係依序通過矩形導波管3 7b， 未圖示之模式變換器及同軸導波管37a，藉由內導體41而 供給至平面天線3 1，並且，微波係從平面天線3 1之溝狀 的微波放射孔3 2，藉由透過板2 8而放設至針對在腔室1 內之晶圓W的上方空間，此時之微波輸出係做爲平面天 線 31之每面積 1cm2之功密度，理想爲 〇.41W/cm2~ 4.1 9 W/cm2，經由晶圓W之大小亦有所差異，但可從例如 5〇0〜5000W程度之微波輸出，成爲上述範圍之功密度地選 擇。 經由從平面天線3 1，經過透過板2 8而放射至腔室1 之微波，在腔室1內，形成電磁場，含氮氣體，含矽氣體 則各自做爲電漿化，此微波激發電漿係經由微波，從平面 天線31之多數的微波放射孔3 2所放射之情況，以略1 X l〇1Q〜5xl〇i2cm-3之高密度，且在晶圓 W近旁’成爲略 1 . 5 e V以下之低電子溫度電漿，如此作爲所形成之微波激 -18- 200903781 發高密度電漿係對於基底膜之電漿損傷爲少之構成，並且 ’在高密度電漿中，原料氣體之分解則進展，經由SipHq ’ SiHq ’ NHq(在此，p，q係意味任意的數）等之活性種之 反應’堆積氮化矽SixNy或氮化氧化矽SixOzNy(在此，x ’ y ’ z係未必化學量論性所決定，而爲經由條件而取得不 同値之任意數）之薄膜。 針對在本發明，經由選定使用電漿處理裝置1 〇〇之電 漿CVD的條件情況，可將所成膜之氮化矽膜之陷波密度 ，控制成期望的大小，對於例如形成陷波密度大（例如， 陷波密度，以面密度，5xl0le〜lxl013cnT2eV-1之範圍內， 理想係lxlO11〜lxloHcnr'V·1之範圍內）之氮化矽膜之情 況’作爲含氮氣體，使用NH3氣體，作爲含矽氣體，使用 Si2H6氣體之情況貝ij爲理想，此時，NH3氣體與Si2H6氣體 之流量比（NH3氣體流量/Si2H6氣體流量）係理想爲作爲 0.1〜1 000之範圍內，更理想爲1〇〜3 00之範圍內，具體而 言，將NH3氣體之流量，從10〜5000mL/min(sccm)之範圍 內，理想爲l〇〇~1000mL/min(sccm)之範圍內，將Si2H6氣 體之流量，從 1〜100mL/min(sccm)之範圍內，理想爲 5〜20mL/min(sccm)之範圍內，成爲上述流量比地進行設定 ’另外，將處理壓力，作爲1〜1 3 3 3 P a之情況則爲理想， 更理想爲作爲50〜65 0Pa者，更加地，微波之功密度係平 面天線31之每面積lcm2，理想爲作爲〇_41〜4.19W/cm2之 範圍內者，在如此之條件範圍，可精確度佳地控制膜中之 缺陷量者。 -19- 200903781 針對在上述之情況，電漿CVD之處理溫度係將載置 台2之溫度，加熱爲3 0 (TC以上8 0 (TC以下，而理想爲加熱 爲400〜600 °C者，更加地，針對在電漿處理裝置1〇〇之間 隙（從透過板2 8之下面至載置台2之上面的間隔）G係從形 成膜厚爲均一，膜質良質之氮化矽膜之觀點，例如設定爲 50〜5 00nm程度之情況則爲理想。 另外，經由使用電漿處理裝置1 〇〇，以上述條件，進 行電漿CVD之情況電漿CVD，可形成於膜之厚度方向， 具有略均等之陷波密度之分布的氮化矽膜，即，其氮化矽 膜係例如在相當於矽的中間隙之能量位置之陷波的體積密 度，則於膜的厚度方向，在lxl〇17〜SxloHcm^eV·1之範圍 內分布，理想係從與基底矽層之界面至表面側，從厚度 lnm到3nm之範圍，上述陷波之體積密度，在lxlO17〜2x lOUcnr'V — 1之範圍內分布，並具有高電荷積存密度，而 實用上，氮化矽膜之厚度係可做爲例如Inm〜20nm者，然 而，經由將上述陷波之體積密度，乘以2/3之情況，可換 算成面密度。 另外，以使用電漿處理裝置100之電槳CVD，形成氮 化矽膜之情況，經由於二氧化矽膜（Si〇2膜）上，使氮化矽 膜堆積之情況，可更增加氮化矽膜之陷波密度，因此，針 對在本實施形態，對於基底矽層爲例如由單結晶矽而成之 矽基板或爲多結晶矽層之情況，理想爲於基底矽層之表面 ，預先形成Si〇2之薄膜者’此情況’ Si〇2之薄膜係亦可 爲自然氧化膜，或亦可爲熱氧化膜’電漿氧化膜，更加地 -20- 200903781 ，亦可以具有例如HPM(鹽酸過氧化氫水），SPM(硫酸過氧 化氫水）等之氧化作用之藥劑’將S丨表面’化學性地進行 處理，形成化學性氧化膜’作爲於基底矽層之表面’預先 形成之Si02薄膜的厚度戲裡想爲例如1〜l〇nm，更理想爲 0.1 〜3 nm 〇 經由本實施型態之氮化矽膜的形成方法所成膜之氮化 矽膜之陷波密度係可利用例如光電子收率分光法 (Photoemission Yield Spectroscopy: PYS)而把握，PYS 係 於試料（氮化矽膜），照射一定之能量的光，將經由光電效 果所釋放之光電子的全釋放光電子量，作爲入射光之能量 的函數而測定之方法，經由其PYS測定，可以分破壞，高 感度地計測氮化矽膜中及氮化矽膜與矽層之界面的缺陷位 準密度分布，而以PYS所測定之光電子收率係因相當於電 子占有狀態密度分布之能量積分，故經由S. Miyazaki等之 手法[Microelectron.Eng.48(1999) 63.]，可從微分 PYS 光 譜求得缺陷位準密度分布者。 接著，關於確認本發明之效果之試驗效果，進行說明 ’使用電漿處理裝置100，於p型矽基板（ΙΟΟΩκιη)上，改 變條件而將氮化矽膜進行成膜，以PYS測定所得到之氮化 砂膜’而P Y S測定係使用紫外線燈，於各氮化矽膜，照射 紫外線’經由以光電子增倍管而測定所釋放之電子的情況 而進行’針對在本試驗係對於以下表1所示之試驗區分 A〜Η ’進行實驗。 -21 - 200903781
試驗區分 電漿CVD 氮化矽膜 前處理 區分A 條件1 3 nm D H F處理 區分B 條件1 3 nm HPM處理 區分C 條件1 1 0 nm dhf處理 區分D 條件1 1 Onm HPM處理 區分E 條件2 3 nm dhf處理 區分F 條件2 3nm HPM處理 區分G 條件2 1 Onm D H F處理 區分Η 條件2 1 Onm Η P M處理 表1所示之電漿CVD條件之內容係如以下 <電漿CVD條件1 : N2/Si2H6氣體系> N2 氣體流量：1200mL/min(sccm)
Si2H6 氣體流量：3mL/min(sccm)
流量比（N2/Si2H6) : 400 處理壓力：7.6Pa 載置台2之溫度：500 °C 微波功率：2〇〇〇W(功密度爲1.67W/cm2(平面天線31之每 面積lcm2)) <電漿CVD條件2 : NH3/Si2H6氣體系〉 NH3 氣體流量：800mL/min(sccm) 312^16氣體流量：10mL/min(sccm) 流量比（NH3/Si2H6) : 80 處理壓力：1 2 6 P a -22- 200903781
載置台2之溫度：500 °C 微波功率：2〇oow(功密度爲i.67W/cm2(平面天線31之每 面積1 cm2)) 表1所示之前處理的內容係如以下。 < D H F處理> 在電漿C V D之成膜之前，以1 %希氫氟酸溶液’處理 矽基板之表面，除去自然氧化膜。 < ΗΡΜ處理> 在電漿CVD之成膜之前，以1%希氫氟酸溶液，處理 矽基板之表面，除去自然氧化膜之後，以1〇%ΗΡΜ(鹽酸 過氧化氫水）進行處理，於基板之表面，形成做爲化學性 氧化膜之Si02層。 於圖4及圖5表示PYS測定之結果，圖4係爲氮化矽 膜之膜厚乃3nm之結，圖5係氮化矽膜之膜厚乃l〇nm之 結果’作爲原料氣體，使用氨與二砂院，以1 2 6 P a之處理 壓力的電漿CVD條件2所形成之氮化矽膜（試驗分區e，F ’ G ’ H)係比較於爲原料氣體’使用氨與二矽烷，以7.6Pa 之處理壓力的電漿CVD條件1所形成之氮化矽膜（試驗分 區A’ B’ C，D)’暗示光電子收率大，陷波密度爲高者。 另外，經由電漿CVD條件之不同的缺陷位準密度的 差係比較於氮化砍膜之膜厚爲1 〇 n m之情況（試驗分區c， D ’ G ’ H) ’針對在3nm之情況（試驗分區a，B，E，F)， -23- 200903781 顯著出現，更加地，如圖4所示，當比較氮化矽膜之膜厚 爲3nm之試驗分區E與F時，電漿CVD係即使相同，亦 暗示作爲前處理，進行HPM處理，經由於矽基板之表面 ，形成化學性氧化膜S i Ο 2層之情況’得到具有大缺陷位 準密度之氮化矽膜。 接者，使用電漿處理裝置100，對於以電漿CVD所形 成之氮化矽膜，僵化學組成分布與缺陷位準密度分布作爲 定量，調查兩者的關係，於做爲D HF處理之p型矽基板 (1 0 Ω · c m)之S i (1 0 0)面上，進行Η P Μ處理而形成化學性 氧化膜Si〇2層之後，以溫度4〇〇°C ’將厚度ll.4nm之氮 化矽膜，進行成膜，電漿CVD條件係如以下。 〈電漿CVD條件3 : NH3/Si2H6氣體系〉 NH3 氣體流量：8 00mL/min(sccm)
Si2H6 氣體流量：16mL/min(sccm)
流量比（NH3/Si2H6) : 50 處理壓力：126Pa 載置台2之溫度：400°C 微波功率·· 2000W(功密度爲l.67W/cm2 (平面天線31之每 面積1 cm2)) 以希氫氟酸而鈾刻處理所形成之氮化砂膜’作爲薄膜 化，在各蝕刻過程’進行PYS測定及X線光電子分光 (XPS)測定，於圖6表示PYS測定所製作之氮化砂膜 -24- 200903781 [SiNx/Si(100)]及60秒間蝕刻後之氫終端Si(1〇〇)[H_ p + Si(100)]之結果’由其圖6表示有對於氮化矽膜 [81^/8丨（10 0)]中’係因於相當於8丨帶隙之能量範圍，存 在有電子占有缺陷（陷波），故針對在較s丨價電子上端（E v) 爲低能量範圍（<5.15eV) ’從氮化矽膜之光電子收率乃比 較於氫終端Si( 100)，顯著爲大者。 另外’將從在各蝕刻過程之光電子收率的變化量估算 電子占有缺陷之深度方向分布之結果，表示於圖7，如圖 7所不’從Si價電子上端（ev) 〇28eV淺能量位置（E-Ev = 0 _ 2 8 e V)之電子占有缺陷密度（陷波密度）係了解到在s i基 板界面近旁’成爲（〜6.ΟχΙΟ1%!!!-3^-1)，從Si基板界面， 在4nm程度之範圍，成爲最小（〜3.2Xl〇17cm-3eV-i)之情況 ’另外’相當於在相當於矽的中間隙之能量位置（EEv = 0.5 6eV)中，Si界面之電子占有缺陷密度係顯著下降之另 一方’在氮化矽膜之中，得到與價電子帶側同樣之電子占 有缺陷密度分布。 於圖8，表示經由XP S分析所測定之氮化矽膜之化學 組成剖面’針對在圖8，了解到在氮化矽膜之表面近旁的 範圍’和從S i基板界面厚度約3 nm以內之範圍，於氮化 矽膜中，顯著擴散有氧原子之情況，表面側之氧化係爲因 自然氧化引起者，S i基板界面側係認爲因化學性氧化膜 Si 〇2層與氮化矽膜之界面反應引起者。 將相當於針對在圖7之矽的中間隙之能量位置（EEv = 〇.56eV)之結果，與經由圖8所示之KPS測定之氮化矽膜 -25- 200903781 之化學組成剖面做比較時，了解到從Si基板界面，在約 2nm附近，局部性地電子占有缺陷增大之範圍係相當於化 學性氧化膜Si02層與氮化矽膜之界面附近之情況，從以 上之情況，暗示在使用電漿處理裝置1 〇 〇，經由電漿CVD 條件所成膜之氮化矽膜中，在擴散.混入有氧原子之化學 性氧化膜Si02層與氮化矽膜之界面附近，膜中之電子占 有缺陷密度則顯著地增大情況。 接著，關於使用電漿處理裝置1 〇〇，以不同之條件而 成膜之2種類的氮化矽膜（試驗區分I及〗），將比較相當 於矽的中間隙之能量位置的電子占有缺陷密度之深度方向 分布的結果，表示於圖9，另外，於圖1 〇及圖1 1，表示 經由XP S而測定試驗區分I及J之氮化矽膜之化學組成剖 面的結果，而試驗區分1(比較例）係爲在上述電漿CVD條 件1進行成膜之膜厚3.7nm之氮化矽膜，試驗區分j係爲 在上述電漿CVD條件2進行成膜之膜厚4.1 nm之氮化矽 膜，試驗區分I及J同時，於Si(100)面上，經由HPM處 理而形成膜厚3nm之化學性氧化膜Si02層，並於其上方 ，進行電漿CVD。 由圖9，在以使用氮素與二矽烷之電漿CVD條件1而 成膜之試驗區分I (比較例）之氮化矽膜之中’從s i基板界 面，於2.5 n m附近，存在有電子占有缺陷則顯著減少之範 圍，也就是，試驗區分I之氮化矽膜係在電子占有缺陷密 度，在界面及表面側，在高膜中央部分爲低’於下方具有 凸形之剖面，具有如此之陷波密度之剖面的氮化矽膜係擔 -26- 200903781 心容易產生從界面側及表面側之電荷的放出情況。 另一方面，在以作爲原料氣體使用氨與二矽烷之電漿 CVD條件2，進行成膜之試驗區分J中，確認到於膜厚方 向，大致一樣分布有電子占有缺陷之情況，也就是，試驗 區分J之氮化矽膜係在相當於矽的中間隙之能量位置之電 子占有缺陷密度則於膜的厚度方向，在lxl〇17〜5xl017CnT3 eV·1之範圍內略均等地分布，在如此，於膜之厚度方向， 具有均等之陷波密度之試驗區分】之氮化矽膜之中，所注 入之電荷係從針對在膜的中央部分，亦被保持之情況，比 較於於界面側及表面側存在有許多之陷波密度的試驗區分 1(比較例）之氮化矽膜，不易產生電荷之放出，而認爲電荷 積存能力爲高，隨之，經由將試驗區分J之氮化矽膜，作 爲SONOS(MONOS)構造之半導體記憶體裝置之電荷積存 層而使用之情況，可期待優越之電荷積存能力。 更加地，試驗區分J之氮化矽膜係如圖9所示，特別 是針對在從Si基板界面至表面，從厚度lnm至3nm之範 圍，在相當於矽的中間隙之能量位置之電子占有缺陷密度 乃在lxlO17〜ΖχΙΟηεηΓ'ν·1之窄的範圍分布，如此，具有 非常均一之陷波密度之分布的氮化矽膜係認爲即使爲試驗 區分J之膜厚程度小之膜厚’亦可發揮充分高之電荷積存 能力，當然，有關本發明之氮化矽膜係即使膜厚變大，亦 可發揮同樣之電荷積存能力’實用上係認爲可以1〜2〇nm 之膜厚有用地使用之構成，隨之’可充分對於半導體記憶 體裝置之微細化，大容量化及高信賴性之對應° -27- 200903781 另外，從圖1 0所示之化學組成剖面，了解到在試驗 區分1(比較例）之氮化矽膜之中，膜中的氧濃度係在 Si( 100)界面與表面附近爲高，但對於膜中央附近，係幾乎 未存在有氧之情況，另一方面，從圖1 1所示之化學組成 剖面，了解到在試驗區分J之氮化矽膜之中，在膜中央附 近，亦存在有近20原子％氧之情況。 當從圖9〜圖11之比較，注目於氮化矽膜之氧的膜厚 方向之分布時，在存在有氧的範圍，電子占有缺陷密度則 大增之另一方，即使例如超過20原子％而存在有氧，亦無 對於氧之增加作爲比例而增加有電子占有缺陷密度者，而 了解到成爲最高限度，隨之，對於在於氮化矽膜中之電子 占有缺陷之生成，推測在氮化矽膜中，經由2價之氧原子 ，在3價之氮原子之置換反應進行之過程所生成之懸空鍵 有參與之情況。 如以上，使用電漿處理裝置1 0 0，選擇電漿C V D條件 所成膜之氮化矽膜係爲高精確度地控制電子占有缺陷密度 的膜，其中，爲於膜的厚度方向，具有均等之陷波密度之 分布的構成’有關本實施型態之氮化砂膜係可作爲製作各 種半導體裝置時之絕緣層而使用，特別是對於作爲非揮發 性半導體記憶裝置之電荷積存層而使用之情況，可因應優 越之電荷積存能力，高信賴性及大容量化之請求。 以上，敘述過本發明之實施形態，但本發明，並非限 制於上述實施形態’可做各種變更，例如，在上述實施行 態之中，舉出可將本發明之氮化矽膜，適用於非揮發性半 -28- 200903781 導體記憶裝置之電荷積存層之形成，使電荷保持性能提升 的例’但，本發明之氮化矽膜係並不限於非揮發性半導體 記憶裝置，而可適用於各種之半導體裝置之製造。 【圖式簡單說明】 [圖1 ]係爲表示使用本發明之氮化矽膜的非揮發性半 導體記憶裝置之槪略構成之說明圖。 [圖2]係爲表示適合本發明之氮化矽膜之形成的電將 處理裝置之一例的槪略剖面圖。 [圖3 ]係爲表示控制部之構成的說明圖。 [圖4]係爲表示氮化矽膜（膜厚3nm)之PYS測定結果 的圖表。 [圖5]係爲表示氮化矽膜（膜厚10nm)之PYS測定結果 的圖表。 [圖6]係爲表示氮化矽膜及氫終端Si(lOO)面之PYS測 疋結果的圖表。 [圖7]係爲表示氮化矽膜之電子占有缺陷密度之深度 方向分布的圖表。 [圖8]係爲表示氮化矽膜之xps分析結果的圖表。 [圖9]係爲表示試驗分區ί及J之氮化矽膜之電子占 有缺陷密度之深度方向分布的圖表。 [圖10]係爲表示試驗分區I之氮化矽膜之XPS分析結 果之圖表。 [圖1 Π係爲表示試驗分區J之氮化矽膜之xps分析結 -29- 200903781 果之圖表。 【主要元件符號說明】 1 :腔室 1 a :底壁 1 b :側壁 2 :載置台 3 :支撐構件 4 :罩蓋 5 :加熱器 5 a :加熱器電源 6 :熱電對 1 〇 :開口部 1 1 :排氣室 1 1 a :空間 1 2 :排氣管 1 3 :支撐部 1 4，1 5 :氣體導入部 1 6 :運出入口 1 7 :閘閥 1 8 :氣體供給機構 1 9 a :含氮供給源 19b :含矽供給源 19c :不活性氣體供給源 -30 200903781 2 〇 :氣體線路 2 1 :質量流量控制器 22 :開閉閥 24 :排氣裝置 27 :微波導入機構 2 8 :透過板 2 9 :密封部 3 1 :平面天線 3 2 :微波放射孔 3 3 :遲波材 3 4 :屏蔽蓋體 3 4 a :冷卻水流路徑 3 6 :開口部 3 7 :導波管 37a :同軸導波管 3 7b :矩形導波管 3 8 :匹配電路 3 9 :微波產生裝置 41 :內導體 5 0 :控制部 5 1 :處理控制器 5 2 :使用者介面 5 3 :記憶部 100 :電漿處理裝置 -31 200903781 2 00 :非揮發性半導體記憶裝置 2 〇 1 :矽基板（S i基板） 20 3 :元件分離膜 2 05 :隧道氧化膜 2 〇 7 :氮化矽膜 2 0 9 :二氧化矽膜 2 1 1 :電極 2 1 2 :源極範圍 2 1 4 :汲極範圍 2 1 6 :通道形成範圍 2 1 8 :側壁 G :元件構造 -32

Claims (1)

  1. 200903781 十、申請專利範圍 1 · 一種氮化矽膜，屬於作爲非揮發性半導體記憶裝置 之電荷積存層所使用之氮化矽膜，其特徵乃膜中的陷波之 面密度乃5χ101ϋ〜lxl〇13cnT2eV_1之範圍內者。 2 . —種氮化矽膜’屬於作爲非揮發性半導體記憶裝置 之電荷積存層所使用之氮化矽膜，其特徵乃在相當於矽的 中間隙之能量位置之陷波的體積密度乃於膜的厚度方向， 在lxlO17〜SxIOHchT'V·1之範圍內分布者。 3 . —種氮化矽膜，其特徵乃於電漿處理裝置之處理室 內，導入含有含氮化合物與含矽化合物之原料氣體，經由 具有複數的孔之平面天線，導入微波於前述處理室內而使 前述原料氣體之電漿產生，根據經由前述電漿而使氮化矽 膜堆積於被處理體的電漿CVD法所形成，作爲非揮發性 半導體記憶裝置之電荷積存層所使用之氮化矽膜。 4.如申請專利範圍第3項之氮化矽膜，其中，前述電 漿CVD法，係做爲前述含氮化合物，各別使用氨，使用 作爲前述含矽化合物之二矽烷，前述氨與前述二矽烷的流 量比（氨流量/二矽烷流量）乃在0.1〜1 000之範圍’處理壓 力乃在1〜1333Pa之範圍內’處理溫度乃在300~800°C之 範圍內。 5 .如申請專利範圍第3項之氮化矽膜，其中，在形成 二氧化矽膜於被處理體之表面之後’經由進行前述電漿 C V D法之情況所形成之構成。 6.如申請專利範圍第3項之氮化矽膜，其中’膜中的 -33- 200903781 陷波密度，做爲面密度，在5xl01Q〜lxl013cm-2eV·: 內。 7 _如申請專利範圍第3項之氮化矽膜，其中， 陷波密度，做爲在相當於矽的中間隙之能量位置之 體積密度，於膜的厚度方向，在lxl〇17〜5xl017cm· 範圍內分布者。 8. —種半導體記憶裝置，屬於於半導體層與閘 之間，具備1層或複數層之電荷積存層的非揮發怊 記憶裝置，其特徵乃作爲前述電荷積存層之至少1 備氮化矽膜，前述氮化矽膜係膜中的陷波密度，做 度爲在5x101q〜lxloUenrSv」之範圍內者。 9 · 一種半導體記憶裝置，屬於於半導體層與閘 之間，具備1層或複數層之電荷積存層的非揮發性 記憶裝置，其特徵乃作爲前述電荷積存層之至少1 備氮化矽膜，前述氮化矽膜係膜中的陷波密度，做 當於矽的中間隙之能量位置之陷波的體積密度，於 度方向’在lxl〇17〜5xl017cnT3eV-1之範圍內分布者 之範圍 膜中的 .陷波的 'V-1 之 1亟電極 :半導體 層，具 :爲面密 極電極 ί半導體 層，具 :爲在相 •膜的厚 -34-
TW097110781A 2007-03-26 2008-03-26 Silicon nitride film and nonvolatile semiconductor memory device TW200903781A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007079852 2007-03-26
JP2007254273A JP2008270706A (ja) 2007-03-26 2007-09-28 窒化珪素膜および不揮発性半導体メモリ装置

Publications (1)

Publication Number Publication Date
TW200903781A true TW200903781A (en) 2009-01-16

Family

ID=40049778

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110781A TW200903781A (en) 2007-03-26 2008-03-26 Silicon nitride film and nonvolatile semiconductor memory device

Country Status (5)

Country Link
US (1) US20100140683A1 (zh)
JP (1) JP2008270706A (zh)
KR (1) KR20100014564A (zh)
CN (1) CN101641783B (zh)
TW (1) TW200903781A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2460275B (en) 2008-05-23 2012-12-19 Exacttrak Ltd A Communications and Security Device
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
JP2011077323A (ja) * 2009-09-30 2011-04-14 Tokyo Electron Ltd 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
CN108713243B (zh) 2016-03-11 2022-11-01 大阳日酸株式会社 硅氮化膜的制造方法及硅氮化膜
CN109023307A (zh) * 2018-09-05 2018-12-18 朱广智 一种微波等离子真空镀膜设备及使用方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2863198B2 (ja) * 1989-06-07 1999-03-03 株式会社日立製作所 半導体集積回路装置の製造方法およびそれによって得られる半導体集積回路装置
US5376810A (en) * 1992-06-26 1994-12-27 California Institute Of Technology Growth of delta-doped layers on silicon CCD/S for enhanced ultraviolet response
JPH1140682A (ja) * 1997-07-18 1999-02-12 Sony Corp 不揮発性半導体記憶装置及びその製造方法
EP1912253A3 (en) * 2000-03-13 2009-12-30 OHMI, Tadahiro Method of forming a dielectric film
JP4151229B2 (ja) * 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
JP2003068850A (ja) * 2001-08-29 2003-03-07 Tokyo Electron Ltd 半導体装置およびその製造方法
JP2004214506A (ja) * 2003-01-07 2004-07-29 Sony Corp 不揮発性半導体メモリ装置の動作方法
JP4489359B2 (ja) * 2003-01-31 2010-06-23 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR100866948B1 (ko) * 2003-02-07 2008-11-05 삼성전자주식회사 메모리 기능을 갖는 단전자 트랜지스터 및 그 제조방법
US6890833B2 (en) * 2003-03-26 2005-05-10 Infineon Technologies Ag Trench isolation employing a doped oxide trench fill
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
JP4477422B2 (ja) * 2004-06-07 2010-06-09 株式会社ルネサステクノロジ 不揮発性半導体記憶装置の製造方法
JP4928773B2 (ja) * 2004-12-10 2012-05-09 株式会社東芝 半導体装置
FR2890489B1 (fr) * 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant

Also Published As

Publication number Publication date
KR20100014564A (ko) 2010-02-10
CN101641783B (zh) 2011-11-30
CN101641783A (zh) 2010-02-03
US20100140683A1 (en) 2010-06-10
JP2008270706A (ja) 2008-11-06

Similar Documents

Publication Publication Date Title
JP4402044B2 (ja) プラズマ処理方法
JPWO2008117798A1 (ja) 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置
KR102102264B1 (ko) 에칭 방법 및 에칭 장치
WO2011040396A1 (ja) 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
US20110206590A1 (en) Silicon oxide film, method for forming silicon oxide film, and plasma cvd apparatus
US8119545B2 (en) Forming a silicon nitride film by plasma CVD
US20110039418A1 (en) Method for insulating film formation, storage medium from which information is readable with computer, and treatment system
JP2011077321A (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
US20120315745A1 (en) Crystalline silicon film forming method and plasma cvd apparatus
JP5460011B2 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
TW200903781A (en) Silicon nitride film and nonvolatile semiconductor memory device
US20100176441A1 (en) Semiconductor memory device and manufacturing method therefor
US20110254078A1 (en) Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device
JP2010087185A (ja) シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
US20120126376A1 (en) Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
TW200834731A (en) Plasma oxidizing method
WO2010113928A1 (ja) 窒化珪素膜の成膜方法、半導体メモリ装置の製造方法およびプラズマｃｖｄ装置
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
JPWO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置