TW200847329A - Strained silicon on insulator (SSOI) with layer transfer from oxidized donor - Google Patents

Strained silicon on insulator (SSOI) with layer transfer from oxidized donor Download PDF

Info

Publication number
TW200847329A
TW200847329A TW096150380A TW96150380A TW200847329A TW 200847329 A TW200847329 A TW 200847329A TW 096150380 A TW096150380 A TW 096150380A TW 96150380 A TW96150380 A TW 96150380A TW 200847329 A TW200847329 A TW 200847329A
Authority
TW
Taiwan
Prior art keywords
layer
strained
germanium
wafer
relaxed
Prior art date
Application number
TW096150380A
Other languages
English (en)
Inventor
Michael R Seacrist
Lu Fei
Original Assignee
Memc Electronic Materials
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memc Electronic Materials filed Critical Memc Electronic Materials
Publication of TW200847329A publication Critical patent/TW200847329A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Description

200847329 九、發明說明： 【發明所屬之技術領域】 本發明大體而言係關於一種應變絕緣矽（SSOI)結構。更 特定言之，本發明係關於一種在應變矽層與處置晶圓之間 具有改良之接合界面的SSOI結構。本發明進一步係關於一 種用於製造此結構之方法。 • 【先前技術】 絕緣矽（SOI)結構通常包含一處置晶圓、一半導體裝置 f 層及一位於該處置晶圓與該裝置層之間的介電絕緣層。藉 由使SOI結構之裝置層與處置晶圓絕緣，裝置層產生減小 之漏電流及較低電容。半導體裝置之應變絕緣矽（SSOIy# 構將SOI技術之該等益處與應變矽技術（應變矽層提供增強 之載子遷移率）組合。 可以許多方式製作或製造應變絕緣矽結構。舉例而言， 在一方法中，鬆弛之矽-鍺^沁幻層藉由此項技術中已知之 右干技術中之一者而形成於絕緣體上，諸如··⑴藉由植入 Ο 氧而引起之分離（被稱為，，SIM0X”，見（例如）美國專利第 5,436，175號）；（ii)繼之以回蝕之晶圓接合；（iii)繼之以氫 剝離層轉移（hydrogen exf〇liati〇n layer加旧“）之晶圓接 合，或（iv)非晶材料之再結晶。此係繼之以在以以層上磊 •晶沈積或生長應變矽層。鬆弛之絕緣SiGe(siGe_〇n_ insulator)層充當用於在以層中引發應變之模片，所引發之 應變通常大於約1〇·3。 然而，此結構具有侷限性。舉例而言，其並非有益於製 127933.doc 200847329 (semiconductor 〇n insulator)^ 置’在該全空乏應變絕緣半導體裝置中，絕緣材料上之層 必須足夠_如，小於則埃）以允許層在裝置操作期間: 全空乏。另外，鬆他之驗層增加了在絕緣材料上之層的 總厚度’ A因此使得難以達成全空乏絕緣矽裴置製造所兩 之厚度。 Θ
若應變SOI結構具有直接安置於絕緣材料上之應變& 層，則可緩和此等問題。（參見（例如）公開之美國專利申請 案第·4/_574()號）。此可（例如）藉由利用晶圓接合及^ 由植入之分離技術而達成。具體言之’可在一晶圓或心 =表面上形成（例如）siGei鬆弛層。接著，可藉由（例如） 磊晶沈積而在該鬆弛層之表面上形成應變矽層。接著，可 將氫離子植入至鬆弛層中以根據此項技術中通常已知之任 一技術（諸如，美國專利第6,79〇,747號中所揭示之方法）而 在其中界定分解或分離平面。接著可將所得結構接合至第 二晶圓或基板，該第二晶圓或基板在其表面上具有介電絕 緣層’其_該應變層之表面黏合至介電層表面。一旦黏 合，則接著可沿該分解或分離平面分離所得結構以產Μ 變絕緣矽結構。 & 然而，以此方式製備SSOI結構並非不存在問題。在應變 石夕層之表面與介電層表面之間存在接合界面之情況下，應 變矽層展現一些不良電子特性。此等特性可為傾向於沿接 合界面聚集之雜質的結果，該等雜質可隨後擴散至應變矽 層中。 127933.doc 200847329 【發明内容】 簡言之，因此，本發明係關於—種用於製備應變絕緣矽 結構之方法，該結構包含一處置晶圓及一應變矽層，該方 法包含在將矽層接合至處置晶圓之前在應變矽層上形成 S i 0 2薄層。 .更特定言之’本發明係關於-種用於製備應變絕緣石夕結 構之方法，該方法包含：⑴在供體晶圓之表面上形成鬆他 之切層；（π)在該鬆弛之切層之表面上形成應變石夕 f 層；（iii)在該應變矽層之表面上形成二氧化矽（亦即，
Si〇2)薄層，（1V)將該供體晶圓上之二氧化矽薄層之表面接 合至處置晶圓以形成經接合之晶圓，其中接合界面係形成 於二氧化矽層與處置晶圓之間；（v)沿鬆弛之含矽層内之分 離平面而分離經接合之晶圓以將應變矽層轉移至處置晶 圓，該處置晶圓上之應變石夕層在其表面上具有殘餘之鬆弛 之含矽層；及（Vi)自該應變矽層實質上移除殘餘之鬆弛之 含ί夕層。 ( 此外，本發明係關於一種單晶矽結構，其包含一單晶矽 基板，該單晶矽基板具有一中心軸、大體垂直於該中心軸 之一正面及一背面、一周邊邊緣及一自該中心軸延伸至該 • 周邊邊緣之半徑。該單晶矽結構亦包含：⑴一鬆弛之含矽 層，其安置於該矽基板之正表面上；（ii)一應變矽層，其 安置於該鬆弛之含矽層上；及（iii)—si02層，其安置於該 應變矽層上。 本發明之其他目標及特徵將在下文中部分顯而易見且部 127933.doc 200847329 分加以指出。 【實施方式】 本發明係關於一種改良之應變絕緣矽（SSOI)結構，其中 = SS0I結構係藉由在將叫層接合至處置晶圓或視情況接 合至處置晶圓上之介電層之前在應變矽層上形成二氧化矽 (SW2)薄層來製備。在不受特定理論限制之情況下，通常 咸信’讀結構可為有利的，因為其可展現在應變石夕中形 成之裝置之改良之電氣效能（例如，與-結構之應變石夕中 形成之裝置相比，在兮么士娃^ ^ 在w亥…構中，應變矽層直接接合至處置 曰曰圓上之可選；,電層）。又，本發明之SSOI結構有利地將 結合於接合界面（在Si02薄層與處置晶圓之間）處之任何雜 質進一步移動遠離該應變矽層。 #據本u半導體材料可為此項技術巾通常已知的適 用於半導體應用之任一材料，諸如，含石夕材料。在本文中 出於例示目的’半導體材料在咖結構中利用之石夕。 應注意’供體晶圓之應變矽層上之叫薄層容易整合至 製㈣⑴結構之已知方法中。此等方法包括（例如）美國專 利弟6,790,747號之前述方法以及美國專利申請公開 鳩鑛號及第2__979號中所述之晶圓接合及 層轉移技術，肖等文獻之全部内容出於所有相關目的以引 用方式併入本文中。因此，根據本發明，基本上可使用用 於製備SSOI結構之通常已知之技術中之任一者。較佳地， 本發明之方法利用晶圓接合及層轉移技術。因此將在該等 技術之背景下在下文中較詳細地閣述本發明。然而，應理 127933.doc 200847329 解，此係出於說明之目的且不應被視為限制意義。應進一 步理解’在本發明之實踐中’可使用在此項技術中熟知之 各種設備及處理條件而適當執行該等技術，且在某此㈣ 下’可省略該等技術及條件或將其與其他技術及條件組^ 而不背離本發明之範疇。 1 ·形成應變碎層 雖然可使用許多技術來形成SS0I結構，但是出於說明本 發明之較佳實施例中之某些的㈣，將在本文中參看圖i 至圖4較詳細地描述借助於晶圓接合及層轉移技術來製備 SSOI結構之方法。—般而言，該等技術包含：製備兩個獨 :結構，沿接合界面將其接合在一起，及接著沿不同於接 合界面且已經由植入技術而形成的分離平面來將其分解。 每一結構包含基板或支撐晶圓，其可由石英或藍寶石製 成，但更通常包含半導體材料，諸如，矽（例如，根據（例 如）捷可拉斯基（Czochralski)方法而製備之單晶矽）、鍺或 矽-鍺（SiGe)。在一較佳實施例中，該等基板包含單晶矽晶 圓，該晶圓具有至少約150 mm、200 mm、300 mm或更大 之直徑。 下文中將一基板稱為”處置晶圓”。該處置晶圓具有直接 安置於其表面上之可選介電層，且充當最終“⑴結構之基 板。下文中將另一基板稱為"供體晶圓”。該供體晶圓具有 直接安置於其表面上的鬆弛之含矽層，且充當在晶圓接合 步驟之如在上面形成應變石夕層之基板。 A.供體晶圓結構 127933.doc •10- 200847329
現參看圖1A，供體晶圓結制包含-供體晶圓或基板 12、-在其表面上的鬆弛之含石夕層13(其具有不同於鬆他 之石夕晶格之晶格常數的晶林赍叙 ^㊆數）及一在該鬆弛之含矽層 之表面上的應變石夕層14。在一較佳實施例中，含石夕層為
SiGe。鬆弛之SiGe層之特定知 曰符疋組伤可根據待在應變矽層中引 發之晶袼應變的所要位準而變仆 千叩交化。通常，SiGe層包含至少 約1 0%之Ge，且在草此倍带nr -T a ”一月$下可包含約15%、約20%、約 25% 約35%、約50%或更高（例如 ，60%、70%、80%、 90%或更高）的Ge。然而，在一 有在至少約10%至小於約之 小於約35%之範圍内之Ge濃度， 佳的。 較佳實施例中，SiGe層具 範圍内、或至少約15%至 其中約20%之Ge濃度為較 基本上可使用此項技術中通常已知之任一技術來形成鬆 弛之含矽（例如，SiGe)層，諸如，已知磊晶沈積技術中之 一者。一般而言，鬆弛層之厚度足以准許SiGe晶格實質上 完全塑性鬆弛。通常，鬆他層具有實質上均勻之厚度，其 平均厚度為至少約〇. 1微米’諸如，至少約〇 5微米、至少 約1.0微米及甚至至少約2.0微米。或者，可能需要以範圍 形式來表達厚冑。舉例而f ’平均厚度範圍可冑常為在約 0.1微米至約2.0微米之範圍内，諸如，約〇.5微米至約1〇微 米。在一較佳實施例中，SiGe層具有約2 0微米之平均厚 度。應注意，上文闡述之範圍及最小厚度值對本發明而言 並非為精確重要的，只要厚度足以准許鬆弛層之晶格之實 質完全塑性鬆弛便可。 127933.doc -11 - 200847329 舉例而言，在鬆弛之（例如，SiGe)層13上形成或沈積（例 如）石夕之應變層14，其中應變產生自（例如）應變以層與鬆弛 之SiGe層之間的晶格常數之差異。此應變因此改變應變層 之矽的結晶性。 類似於鬆弛層，基本上可使用在此項技術中通常已知之 任一技術來在鬆弛層上形成或沈積應變層，限制條件為在 其沈積之後在層中存在應變。在一較佳實施例中，使用已 知磊晶沈積技術中之一者（例如，常壓化學氣相沈積 (APCVD)、低或減壓CVD(LPCVD)、超高真空CVD (UHVC VD)、分子束磊晶法（MBE)或原子層沈積（ALD))， 其中，藉由化學氣體沈積來沈積（例如）矽烷、二石夕烷或三 石夕烧。蠢晶生長系統可包含單晶圓或多晶圓分批反應器。 可以相對較低之溫度（例如，低於700。〇形成應變層，（可 能）以便在應變層與鬆弛層之間促進經界定之界面。經界 定之界面可增強應變層自鬆弛層之後續分離或移除。在應 變層含有實質上100%之Si之實施例中，可在不曝露於（例 如）Ge源氣體之沈積工具之專用腔室中形成此層。藉由如 此進行’可避免交叉污染且在應變層與鬆弛層之間促進較 局品質界面。此外，可由在同位素上純的矽前驅體形成應 變層’該矽前驅體具有優於習知Si之熱導率的熱導率。較 高熱導率可幫助耗散來自應變層上後續形成之裝置的熱， 藉此維持由應變層提供之經增強的載子遷移率。 一般而言，應變層14生長至實質上均勻之厚度，該厚度 對於後續裝置製造而言係足夠的，但對於將經歷顯著塑性 127933.doc • 12 - 200847329 鬆弛的在經曝露之石夕表面處之晶格而言不夠厚。因此，通 常應變層生長至一至少約i nm之平均厚度，諸如，約i咖 與約⑽⑽之間，較佳_nm與約8Gnm之間且更佳約 bnm與約40 nm之間。在一較佳實施例中’石夕層之平均厚 度為約20 nm。
C 在應變矽層形成於供體晶圓上之後，將二氧化矽薄層19 形成於應變石夕層14上。Si〇2薄層係使用此項技術中已二的 用於氧化物形成的方式來形成，諸如，熱氧化及化學氣相 沈積（CVD)。雖然將在下文中將熱氧化作為說明性實例來 參考’但S ’應料’根據本發明可使用其他氧化物形成 技術。與在SOI形成期間接合處置晶圓及供體晶圓以在供 體晶圓之應變矽層14之表面與處置晶圓之可選介電層15之 表面之間形成接合界面的習知實踐相比，此sio2層之存在 引起供體晶圓結構與處置晶圓結構（如圖1B中所示，且如 在本文中於下文中進一步詳述）之間的接合界面18(如圖2中 所示）的位置之改變。 根據本發明，接合界面18形成於供體晶圓結構上之 薄層19之表面與處置晶圓之表面（特定言之，在處置晶圓 、、心構上存在之可選介電層15之表面（如在本文中於下文中 進一步描述））之間。在不受特定理論限制之情況下，通常 咸化，藉由在應變矽層上之Si〇2薄層與處置晶圓（其可視 情況在其表面上具有介電層）之間形成接合界面，ssoui 構可展現改良之電氣特性。亦咸信，與自應變石夕層之表面 直接接合至處置晶圓或可選地存在於處置晶圓上的介電層 127933.doc -13- 200847329 之方法獲仔之結果相比，存在因接合步驟而損壞應變矽層 的降低之可能性，此至少部分係因為在應變石夕層與處置晶 圓之間不存在機械接合界面。此外，咸信電氣特性之預期 =良產生自以下事實··雜質傾向於聚集於接合界面處，且 當接合界面直接鄰近於應變矽層而定位時，此等雜質可隨 後遷移至應變矽層t。Si〇2層之存在因此用以限制(若並 不防止）此遷移。 咸“&今為止，應變矽尚未經受在上面形成二氧化矽 層之處理’因為介穩態應變矽在高溫下鬆弛。舉例而言， 此項技術中已知之典型熱氧化處理可使矽經受丨〇⑻。c，其 足以在應變石夕層中引發鬆弛。此外，諸如應變矽層之熱氧 化的些處理實際上消耗應變層。假設應變層通常非常 薄，對熱氧化處理精確控制以避免應變矽層之過度（或全 部）消耗會困難。 令人驚奇地，且根據本發明，可成功地形成以〇2薄層， 而不存在介穩態應變矽層之鬆弛及/或過度消耗。此係藉 由在相對較溫和之熱條件下使應變矽層經受氧化物形成處 理而實現，該等條件涉及在低於應變矽鬆弛之溫度的溫度 下處理應變矽歷時足以形成足夠厚度（亦即，足以達成所 要接合界面強度及/或所要改良之電氣特性之厚度）之si〇2 層的時間。具體言之，氧化物形成處理係在低於1〇〇〇它之 溫度下執行以便避免應變層之鬆弛，但在足以在應變矽層 之表面上形成氧化物的溫度下執行。舉例而言，在熱氧化 實施例中，可通常在低於約9〇〇°C或85〇。〇且高於約4〇(rc 127933.doc -14· 200847329 (諸如，高於約600°C、700°C或800°C)之溫度下執行退火， 退火之溫度（例如）在約400°C與小於l〇〇〇°C之間、在約6〇0 °C與約900°C之間或在約700°C與約850°C之間。在一特定 實施例中，在約80(TC與約850°C之間執行退火。 氧化物形成處理之特定時間通常對於執行本發明而言並 非為重要的，只要執行處理歷時足以在應變矽層上形成連 續Si〇2層的時間即可。一般而言，與上述考慮事項一致，
ί 該時間少於將導致應變矽層之鬆弛或過度消耗的時間。舉 例而言，在熱氧化實施例中，當在蒸汽氣氛（亦即，濕式 氧化）中執行退火時，可執行退火歷時至少約1 〇〇秒、至少 約200秒或至少約3〇〇秒。此外，通常執行退火歷時少於= 2000秒、少於約1000秒或少於約6〇〇秒。舉例而言，在— 較佳實施例中，執行退火歷時約200與約1〇〇〇秒之間或約 300與約600秒之間。 在應變石夕層上形成之叫層之最終厚度通常經最佳化以 達成所要接合強度及/或電子特性，㈣仍提供足夠厚户 之應變㈣以用於裝置製造。舉例而言，卿層通常儘^； 能厚而不使介穩態應㈣層鬆弛，同時保持^夠厚度 變矽層以用於其中之後續裝置形成。 〜 如=ΓΓ意，Si〇2層在熱氧化實施例中係藉由以 二边之溫度及持續時間將應變石夕層14曝露於含 中而形成，其中在此退火期間，應 77 藉由消耗約之應變，夕以:成約2?曝㈣
Si〇”因此，Si〇2層之所得厚度 ^SlC>2而形成 v邻分為應變矽層之初 127933.doc 15 200847329 始厚度之函數，且更特定言之為其某一分數（例如，約其 十分之一、約其五分之一或約其三分之一然而，通 系’ Sl〇2層具有至少約50 A、至少約100 A、至少約150 A、或至少約200 A且小於約350 A、約300 A或約250 A之 平均厚度。在某一特定實施例中，平均厚度可（例如）在約 50與、力350 A、或約1〇〇與約3〇〇人、或約15〇與約25〇人之 間的範圍内。 再··人參看圖1A，為了達成應變矽層之後續轉移，諸如氫 離子之離子可以實質上均句之深度植入至鬆他層Μ。離 子通常在已形成應變層14及叫層19之後被植入至鬆弛層 中因此該等離子牙過Si〇2層及應變層而植入於鬆弛層 中。此離子植入界定在鬆弛層中之分離或分解平面Η。較 佳地，將離子植入至平均深度，該平均深度足以確保應變 層在後績熱處理時之令人黑立 7人滿忍之轉移，同時儘可能多地限 制隨之轉移之鬆弛層的量。通常，如在本文中於下文進一
L 步詳述，將離子植入至鬆弛； 犯增中至少約20、30、40或甚至 5〇 nm或更深。舉例而言， 鬆弛層中至少約65 nm、75 “形下，將離子植入至 或更深。可使用：、85·、10“— 離子植入。舉例而言，心j技術中已知之方式來達成 方式達成此植人。n數=美國專利第6，携，747號之 至約離子/平方公八夕^括（例如）氫離子（H+)以约1 keV之能量下之植入(例二剩量在(例如)約20至約_
離子/平方公分之劑量將H+植二28㈣之能量及2.⑻W 牙過應變層並植入至鬆弛 127933.doc -16 - 200847329 層中）。 就此而言，應注意，在一實 所^ + + 貢施例中’使用其他植入物 貝，诸如，H2 、He或其組合发 整。 ’、中J里及能量被相應調 Β·處置晶圓結構 16現：：圖1Β’處置晶圓結構11包含-處置晶圓或基板 ，：；置晶圓或基板16可視情況在其表面上具有介電層 15，介電層15充當最終ss〇 傅T之絕緣層。可選介電層 可為適用於SSOI結構之任一電絕 s緣材枓，諸如包含Si〇2、 :人4、氧化铭或氧化鎂之材料。在—較佳實施例中，可 W電層為s1〇2。然而，應注意，在_些情形下，或者可 能較佳的是’將具有高於純Si02之熔點(亦即，約戰) 之溶點的材料用於可選介電層。此等材料之實例為氮化石夕 (sl3N4)、氧化銘、氧化鎂等。在不受特定理論限制之情況 下，通常咸信，使用具有較高溶點之介電層可幫助防止所 轉移之應變層在後續處理期間歸因於下伏可選介電層在裝 置製期間通申使用之溫度(亦即，約J嶋至】⑽。c )下軟 化而引起的可能鬆弛。 y根據此項技術中之任—已知技術（諸如，熱氧化、濕 式氧化或熱氮化）來施加可選介電層。一般而言，使可選 介Z層生長至足以提供最終8801結構中之所要絕緣特性的 實質上均勻之厚度。通常，可選介電層具有至少約1〇 nm 之平均厚度，諸如約5〇 nm、約1〇〇 nm、約125 nm、約i5〇 nm、約175 nm或約200 nm。或者，可將可選介電層之平 127933.doc 17. 200847329 句旱度表達為範圍，諸如，約1 〇 nm與約2 0 0 nm之間、 車乂佺、、句5 0 nm與約175 nm之間、甚至更佳約1〇〇 nm與約15〇 贿之間。在_較佳實施例中，可選介電層具有約145議之 厚度。 C·晶圓接合及應變層之轉移 Γ Ο 一旦已製備好供體晶圓結構1〇及處置晶圓結構11，形成 最終SSOI結構便包含將供體晶圓結構之應變石夕層轉移至處 置晶圓結構之可選介電層上。一般而言，此轉移係藉由以 下步驟而達成：將可選介電層15之表面與Si〇2薄層19之表 面接觸以便形成具有在兩個表面之間的接合界面的單 一、經接合之結構20，·及接著沿位於鬆弛層中之分離或分 解平面17來分解或分離經接合之結構。 在接合之前，供體晶圓結構之Si〇2薄層及/或處置晶圓 構之可4 "電層之表面可視情況使用此項技術中已知之 技術而經受清潔、簡單姓刻及/或平坦化以使其表面對接 合作好準備。在不受特定理論限制之情況下，通常咸作， 最終隨結構中之應變石夕層之表面的品質部分地為接:之 别之表面的品質的函數。此外，接合之前之兩個表面之σ 質對所得接合界面之品質或強度具有直接影響。 °° ^面粗糙度為藉以定量量測表面品質之一方式，盆中較 :表面'Μ度值對應於較高品質之表面。因 層可經受處以降«面粗趟度。舉例而 -在-實施例中’表面粗糖度小於約〇·5 _ (綱）。可藉由在接合之前清潔及/或平坦化來達成此降低乂 1279331.doc -18- 200847329 潔程序來執行清潔 埋之濕式化學清
通用親水性表面製備處理為RCA :顯值。可根據諸如親水性表面製備處
丄+ 上 一，.一 叫衣询爽牲馮A SCI清潔處理，其中矣& + 、 在約60 °c下與含有比例為（例 如）1:4:20的氫氧化銨、 乳化風及水的溶液接觸歷時約10 分鐘，繼w離子水沖洗並旋轉乾燥。可制化學機械 研磨（CMP)技術來執行平坦化。此外，該等表面中的-或 兩個可在濕式清潔處理之前、 ^ J之後或替代濕式清潔處理而 經受電漿活化以增大所媒#人
择衫—㈢穴所传接合強度。電漿環境可包括（例 如）氧氨氣氮、乙爛燒（dib〇ran)或鱗化氣。在一較佳 實施例中，電聚活化環境係選自由氮、氧及其組合組成之 群。 現參看圖2 ’藉由將Si〇2薄層19與可選介電層"之表面 聚在-起以形成接合界面18而將供體晶圓結構接合至處置 晶圓。一般而言，基本上可使用此項技術中已知之任一技 術來達成晶圓接合’其限制條件為，用以達成接合界面之 形成的能量足以確保在後續處理（諸如，藉由分解或分離 之層轉移）期間保持接合界面之完整性。然而，通常晶圓 接合係藉由以下步驟達成··使Si〇2薄層之表面與可選介電 層在至/孤下接觸，繼之以在高溫下加熱持續足以產生具有 大於約500 mj/m2、約75〇 mJ/m2、約1〇〇〇 mj/m2或更高的 接合強度之接合界面的時段。為達成此等接合強度值，通 常，加熱在至少約200°C、300°C、40(TC或甚至500t:之溫 度下發生，持續至少約5分鐘、3〇分鐘、6〇分鐘或甚至3〇〇 分鐘之時段。 127933.doc -19- 200847329 見多看圖3，在已形成接合界面〖8之後，所得經接合之 結構20經受足以沿鬆弛層13内之分離或分 破裂之條件。一般而言，可使用此項技術中已知 (包括’例如，㈣發之分離、機械分離或其組合)來達成 此破裂。在—實施例中，可使用在-時段中使經接合之結 構在高溫下退火來引發破裂。舉例而纟，退火溫度可為至 少約25(TC、35代、45代、55旳、65代或甚至7獅。 較佳地，溫度在約25(rc與約75〇它之間，且更佳為約35〇 、力5〇C。在至少約5分鐘、30分鐘、60分鐘或甚至 〇〇刀鐘之時奴内執行退火。較高之退火溫度將需要較短 之退火時間，且較低之退火溫度將需要較長之退火時間。 可在環i兄或惰性氣氛（例如，氬或氮）中進行退火步驟。 此外，另一實施例包含單獨或除退火處理之外藉由機械 力而在鬆弛層中引發分離。施加此機械力之實際方式對於 本發明而言並非重要的；亦即，可使用施加機械力以在鬆 弛層中引發分離之任一已知方法，只要避免對應變層的實 裊扣壞便可。在一較佳實施例中，除低於約35(rc之退火 外，使用機械力來引發分離。 再次參看圖3，在分離後形成兩個結構（30及31)。若經 接合之結構20之分離沿鬆弛層13中之分離或分解平面17而 發生，且分離平面17與界面18並不一致而是存在於鬆弛層 中，則鬆弛層之部分為兩個結構之部分（亦即，鬆弛層之 一部分連同應變層一起被轉移）。結構3〇因此包含供體晶 圓12及鬆弛層13之某一部分32，而結構31包含處置晶圓 127933.doc -20- 200847329 面上具有鬆弛層13 16、可選介電層15、Si〇2薄層19及在表 之殘餘部分3 3的應變石夕層丨4。 m鬆弛層13之殘餘部分33較佳存在於 應變石夕層14之表面上以便（例如）確^以承受可為去除產 生自植入步驟之損壞所需的任一後續處理的厚度。 當存在時’殘餘鬆弛層33具有大致等於將離子植入鬆他 層中之深度之厚度⑺。因此，此厚度（τ)通常大於約2〇、
30、40或甚至50 nm。舉例而言’在某些情形下，殘餘層 之厚度可視情況為至少約65 nm、75 nm、85 nm、 nm、150 nm、200 nm或更大。較佳地，厚度（τ)足以避免 分離時對應變層之損壞；舉例而言，在一較佳實施例中， 殘餘層之厚度在約8〇 nm與約90 nm之間。 2.在層轉移之後修整應變矽表面-殘餘鬆弛層之移除 根據本發明並參看圖3及圖4，在已將應變矽層丨4轉移至 處置晶圓16以形成結構3 1之後，結構3 1經受額外處理以產 生應變石夕層’應變石夕層上具有用於裝置製造之所要特徵。 舉例而言，若存在殘餘之鬆弛之含矽層3 3，則結構3 1可經 受一或多個處理步驟以便移除此殘餘層。可使用此項技術 中已知之任一技術來移除殘餘層，其中較佳藉由蝕刻來移 除殘餘層。在一較佳實施例中，經由使用包含NH4OH、 H2〇2及之蝕刻劑之濕式蝕刻處理來移除實質上全部殘 餘鬆弛層。此蝕刻劑可以各種調配物形式購得且通常被稱 為’’SCI”溶液。 就此而言，應注意，如本文中所使用，”實質上全部”及/ 127933.doc -21 - 200847329 或實質上無"指在SSQI表面上基本上不存在任何可偵測到 的來自殘餘鬆他層的元素。舉例而言，在一較佳實施例 ，中，應變石夕表面不包含可债測到之Ge原子，其使用此項技 付中已去之方式的偵測極限當前為約上.㈣〇8個&原子/平 方公分。
t 因此’ SS0I表面較佳不包含可偵測到之量的最初被引入 至應變層以引發其中之應變的任何元素。舉例而言，較佳 盡最大可能程度地移除Ge，因為殘餘Ge可干擾後續裝置 製仏或操作。因此，根據本發明，應變石夕表面實質上無鬆 弛層。然而’纟某些情形下，表面可能具有在其中存在之 某可4貞測到之1 (例如）之Ge。在此等情形下，應變石夕表 面較佳包含小於約原子/平方公分，諸如，小 於、、勺7.5X10個Ge原子/平方公分、小於約5 〇χ1〇9個Ge原子/ 平方公分、小於約原子/平方公分或甚至小於 約l.OxlO9個Ge原子/平方公分。 田使用银刻來移除殘餘鬆弛層時，根據各種因素來選擇 適當#刻組合物’包括殘餘鬆弛層之精確組成及蝕刻劑之 選擇率。此處，”選擇率”指蝕刻劑相對於應變層材料移除 鬆弛層材料之優先速率。在一較佳實施例中，關於與移除 應變矽層之速率相比的移除鬆弛之siGe層之速率來評估蝕 刻劑之選擇率。此SiGe:Si移除之比率係至少部分取決於鬆 弛之SiGe層中之Ge濃度以及蝕刻劑組成。一般而言，較高 選擇率蝕刻劑係較佳的，以使得快速移除殘餘之鬆弛之 SiGe層而保持儘可能多的應變矽層。 127933.doc -22- 200847329 如先前所描述，殘餘層中之Ge濃度為至少約1〇%之Ge， 且在某些情形下可為至少約15%、約2〇%、約25%、約 35%、約50%或更多（例如，6〇%、7〇%、8〇%、9州或更 夕）；、、、:而在車乂佳實施例中，SiGe層具有在至少約ι〇〇/0 到、於約5G/。之範圍内或至少約15%至小於約35%之範圍 内之Ge濃度，其中約2〇%之^的濃度為最佳的。 通常，蝕刻劑按照至少約3··1之SiGe:Si之選擇率以足以 自處置晶圓移除殘餘之鬆弛之脱層之比率包含肌〇h、 f H2〇2&H2〇。較佳地，蝕刻劑以足以達成至少約3·5:1、更 佳至少約4:1、又更佳至少約4·5:1且甚至更佳至少約 2大之選擇率的比率包含ΝΗ4〇Η、出〇2及Η2ο。在一較佳 只^例中，尤其較佳之蝕刻劑以約1:2:50之比率包含 ΝΗ4〇Η··Η202··Η2〇。 :般而言，钱刻處理之持續日夺間及發生處理之溫度足以 實貝上Τ除殘餘鬆弛層。精確蝕刻時間取決於層之厚 4厚度又為初始離子植人能量之函數。然而，通常使 ^ 纟置晶®曝露至㈣劑歷時約1分鐘與約丨_分鐘之間， 古勺10刀鐘與約500分鐘之間，或約20分鐘與約200分鐘 之間。此外，處置晶圓通常在約rc與約1〇(rc之間的溫度 下被#刻’諸如約10°C與約9〇°C之間及約5(rc與約饥之 7 ’其中較長之㈣時間對應於較低之溫度讀短之钱刻 ^間對應於較高之溫度。在一較佳實施例中，在約6rc下 發生餘刻歷時約200分鐘。 在钱刻處理期間，通常施加㈣以促進移除殘餘之鬆弛 127933.doc -23- 200847329 之SiGe層，藉此使得能夠在較短持續時間内達成蝕刻❶在 一實施例中，在通常在約5至約丨5〇〇瓦範圍内之功率位準 下使用超高頻音波攪拌或處理。舉例而言，超高頻音波蝕 刻之功率可在約10至約1250瓦、約25至約1〇〇〇瓦、約5〇至 約750瓦或約1〇〇至約5〇〇瓦之範圍内。
U 如圖4中所示，在移除殘餘之“以層（當存在時）之後， 所得SS〇I結構40包含一矽處置晶圓16，一在該矽處置晶圓 16之表面上之可選介電層15，一在該可選介電層上之二氧 化矽層19(其在該可選介電層自身為二氧化矽時可能不可 與该可選介電層相區分）及一在該二氧化矽層之表面上之 應變矽層14。此SS0U#構可經受若干可選處理步驟中之任 一者（諸如，退火）以改良應變矽層之結晶性（如（例如）美國 專利申請案第1 1/461,653號中所揭示，該申請案之全部内 容出於所有相關目的以引用方式併入本文中）。 3·應變絕緣矽結構 根據本發明而製備之ss〇I結構可具有實質上均勻之厚 度’其厚度範圍為約1 nm至約1 〇〇 nm。較佳地，在兮等或 其他實施例中，應變Si層具有範圍在約1〇 nm至約8〇 nmi 間、且更佳在約2〇 nm至約60 nm之間的厚度。 根據本發明而製造之應變絕緣矽結構可用於各種技術 中。舉例而言，本發明之SSOI結構適用於製造£1^〇8、 PMOS、MOSFET、FinFET、CM〇s及雙極 Cm〇s裝置此 清單絕不意欲為限制性的或充分包含的。 127933.doc -24- 200847329 以下實例僅意欲進一步說明並解釋本發明。本發明不應 限於本文中所提供之細節中之任一者。 實例 藉由經由利用Ge源氣體及Si源氣體的商用磊晶沈積處理 來沈積具有約0.2 Φιη之平均厚度的鬆弛之SiGe層來根據本 發明製備矽供體晶圓結構。此後為借助於在ASM Episl〇n 1單一晶圓反應器中之磊晶生長而在其上施用具有約8〇 nm 之平均厚度之矽層。矽供體晶圓接著經受氧化處理，其中 該供體晶圓在約800。(：之溫度下曝露於含蒸汽之氣氛歷時 360秒。此退火在應變矽層之表面上產生具有約5〇 a之平 均厚度的si〇2薄層。接著藉由外部植入服務（Inn〇w〇n Corporation)將氫與氦離子之組合穿過該應變矽層及§丨〇2層 而植入至SiGe層中達約120 nm之深度以在鬆弛之SiGe層内 形成分離平面。 隨後，藉由借助於在85(TCT、歷時12〇分鐘之在垂直爐 中的熱氧化來在上面生長145 nm厚的Si〇2層而製備矽處置 、、口構。兩個結構接著接合在一起，進而借助於N2電漿活化 與EAG接合劑及親水性接合而在供體晶圓上之§丨〇2薄層與 處置晶圓上之Si〇2厚層之間形成接合界面。接著，經接合 之結構在300 °C下經受接合退火歷時6〇分鐘。接著，在 SlGe分解器上分解結構以引起沿植入離子分離平面之分 離。所得結構中之一者包含處置晶圓、經接合之Si〇2層、 其上之應變矽層及在應變矽層上的殘餘之鬆弛之以以層， 該殘餘鬆弛層具有約105 nm之厚度。接著在約65。〇下^此 127933.doc -25- 200847329 =構曝露至具有1:2:50之比率之nH4〇h:H2〇2:H2〇蝕刻劑持 、只240分鐘，同時施加約1500 w之超高頻音波處理，以便 自應變層之表面實質上移除殘餘鬆弛層。 讎——_ _ 對較佳實施例之以上描述僅意欲使其他熟習此項技術者 熟知本發明、其原理及其實際應用，以使得其他熟習此項 技術者可以其最適於特定用途之要求的許多形式調整並應 本卷月。因此本發明並不受限於上述實施例並可進行各 種修改。 關於詞"包含"在此整個說明書（包括下文的申請專利範 圍）中之使用，應注意，除非上下文另外要求，否則詞"包 含"係基於下述内容及對其之清楚理解來使用：詞"包含" 將被包括性地而非排他性地解釋，且意欲詞"包含"在解釋 此整個說明書（包括申請專利範圍）時被如此解釋。 【圖式簡單說明】 圖1A為供體晶圓12之橫截面示意圖，該供體晶圓12在其 表面上具有鬆弛之含矽層13、應變矽層14及8丨〇2層19。鬆 弛之含矽層13中之虛線17表示其中存在之分離或分解平 面。 圖1B為在與圖1A之晶圓接合之前的處置晶圓16之橫截 面不意圖，該處置晶圓16包含安置於其表面上的可選介電 層1 5 〇 圖2為經接合之結構2〇之橫截面示意圖，該經接合之結 構20產生自使供體晶圓之以〇2層19之表面（在圖中說明） 127933.doc -26 - 200847329 與該處置晶圓之可選介電層15之表面（在圖1B中說明）接 觸。 圖3為橫截面示意圖，其說明經接合之結構2〇沿鬆弛之 含矽層13中之分離或分解平面17之分離，及因而導致之二 氧化石夕層19及應變矽層14至處置晶圓16之可選介電層15上 之轉移’應變石夕層14具有可視情況在其上存在之鬆弛之含 矽層之殘餘部分33。 圖4為本發明之應變絕緣矽結構4〇之橫截面示意圖。 貫穿該等圖式，對應之參考符號指示對應之部分。 【主要元件符號說明】 10 供體晶圓結構 11 處置晶圓結構 12 供體晶圓或基板 13 鬆弛之含石夕層 14 應變矽層 15 可選介電層 16 處置晶圓或基板 17 分離或分解平面 18 接合界面 19 Si〇2薄層 20 經接合之結構 30 結構 31 結構 32 部分 127933.doc -27· 200847329 33 殘餘部分 40 SSOI結構 T 厚度
127933.doc -28

Claims (1)

  1. 200847329 十、申請專利範圍： 1 · 一種製備一應變絕緣矽結構之方法，該方法包含·· 在一供體晶圓之一表面上形成一鬆弛之含矽層； 在该鬆他之含碎層上形成^一應變碎層； 在該應變矽層上形成一二氧化矽層； 將該供體晶圓上之該二氧化石夕層接合至一處置晶圓以 形成一經接合之晶圓，其中一接合界面形成於該二氧化 矽層與該處置晶圓之間； 沿遠鬆弛之含石夕層内之一分離平面來分離該經接合之 晶圓以將該應變矽層轉移至該處置晶圓，使得該處置晶 圓上之該應變矽層在其表面上具有一殘餘之鬆弛之含石夕 層；及 實質上移除該殘餘含矽層以曝露該應變矽層之一表 面。 2·如請求項1之方法，其中該Si〇2層係藉由在一氧化氣氛中 使違應變石夕層之該表面退火而形成。 3. 如請求項2之方法，其中該絕緣矽結構係在一至少約7〇〇 C之溫度下退火。 4. 如請求項2之方法，其中該絕緣矽結構係在一至少約8〇〇 °C之溫度下退火。 5·如請求項2之方法，其中該絕緣矽結構係在一低於約9〇〇 °C之溫度下退火。 月求項2之方法，其中該絕緣矽結構係在一低於約8 〇 C之溫度下退火。 127933.doc 200847329 月求項2之方法，其中該絕緣矽結構係在一約000°c至 、、勺900 C之溫度下退火。 月求項2之方法，其中該絕緣矽結構係在一約800°c至 約85(TC之溫度下退火。 月求員2之方法，其中該絕緣矽結構被退火歷時至少 約100秒。 10.如請求項 士、t ^ ^ ^ ^ 只z之方法，其中该絕緣矽結構被退火歷時至少 約300秒。 月求項2之方法，其中該絕緣矽結構被退火歷時少於 約2 0 〇 〇秒。 12·如明求項2之方法，其中該絕緣矽結構被退火歷時約300 秒至約6〇〇秒。 13·如請求項1之方法，其中該Si02層具有一至少約50 A之平 均厚度。 14·如請求項1之方法，其中該Si〇2層具有一至少約100 A之 平均厚度。 15·如請求項i之方法，其中該si〇2層具有一至少約15〇 A之 平均厚度。 16·如明求項1之方法，其中該Si〇2層具有一至少約200 A之 平均厚度。 17·如請求項1之方法，其中該處置晶圓具有一 150 mm、200 mm或大於200 mm之標稱直徑。 1 8·如請求項丨之方法，其進一步包含在形成該經接合之晶 圓之前在該處置晶圓之一表面上形成一介電層，及接著 127933.doc 200847329 將該供體晶圓上之嗲-条^ ^ 亥一乳化矽層接合至該處置晶圓上之 h電層㈣成該經接合之晶圓，該接合界面係形成於 該二氧化矽層與該處置晶圓之該介電層之間。 19 · 一種應變絕緣矽乡士播， ' ° 中該結構係根據如請求項1之 方法而形成。 20. —種單晶矽結構，其包含： 單曰曰矽基板，其具有一中心軸、大體垂直於該中心 軸之正面及月面、一周邊邊緣及一自該中心軸延伸 至该周邊邊緣之半徑； 一鬆弛之含石夕層，其安置於該矽基板之該正表面上； 一應變矽層，其安置於該鬆弛之含矽層上； 一 Si〇2層，其安置於該應變矽層上。 21·如請求項20之結構，其中該單晶矽基板具有一 150 mm、 200 mm或大於200 mm之標稱直徑。 22.如請求項2〇之結構，其中該si〇2層具有一至少約50 A之 平均厚度。 23·如請求項20之結構，其中該Si02層具有一至少約100 A之 平均厚度。 24·如請求項20之結構，其中該Si02層具有一至少約150 A之 平均厚度。 25·如請求項20之結構，其中該Si02層具有一至少約200 A之 平均厚度。 127933.doc
TW096150380A 2006-12-27 2007-12-26 Strained silicon on insulator (SSOI) with layer transfer from oxidized donor TW200847329A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/616,517 US20070117350A1 (en) 2005-08-03 2006-12-27 Strained silicon on insulator (ssoi) with layer transfer from oxidized donor

Publications (1)

Publication Number Publication Date
TW200847329A true TW200847329A (en) 2008-12-01

Family

ID=39283888

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096150380A TW200847329A (en) 2006-12-27 2007-12-26 Strained silicon on insulator (SSOI) with layer transfer from oxidized donor

Country Status (3)

Country Link
US (1) US20070117350A1 (zh)
TW (1) TW200847329A (zh)
WO (1) WO2008083068A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443978B2 (en) 2018-06-08 2022-09-13 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
US7568412B2 (en) * 2005-10-04 2009-08-04 Marquip, Llc Method for order transition on a plunge slitter
ATE518241T1 (de) * 2007-01-24 2011-08-15 Soitec Silicon On Insulator Herstellungsverfahren für wafer aus silizium auf isolator und entsprechender wafer
FR2913528B1 (fr) 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
US8367519B2 (en) 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US10109492B2 (en) * 2013-02-25 2018-10-23 Globalfoundries Inc. Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process
US9373691B2 (en) 2013-08-07 2016-06-21 GlobalFoundries, Inc. Transistor with bonded gate dielectric
CN105097429B (zh) * 2014-04-24 2018-03-02 清华大学 碳纳米管复合膜的制备方法
US10304722B2 (en) * 2015-06-01 2019-05-28 Globalwafers Co., Ltd. Method of manufacturing semiconductor-on-insulator
CN108122823B (zh) * 2016-11-30 2020-11-03 中芯国际集成电路制造(上海)有限公司 晶圆键合方法及晶圆键合结构
DE102019132158A1 (de) * 2019-11-27 2021-05-27 Infineon Technologies Ag Verfahren zum bearbeiten eines halbleitersubstrats
CN112582256A (zh) * 2020-11-23 2021-03-30 中国科学院微电子研究所 一种用于半导体量子计算的应变纯化硅衬底及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106512A (ja) * 1993-10-04 1995-04-21 Sharp Corp 分子イオン注入を用いたｓｉｍｏｘ処理方法
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
WO2002015244A2 (en) * 2000-08-16 2002-02-21 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6890835B1 (en) * 2000-10-19 2005-05-10 International Business Machines Corporation Layer transfer of low defect SiGe using an etch-back process
WO2002047168A2 (en) * 2000-12-04 2002-06-13 Amberwave Systems Corporation Cmos inverter circuits utilizing strained silicon surface channel mosfets
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
EP1588406B1 (en) * 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures with structural homogeneity
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443978B2 (en) 2018-06-08 2022-09-13 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon
TWI779197B (zh) * 2018-06-08 2022-10-01 環球晶圓股份有限公司 將矽薄層移轉之方法
TWI815635B (zh) * 2018-06-08 2023-09-11 環球晶圓股份有限公司 將矽薄層移轉之方法

Also Published As

Publication number Publication date
US20070117350A1 (en) 2007-05-24
WO2008083068A1 (en) 2008-07-10

Similar Documents

Publication Publication Date Title
TW200847329A (en) Strained silicon on insulator (SSOI) with layer transfer from oxidized donor
US20070045738A1 (en) Method for the manufacture of a strained silicon-on-insulator structure
US6352909B1 (en) Process for lift-off of a layer from a substrate
JP4582487B2 (ja) ＳｉＧｅオンインシュレータ基板材料
TWI310962B (zh)
TWI306662B (en) Defect reduction by oxidation of silicon
EP2879176B1 (en) Method for producing hybrid substrates, and hybrid substrate
TW200816398A (en) A method of direct bonding two substrates used in electronics, optics, or optoelectronics
US20070042566A1 (en) Strained silicon on insulator (ssoi) structure with improved crystallinity in the strained silicon layer
TW201225256A (en) Electronic device for radiofrequency or power applications and process for manufacturing such a device
TWI545614B (zh) 低溫下分離半導體層之方法
EP0843346A2 (en) Method of manufacturing a semiconductor article
JP2002164520A (ja) 半導体ウェーハの製造方法
TW200931507A (en) Semiconductor wafer re-use in an exfoliation process using heat treatment
TWI304622B (en) Use of thin soi to inhibit relaxation of sige layers
TW200947530A (en) Method for producing bonded wafer
KR20140121392A (ko) 접합 soi 웨이퍼의 제조방법
TW201133615A (en) Wafer adhesion method
US7959731B2 (en) Method for producing semiconductor wafer
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
CN100550312C (zh) 多层基板的洗涤方法及基板的贴合方法、以及贴合晶片的制造方法
Tong et al. Beyond “Smart-Cut®” Recent Advances in Layer Transfer for Material Integration
JP2004281805A (ja) 半導体ウェーハの平坦化処理方法
JP4613656B2 (ja) 半導体ウエーハの製造方法
JP2010278342A (ja) Ｓｏｉ基板の製造方法