TW200845543A - Parameter control circuit and method therefor - Google Patents

Description

200845543 九、發明說明： 且更特別是關於半導體裝置 【發明所屬之技術領域】 本發明一般是關於電子類 與結構的形成方法。 【先前技術】 =過^電子產業_各種方法與結構來形成將一輪出 電壓调節為一需要信> + # 值之切換電力供應控制器；在部分情形

中、，電力供應系統包括一轉換器，並利用電力開關來控制 通過轉換器之主要側的電流以及轉換器之次要側的次要開 關:通常而言’係利用來自轉換器次要側之訊號來作為控 制°凡’以控制次要開關的切換；在Christopher David

Bndge^OO3年3月18日所取得之美國專利第6，奶，伽號 中即揭路了廷種電力供應系統的實例’這種電力供應系統 ^ 一個問題在於，由於通過轉換器次要側之電流之切換， 導致對同步化汛5虎產生雜訊，這些雜訊訊號會使電力供應 系統產生不具效率的操作。 同日守，積體電路所使用之封裝終端數也會影響積體電路 、成本、、、< ^越夕、因而封裝越複雜，成本即越高。在集 成-人要側電力供應控弗J器、時，使電力供應控制所使用之 引腳數最小化是很重要的。 因此，需要一種可使同步訊號的震盪效應最小化、並可 降低電路所需之終端數的電路。 【發明内容】 有4a於以上問題，本發明係提供一種參數控制電路以及 129263.doc 200845543 用於形成一參數控制電路的方法。 本發明之一實施例提供一種參數控制電路。該參數控制 電路包括：-第-輸入；_第一電流鏡，其具有一輸入路 徑與一鏡路徑，該輸入路徑耦合至該第一輸入；一開關， 其係配置以使一第一電流能夠或不能通過該第一電流鏡之 該鏡路徑’·一電容器，纟係搞合以接收該帛一電流；以及 一第二電流鏡，其具有一輸入路徑與一鏡路徑，其中該輸 入路徑係搞合至該第-輸人，該第二電流鏡係耗合以形成 =過該鏡路徑之-第二電流，以使該電容器在該開關使該 第-電流不能通過時，響應地放電，#中該第二電流鏡係 配置以形成具有一第二值之該第二電流，㈣二值與該第 一電流之一第一值不同。 本1明之一 A施例提供一種用於形成一參數控制電路的 方^該方法包括：_合—第—電路至該參數控制電路的 第一輸入，配置該第一電路以產生流通該第一輸入之一 第一輸入電流，並響應一控制訊號而形成通過該第—電路 之：弟-電流；耦合該第一電路以使用該第一電流來形成 第打間間隔或一第一電壓或一第一電流參數其中之 ，耦合一第二電路至該第一輸入；配置該第二電路以產 生通㈣第—輸人之—第二輸人電流，並響應該控制訊號 使該第-電流不能通過該第一電路而形成一第二電流二 及耦合該第二電路以使用該第二電流來形成一第二時間間 隔或一第二電壓或一第二電流參數其中之一。 曰 本發明之另—實施例提供—種用於形成—參數控制電路 129263.doc 200845543 的方法。該方法包括：配置-第—電流控制電路以響應〆 控制訊號而形成通過該參數控制電路之一第一輸入電、、宁. 配置該參數控制電路以使用該第一輸入電流來形成—第一 時間間隔或一第一電壓或一第一電流參數其中之一；配置 :第二電流控制電路以響應導致該第—電流控制電路使該 第一輸入電流不能通過之該控制訊號而形成通過該第一輸 =之一第二輸入電流；以及配置該參數控制電路以使用該

第二輸入電流來形成-第二時間間隔或—第二電壓或—第 二電流參數其中之一。 【實施方式】 為求說明内容的簡要與清晰’在圖式中的元件不需為實 際尺度，且在不同圖式中相同的元件代表符號表示相同的 元件；此外，亦省略了習知步驟與元件的描述與細節，以 求說明内容的簡要4處所述之電流承載電極代表在裝置 中承載電流通過該裝置的元件’例如M〇s電晶體的源極或 汲極、或是雙極電晶體的射極或集極、或是二極體的陰極 或陽極；而控制電極是代表在裝置中控制電流通過該裝置 的-件，例如MOS電晶體的閑極、或是雙極電晶體的基 極。雖然在本文中係以特定的N型通道或？型通道來解釋裝 置’但本領域中熟知技藝之人士應瞭解所使用的「期 ]」在」以及纟」等14些用語並非指在-初始動作瞬 時發生的動作，而是在該初始動作所啟始之反應期間可存 在某些微小卻合理的延遲，例如傳播延遲。 第-圖示意性說明了具有次要側電力供應控制器或次要 129263.doc 200845543 觸邮之電力供應系統10的一部份之一實施例。控制 係用於控制次要側電力開關（例如：電晶體卬之運 作，其係與轉換器16之次要繞組18串聯連接。系統㈣常 接收電力輸入終端_電力返點終端12之間的輸入㈣， 亚調節輸出電塵至輸出24與輸出返點25之間的一需要值。 系㈣通常包括轉換器16，其具有—主要側繞_舆次要 繞組I電力開關(例如：電晶體15)係用以控制流通過主

要繞組17的電流’以調節輸出電屋值。切換控制器14係用 以提供-㈣驅動訊號以操作電晶㈣。反饋網路Μ(例 如：光搞合器）形成-反饋訊號，其代表該輸出電麼值； 控制器Μ使用反饋㈣訊號來協助調節輸出電壓值。系統 10的次要側通常包括一過濾電容器22、電晶體23與控制器 3 5° 弟二圖示意性說明了第―圖所示之控制器35的—部份之 一實施例；此部分說明係參照第一圖與第二圖兩者。控制 器35包括-計時控制段，其具有—偏時（。制邮)控制電路 72與一即時（on-time)控制電路82。在以下說明中，電路a 與72係配置以分別確保電晶體23係致能至少一最小即時以 及禁能-最小偏時。控制器35也包括一邏輯控制段，其包 括接收器47、參考產生器電路（或ref)48、緩衝驅動器5〇、 NOR 閘 64、f-Ι 鎖 51與61、011閘52與55、and 閘 53、 56與62、反相器59與65、比較器67與68、以及參考產生器 電路（或referenCe)69。參考產生器電路的形成第一與第二 參考訊號70及71，其中訊號70的值大於訊號71的值；在以 129263.doc -9- 200845543 下之進-步說明中，參考訊號70的值一般會接近於在輸入 40所接收到的電壓的值，而訊號㈣值一般會接近於在返 點41所接收到的電壓的值。接收器47自繞組18(如第一圖 所示）接收-同步化（SYN)訊號於一 SYN輸入43，並響應地 產生-邏輯訊號以供控制器35的邏輯控制段使用。控制器 .3 5的電壓輸人4G與電料點41 -般係分別連接至輸出24與 - 返點25，以接收控制器35之操作電力；計時（TM)輸入42 一 _ 般係連接至一計時節點34(如第-圖所示）；觸發器（TR)輸 入44係用於輔助控制電晶體23。當系統丨〇運作於連續傳導 模式時，繞組18中的電流（在正常系統負載條件下）在電晶 體15致能前絕不掉落至零值。為了確保電晶體”與^不會 同守致此來自控制裔14之切換驅動訊號係經由訊號隔離 (SI)衣置27而耦合至TR輸入44 ;耦合至輸入44的訊號使切 換驅動訊號通往電晶體15，因此其可作為一重置訊號以協 助避免電晶體15與23同時開啟。 • 在運作時，當控制器Μ致能電晶體15(如第一圖所示） 時，電流流通過繞組17，其以繞組17之電感方式儲存能 - 里，田電晶體15被致能時，電晶體23被禁能且沒有電流從 - 負載26流到繞組18。負載26的電流係由電容器22所供應， 當控制器14禁能電晶體15時，流通過繞組17的電流係中斷 且能量係由繞組17轉移至繞組18 ;當能量開始轉移時，電 晶體23係被禁能而電流係流通過負载26而經由電晶體23的 體二極體至繞組18 ·，這導致SYN訊號的值以及控制器35的 輸入43與電晶體23的汲極之電壓值從高電壓快速改變為負 129263.doc -10- 200845543 電壓’此負電壓之值一般係由電晶體2 3的體二極體固定為 比返點25之電壓低於約1伏特（IV)。在此轉移期間，對電 晶體23的接線寄生電感以及電晶體23的寄生電容可導致 SYN訊號中的響聲（ringing)或震盪，控制器35將接收此響 聲或震盪，其可觸發連接至輸入43的邏輯元件，同時對電 晶體23(如第一圖所示）產生不需要之驅動訊號震盪；然 而，即時控制電路82即配置以於SYN訊號變低後之一時間 間隔内避免震盪影響控制邏輯段，藉以提供電晶體23之一 最小即時；相同地，當電晶體23關閉、以及當其以不連續 傳導模式運作時，當電晶體1 5被致能時，SYN訊號變高且 再度發生震盪，然而偏時控制電路72即配置以於SYN訊號 變高後之另一時間間隔内避免震盪影響控制邏輯段，藉以 提供電晶體23之一最小偏時。電路82與72的功能有助於避 免錯誤之禁能及再次致能電晶體23。 為了瞭解電晶體15致能之控制器35之運作，假設電流係 流過繞組17且電容器85係被放電至低於比較器67與68分別 接收到的訊號70與71之值，由於在繞組18中沒有電流流 動，因而施加一高電壓至輸入43，其驅使比較器47之輸出 為低態。假設電容器85是從先前的循環中放電，比較器67 的輸出為低態，其驅使反相器之輸出為高態以設定閂鎖 57。閂鎖57的低態Q輸出以及閂鎖61的低態Q輸出驅使閘 極60的輸出為高態，閘極60之高態使得電晶體90可拉升節 點83，並確保電容器85被放電；閂鎖57的高態Q輸出驅使 閘極58的輸出為高態，以禁能電晶體84，因而比較器67的 129263.doc 11 200845543 輪出為低態，而反相器65的輸出為高態，且比較器68的輸 出為南態。比較器68的高態確保閂鎖61為重置。

當電晶體1 5被禁能時，轉移至繞組1 8的能量於輸入43形 成低黾壓，藉以驅使比較益47的輸出為高態；由於反相器 65已經是高態’閘62的輸出係驅使為高態以設定閂鎖61。 高態之Q輸出驅使閘極69的輸出為低態，其禁能電晶體9〇 藉以對電容器85充電。由於反相器65的輸出為高態，接收 器47之高態係經由閘53而傳播並設定閂鎖51，其致能了電 晶體23(如第一圖所示）；接收器47之高態亦經由閘以而傳 播並設定閃鎖61。閃鎖61的低態（^輸出避免SYN訊號之變 化經由閘54而傳播，亦避免重置閂鎖51。閂鎖61的高態q 使電晶體88與93開啟電流鏡並產生通過電晶體92以及由電 晶體87與92配置而成的電流鏡之電流91 ;從輸人42流通過 電晶體92之電流91係經由電晶體87以電晶體打與％之間的 尺寸比率加以鏡射，流通過電晶體87的電流係由以電晶體 86與89配置而形成之另—電流鏡接收，藉以產生流通過電 晶體89之電流95。電流95的值與電流91的值成比例，其比 例大小為電晶體92與87以及電晶體㈣89之間的尺寸比 率1流95係用以對電容器85充電，訊號71的值非常小， 且一般係與返點41上的值非常接近；在較佳實施例中，訊 值約為0.2伏特。因此’電容器以上的電遂快速充 電為高於訊號71的值’其驅使比較器67輸出為高態。比較 器67之高態驅使反相器65之輸出為低態，其避免SYN訊號 中的任何變化傳播至_51與6】的設定輸入。反相器处 129263.doc -12- 200845543 低態避免比較器67之高態 鎖51 〇 影響閘56之輸出以及避免重 置閂 由上f可知，當SYN震盈時，由於其原為低㈣而必須 先轉為ΠΙ…§ S γΝ轉為高態時，接收器4 低態而不景彡響Κ曰轉為 /、01的，又疋輸入。接收器47之低態會

1£使反相☆ 59之輸出為高態，其驅使閘”之輸出為高態。 由於門鎖61之Q輸出為低態，閘55之高態將不會重置閃鎖 ^，由於比車父器68的輸出為高態，接收器47之低態就不會 :曰閘64也不會重置閂鎖61。因此，電容器85會持續充 電直到達到tfl號70的值，其接著會驅使比㈣㈣輸出為 低態；因此，不管SYN訊號是否震盪，電路82皆確保了電 晶體23保持致能達—最小即時。比較器68之低態驅使反相 器66之輸出為高態以重置㈣57，比較器68之低態也驅使 閘極64之輸出為高態以重置閂鎖61。 當電容器85已經充電至訊號70的值，且比較器68的輸出 轉為高態時，如果SYN仍因電晶體15禁能而為低態，則接 收器47的輸出仍為高態且閂鎖61不受比較器之低態而影 響，菖電谷|§ 85經充電時，如果SYN為高態，或當電晶體 15(如第一圖所示）被致能而驅使sYn為高態時，接收器47 的輸出轉為低恶’此低態驅使反相器5 9的輸出以及閘5 9的 輸出為向態’但閂鎖61的Q輸出為低態，其避免重置閃鎖 5! °接收器47之低態亦傳播通過閘64而重置閃鎖61。 重置閂鎖61開啟了電容器85的放電週期；閂鎖6丨的高態 Q輸出使閘54得以被閘55加以控制，藉以重置閃鎖5 1並禁 129263.doc -13- 200845543 能電晶體23。重置閂鎖61也驅使閂鎖61的Q輸出為低態， 其禁能電晶體88與93，藉以禁能電晶體87與92之電流鏡並 使電晶體87與92成為高阻抗；因此，電流95不再被供應至 電容|§ 8 5。由於電流9 5不再流動’偏時控制電路7 2即供應 一電流77以用於使電容器85放電。電晶體78之射極的電壓 約與輸入42的電壓相同，電晶體78之射極的此電壓導致電 流81流通過電晶體74 ;由電晶體73與74配置之電流鏡係使 電流77流通過電晶體73 ;電流77與電流81係以電晶體73與 74間之尺寸比率而成比例，電流77使電容器85快速放電至 低於訊號70的值，其驅使比較器68之輸出為高態。比較器 68之高態避免SYN訊號中的任何震盪影響閂鎖61之重置輸 入。當電容器8 5放電至低於訊號7 1的值時，比較器6 7的輸 出被驅使為低態；比較器67之低態驅使設定閂鎖57之反相 器65輸出為高態。閂鎖57的低態Q輸出以及閂鎖61的低態 Q輸出驅使閘60的輸出為高態以致能電晶體90，藉以確保 電容器85被放電。由於輸入42係約略切換於電晶體92的基 極-射極電壓以及電阻36與37之戴維寧（丁1^¥6]^11)等效電壓 間，此切換可被輸入42上的寄生元件影響；利用閂鎖57以 及電晶體84與90來確保電容器85保持為放電，避免輸入42 之任何寄生元件影響控制器35之運作。 當SYN震盪時，由於其原為高態因而必須先轉為低態； 當SYN轉為低態時，接收器47的輸出會轉為高態；由於比 較器67的輸出為高態，且反相器65的輸出為低態，接收器 4 7之南態不會設定問鎖5 1、也不會設定問鎖61。因此’不 129263. doc -14- 200845543 管SYN訊號是否震盪，電晶體23都保持禁能。電晶體23會 保持禁能，直到電容器85放電至訊號71之值，因此，電路 72設定了電晶體23之一最小偏時間隔。 在電容器85放電期間，但在電容器85的電壓約略等於訊 號71的值之前，可忽略SYN訊號上的任何震盪。當電流77 使電容器85放電至約為訊號71的值時，比較器67的輸出轉 為低態，比較器67之低態驅使比較器65之輸出為高態；下 一次電流流至繞組1 8、通過電晶體23的内部體二極體，且 SYN輸入訊號由高態轉為低態時，接收器47的輸出將轉為 高態，使閘53之輸入處於高態，藉以設定閂鎖5 1並致能電 晶體23。由上述可知，電路82係配置以響應該SYN訊號而 形成通過輸入43之一第一輸入電流，並使用電流95來形成 即時間隔。相似地，電路72係配置以響應該SYN訊號禁能 電流95而形成通過輸入43之一第二輸入電流，並使用電流 77來形成偏時間隔。 用於對電容器85充電之時間間隔以及用於使電容器85放 電之分離的時間間隔係從控制器35之單一輸入終端42進行 設定；在致能電晶體87與92之電流鏡時，電阻36與37有助 於形成戴維寧等效電路，其設定電流91的值、電流95的 值、以及對電容器85充電所需之時間間隔。在致能電晶體 88與93時，電晶體92與93使輸入42箝位於電壓值（Vcp)， 其大概是電晶體9 3的飽和電壓加上電晶體9 2的基極-射極 (Vbe); —般而言，Vcp約為1伏特（IV)。由於電阻36係連 接以接收約與輸出24之輸出電壓相同之一固定電壓，電阻 129263.doc -15- 200845543 36與37形成具有一戴維寧等效電壓之電壓源，如下： Vth=((Vo*R3 7)/(R3 6+R3 7)) 其中z

Vth為電阻36與37之戴維寧等效電壓，

Vo為輸出24與返點25之輸出電壓， R36為電阻36之電阻值，以及 R37為電阻37之電阻值。 由流入輸入42而得之電阻36與37的戴維寧電壓源與其等 效電阻為： 19 l==(Vth-Vcp)/Rth =(Vth-Vcp)/((l/R3 6)+(l/R3 7)) 以前式中Vth加以取代，可得·· I91=(((Vo*R37)/(R3 6+R37))-Vcp)/((l/R3 6)+(l/R3 7)) =(Vo-Vcp)(R3 7/(R3 6+R3 7)) 其中： 191為電流91的值，且

Vcp為電晶體93的飽和電壓加上電晶體92的Vbe 在禁能電晶體87與92之電流鏡時，電阻36與37有助於形 成另一戴維寧等效電路，其設定電流77的值以及對電容器 85放電所需之時間間隔。由於禁能電晶體88與93，電路72 使輸入42箝位於約為電晶體74之集極對射極電壓之電壓值 (Vce)，——般而言，此電壓約為0.5伏特。由於電阻36係連 接以接收約與輸出24之輸出電壓相同之一固定電壓，電阻 3 6與3 7形成具有一戴維寧等效電壓之電壓源，如下： 129263.doc -16- 200845543

Vth=((V〇*R3 7)/(R36+R37)) 其中，

Vth2為用於放電電容器85之戴維寧等效電壓，

Vo為輸出24與返點25之間的輸出電壓， R36為電阻36之電阻值，以及 R3 7為電阻3 7之電阻值。 由流入輸入42之不同電流所形成之電阻刊與”之戴維寧

電壓源以及電阻36與37之等效電阻可表示為·· 丁 -Vce m = v〇—. R37 + R36 ~~R76~ 其中， ί 8 1為電流8 1的值，

Vce為電晶體74的集極對射極電壓，以及 R76為電阻76的電阻值。 因此，電路72與82的配置使得單一輸入42可用於設定控 制器3S之兩種不同的時間間隔。 在一實施例中，輸出24與返點25之間的輸出電壓值為Η 伏特（19V)，電晶體93的飽和電壓約為〇·4伏特而電晶體％ 的Vbe約為〇.5伏特，因此，輸入42上之vcp電壓約為丨伏特 〇v)。此外，電晶體74的¥(^約為〇5伏特，電阻％約為兩 萬（20K)歐姆，而電阻37約為2〇〇歐姆，且電流鏡比率皆為 1比1。在此實施例中，電流95約為40毫安培（40ma)，而電 流77約為12·5毫安培。 本領域之熟知技藝人士應了解，電路72與82除可兩種不 129263.doc 200845543 同的時間間隔之外，電路72與82也可用於設定兩種不同的 電壓級(如電容器85上形成之兩種不同電壓所示），或兩種 不同的電流（如電流77與95)。此外，除切換電晶體87與92 之電流鏡外，亦可切換電晶體73與74之電流鏡。 為增進控制器35的此一運作，輸入42係共同連接至電晶 • ㈣之基極、電日日日體92之基極、以及電晶㈣之基極；電 • 晶體92之射極係連接至電晶體93之集極，電晶體93之射極 藝係，、同連接至電晶體8〇之集極、電晶體88之射擊、以及返 點41。電晶體88之基極係共同連接至電晶體％之基極與閂 鎖61之Q輸出。電晶體88之集極係連接至電晶體π之射 極。電晶體87之集極係共同連接至電晶體％之集極與基 極、以及電晶體89之基極。電晶體86之射極係共同連接至 電2體89之射極與輸入4〇;電晶體⑽之集極係共同連接至 電谷裔85之-第_終端、電晶體73之集極、比較㈣之非 反相輸入、以及比較器68之反相輸入；電容器Μ的第二終 I 端係連接至返點41。電晶體73的射極係共同連接至電晶體 的射極與返點41。電晶體73的基極係共同連接至電晶體 的木極與基極、以及電阻76的一第一終端，·電阻％的一 第、、s知係連接至電晶體78的射極。電晶體78的集極係連 接至輸入40舆電阻79的第一終端，電阻乃的第二終端係連 接至電晶體80的射極與電晶體78的基極。比較器…的反相 輸入係連接以自參考產生器電路69接收訊號71，·比較器68 的非反相輸入係連接以自參考產生器電路69接收訊號70。 車乂 w 68的輸出連接至閘64的一第一輸入，閘64的輸出係 129263.doc -18- 200845543 連接至閂鎖6 1的重置輸入，閘64的第二輸入係共同連接至 閘62的第一輸入、反相器59的輸入、閘53的第一輸入、以 及接收器47的輸出；閘62的第二輸入共同連接至反相器65 的輸出、以及閘53的第二輸入。反相器65的輸入共同連接 至閘56的第一輸入與比較器67的輸出；反相器”的輸出共 同連接至閘56的第二輸入與閘55的第一輸入。閘兄的輸出 連接至閘55的第二輸入，閘55的輸出係連接至閘M的第一 輸入。閘54的第二輸入連接至閃鎖61的卩輸出，閘54的輸 出連接至閘52的第-輸入’閘52的輸出則連接至閃鎖叫 重置輸入。閘52的第二輸入連接至輸入料，閘训輸出連 接至問鎖5!的設置輸人，㈣5則輸出連接至驅動㈣ 的輸入:驅動器5〇的輸出則連接至輸出Μ。接收器〇的反 1目^係連接至輸入43，而接收器47的非反相輸入係連接 至多考產生器電路48的輸出。 弟二圖不意性說明了―半導體裝置或形成 101上之積#帝攸丁守股日日片 。。⑽、’路00的一部份實施例之放大平面圖。控制 心係形成於晶片101上，晶片101也可包 持+ — 3中求圖式之簡要。控制器35盥穿詈$ 積體電路100係Μ由太席A , /、衣置或 形成於晶片1〇1上·力念 分體衣坆技術而 上，在一實施例中，控制器 部導線38-45的方今4、 糸从具有8個外 方式而形成於一半導體基板上。 由上述說明可知，本發明揭 法，其他之特徵台衽了姑 新禎的裴置與方 匕括了使用積體電路的單— 成兩種不同的泉數， 翰入弓丨腳來形 包括兩種不同的計時間隔(例如：即 129263.doc -19· 200845543 纣與偏時間隔）、兩種電流值（例如：電流95與77)、或兩種 不同的電壓值（例如··形成於電容器85上之兩種不同的電 壓級）。 本發明之標的内容以利用特定的較佳實施例加以說明， 然半導體領域之習知技藝人士定可推知許多替代例與變化 - 例。更特定地，本發明係針對特定之PNP與NPN電晶體結 - 構來說明標的内容，然其方法係直接適用於其他雙極電晶 _ 體、’同時適用於MOS、BiCMOS、金屬半導體 FETs(MESFETs)、HFETs以及其他的電晶體結構。除此之 外’用語『連接』係已清楚說明，然其也與『耦合』具有 相同的意義，因此，『連接』應解釋為包括直接連接或間 接連接。 【圖式簡單說明】 第一圖示意性說明了具有根據本發明之次要側控制哭之 電力供應系統的一部份之一實施例； # 第二圖示意性說明了根據本發明中第一圖所示之控制哭 的一部份之一實施例；以及 • 第三圖示意性說明了 一半導體裝置的放大平面圖，其包 • 括根據本發明中第一圖所示之控制器。 【主要元件符號說明】 10 電力供應系統 11 電力輸入終端 12 電力返點終端 14 切換控制器 129263.doc -20 200845543 15、23、73、74、78、 電晶體 80 、 84 、 86 、 87 、 88 、 89 、 90 、 93

16 17 18 22 > 85 24、45 25、41 轉換器 主要繞組 次要繞組 電容器 輸出 返點 26 27 29 34 35 負載 訊號隔離裝置 反饋網路 計時節點 控制器 36 、 37 、 76 、 79 38 40 、 43 、 44 42 47 48、69 50 51 、 57 、 61 電阻 導線 輸入 計時（TM)輸入 接收器 參考產生器電路 緩衝驅動器 閂鎖 OR閘 52、55 53、54、56、62 AND 閘 129263.doc -21 - 200845543 58 閘極 59 ' 65 、 66 反相器 60 \ 64 閘 67、68 比較器 70、71 參考訊號 72 偏時控制電路 77 、 81 、 91 、 95 電流 82 即時控制電路 83 節點 100 積體電路 101 半導體晶片 129263.doc -22-

Claims (1)

1. 200845543 十、申請專利範圍： 1. 一種參數控制電路，包括： 一第一輸入； 第一電流鏡，其具有一輪入路徑與 入路徑耦合至該第一輸入； 一開關，其係配置以使一第一電流能夠或不能通過該 第一電流鏡之該鏡路徑； 一電谷裔，其係耦合以接收該第一電流；以及 一第一電流鏡，其具有一輪入路徑與一鏡路徑，其中 該輸入路徑係耦合至該第—輪入，該第二電流鏡係耦合 以形成通過該鏡路徑之_第二電流，以使該電容器在該 開關使該第一電流不能ϋ讲^ 士 认 ^ 此通過時，響應地放電，其中該第 二電流鏡係配置以形成具有n之該第二電流，該 第二值與該第一電流之一第一值不同。 2·如申請專利範圍第1項所述 只尸/Γ迷之電路，其中該第一電流鏡 之該輸入路徑係耦合至該第一 、 弟輪入，以接收代表該第一 電;之一弟一輸入電流，且发 μ . ”中该弟二電流鏡之該輸入 路徑係轉合至該第一輸入， Μ - W ^ ^ /Α -Γ ~第一輸入電流，該 弟一電机鏡係可刼作地耦合以 之該第二電流。 /成代表該第二輸入電流 3.如申請專利範圍第2項所 在該開關使該第一電流不能通:：’，其中該第二電流鏡 輸入電流。 4. 如申請專利範圍第2項所述 之電路 其中該開關使該第 129263.doc 200845543 —輸入電流不能流通過 5 ^ s M „ m 電流鏡之該輸入路徑。 之該輸人路徑係叙合至 ㉟-中^-電流鏡 Μ弟一輪入，且其中該第二電冷 鏡之該輸入路徑係，合至該第-輸入。 · 6. 如申請專利範圍第5項所述 在該開關使該第一電产通、士 -中该弟-電流鏡 於-第—電壓值。通過時，響應地籍位該第-輪入 7. 如中請專利_第6項所述 係經切換。 八甲》亥弟一電流鏡 8. 進一步包括一第二 月包該開關之一控制 如申請專利範圍第1項所述之電路， 輸入，其係配置以接收用於致能或禁 訊號。 9 ·如申晴專利範圍第i項 疋冤路，其中該第一輸入# 配置以接收來自一分阻器之一訊號。 係 10. 一種用於形成-參數控制電路的方法，其包括：

   耦合一第一電路至該參數控制電路的—第一輸入； 配置該第一電路以產生流通該第一輪入之一第一輸入 電机，亚響應一控制訊號而形成通過該第一電路之一 一電流； 輕合該第-電路以使用該第—電流來形成一第一時間 間隔或一第一電壓或一第一電流參數其中之一. 耦合一第二電路至該第一輸入； 配置該第二電路以產生通過該第一輸入之一第二輸入 電流，並響應該控制訊號使該第一電流不能通過該第一 129263.doc -2- 200845543 電路而形成一第二電流；以及 搞合該第二電路以#用锋楚_ 电峪便用a弟一電流來形成一第二時間 間隔或一第二電壓或一第二電流參數复中之一。 η·如申請專利範圍第1G項所述之方法，其中μ合該第一電 路以使用該第一電流來形成該第—時間間隔或該第一電 壓㈣第―電流參數其中之_包_合該第一電路以利 用該第一電流對一電容器充電。 12.如申請專利範圍㈣項所述之方法，其中_合該第二電 路乂使用4第一電流來形成該第二時間間隔或該第二電 壓或”二電流參數其中之—包括耦合該第二電路以利 用该第二電流使該電容器放電。 13 ·如申請專利範圍第j 〇項 吓4之方法，其中配置該第一電 路以產生該第一輸入電流，及配置該第二電路以產生該 弟：輸入電流包括配置該第—與第二電路以產生流通過 一單一分阻器之該第一與第二電流。 14. μ請專利範圍第1G項所述之方1，其中搞合該第-與 :―電路至該第一輸入包括配置該第-與第二電路以使 ”輕合至一單一分阻器。 15't申請專利範圍第14項所述之方法，其中配置該第-與 弟了電路以使其搞合至該單—分阻器包括配置該第一電 、乂接收4控制訊號之—第—狀態並響應地配置該單一 ^器以對該第-電路提供_第_輸人電流，以及配置 二一 _电路以配置s亥單-分阻器，以響應該控制訊號之 -弟二狀態而對該第二電路提供—第二輸入電流。 129263.doc 200845543 16· —種用於形成一參數控制電路的方法，其包括： 配置一第一電流控制電路以響應一控制訊號而形成通 過該參數控制電路之一第一輸入電流； 配置該參數控制電路以使用該第一輸入電流來形成一 第一時間間隔或一第一電壓或一第一電流參數其中之 配置一第二電流控制電路以響應導致該第一電流控制 電路使該第一輸入電流不能通過之該控制訊號而形成通 過該第一輸入之一第二輸入電流；以及 配置該參數控制電路以使用該第二輸入電流來形成一 第一％間間隔或一第二電壓或一第二電流參數其中之 -— 〇 17. 如申請專利範圍第16項所述之方法，其中配置該參數控 制電路以使用該第一輸入電流包括耦合該參數控制電路 以利用該第一輸入電流對一電容器充電。 18. 如申請專利範圍第17項所述之方法，私其中配置該參數控 制電路以㈣該第二輸人電流包㈣合該參數控制電路 以利用該第二輸入電流使該電容器放電。 19·如申請專利範圍第16 κ q礁之方法，其中配置該第一電 飢控制電路以形成通過一 步翰入之5亥弟一輸入電流包 括配置該第一電流控舍丨雷、 十 路以形成流通過一分阻器之該 弟一輸入電流。 2〇·如申請專利範圍第19 、亡一 汀这之方法，其中配置該第二電 坡控制電路以形成通過 、^弟一輪入之該第二輸入電流包 129263.doc 200845543 括配置該第二電流控制電路以形成流通過該分阻器之該 •第二輸入電流。

   129263.doc