KR101091922B1 - 인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법 - Google Patents

인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101091922B1
KR101091922B1 KR1020080094949A KR20080094949A KR101091922B1 KR 101091922 B1 KR101091922 B1 KR 101091922B1 KR 1020080094949 A KR1020080094949 A KR 1020080094949A KR 20080094949 A KR20080094949 A KR 20080094949A KR 101091922 B1 KR101091922 B1 KR 101091922B1
Authority
KR
South Korea
Prior art keywords
voltage
switch
terminal
control signal
capacitor
Prior art date
Application number
KR1020080094949A
Other languages
English (en)
Other versions
KR20100035521A (ko
Inventor
정진화
최재순
찬 손
이학희
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020080094949A priority Critical patent/KR101091922B1/ko
Priority to US12/564,632 priority patent/US8120337B2/en
Publication of KR20100035521A publication Critical patent/KR20100035521A/ko
Application granted granted Critical
Publication of KR101091922B1 publication Critical patent/KR101091922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/24—Circuit arrangements in which the lamp is fed by high frequency ac, or with separate oscillator frequency
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
    • H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
    • H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
    • H05B41/2825—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage
    • H05B41/2828—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage using control circuits for the switching elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters

Landscapes

  • Inverter Devices (AREA)

Abstract

램프 구동 장치는 듀티비에 따라 스위칭하는 적어도 하나의 스위치를 이용하여 입력 전압을 방전 램프의 구동 전압으로 변환하는 인버터 및 인버터의 구동을 제어하는 인버터 구동 장치를 포함한다. 인버터 구동 장치는 방전 램프에 흐르는 전류에 대응하는 피드백 전압과 기준 전압의 차에 대응하는 전류에 의해 충방전되는 커패시터의 전압과 소정의 주파수로 반복되는 파형을 가지는 제어 신호를 이용하여 듀티비를 제어한다. 이러한 인버터 구동 장치는 소프트 스타트 기간 동안 커패시터의 전압을 제어 신호에 대응하는 전압으로 설정함으로써 방전 램프의 구동 전압이 서서히 증가되도록 제어한다.
인버터, 방전 램프, 소프트 스타트

Description

인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법{INVERTER DRIVER AND LAMP DRIVER INCLUDING THE SAME, AND DRIVING METHOD THEREOF}
본 발명은 인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법에 관한 것이다.
인버터는 방전 램프를 구동시키기 위한 구동 전압을 생성하여 방전 램프로 공급하고, 방전 램프의 전류를 조절하여 방전 램프의 밝기를 조절한다. 이러한 인버터는 인버터 구동 장치에 의해 제어된다.
방전 램프는 초기 점등 시에 고전압을 필요로 하며, 고전압 점등은 방전 램프의 수명에 많은 영향을 준다. 따라서, 방전 램프의 수명을 연장시키기 위해서는 초기 점등 시에 인버터의 출력 전압을 서서히 증가되도록 하는 소프트 스타트 기능이 필요하다.
소프트 스타트 방식으로 커패시터를 이용하는 소프트 스타트 방식, 디지털 아날로그 변환기를 이용하는 소프트 스타트 방식 등이 있다. 이때, 커패시터를 이용하는 소프트 스타트 방식을 인버터 구동 장치에 구현하기 위해서는 인버터 구동 장치에 소프트 스타트를 위한 별도의 출력 핀이 추가되어야 한다. 또한, 디지털 아 날로그 변환기는 그 크기가 크고 회로 소자의 개수도 많아서 복잡한 구조를 가지므로, 디지털 아날로그 변환기를 이용하는 소프트 스타트 방식을 인버터 구동 장치에 구현하게 되면, 인버터 구동 장치에서 소프트 스타트 블록이 차지하는 면적이 커지게 되어 인버터 구동 장치의 크기가 커지며, 인버터 구동 장치의 가격을 증가시키게 된다.
본 발명이 해결하고자 하는 과제는 소프트 스타트 기능을 간단하게 구현할 수 있는 인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법를 제공하는 것이다.
본 발명의 한 실시 예에 따른 램프 구동 장치는, 방전 램프, 인버터, 커패시터, 그리고 인버터 구동 장치를 포함한다. 인버터는 듀티비에 따라 스위칭하는 적어도 하나의 제1 스위치를 이용하여 입력 전압을 상기 방전 램프의 구동 전압으로 변환한다. 커패시터는 상기 방전 램프에 흐르는 전류에 대응하는 피드백 전압과 기준 전압의 차에 대응하는 전류에 의해 충방전된다. 그리고 인버터 구동 장치는 제1 주파수로 반복되는 파형을 가지는 제1 제어 신호와 상기 커패시터의 전압을 이용하여 상기 듀티비를 제어하며, 소프트 스타트 기간 동안 상기 커패시터의 전압을 상기 제1 제어 신호에 대응하는 전압으로 설정한다.
본 발명의 다른 실시 예에 따르면, 듀티비에 따라 스위칭하는 적어도 하나의 제1 스위치를 이용하여 부하에 구동 전압을 공급하는 인버터를 구동하는 장치가 제공된다. 이 인버터 구동 장치는 제1 단자, 증폭기, 제1 비교기, 제2 비교기, 그리고 소프트 스타트부를 포함한다. 제1 단자는 커패시터에 연결되어 있다. 증폭기는 상기 부하에 흐르는 전류에 대응하는 피드백 전압과 기준 전압의 차에 대응하는 전류를 상기 커패시터로 출력한다. 제1 비교기는 제1 주파수로 반복되는 파형을 가지는 제1 제어 신호의 전압과 외부로부터 제어되는 제2 제어 신호의 전압과의 비교에 따른 제1 펄스 신호를 출력한다. 제2 비교기는 제2 주파수로 반복되는 파형을 가지는 제2 제어 신호의 전압과 상기 커패시터의 전압과의 비교에 따른 제2 펄스 신호를 출력한다. 그리고 소프트 스타트부는 소프트 스타트 기간 동안 상기 제1 커패시터의 전압을 상기 제1 제어 신호의 전압으로 설정한다. 이때, 상기 제1 및 제2 펄스 신호에 의해 상기 스위칭 소자의 듀티비가 결정된다.
본 발명의 또 다른 실시 예에 따르면, 커패시터 및 듀티비에 따라 스위칭하는 스위칭 소자를 이용하여 부하를 구동하는 방법이 제공된다. 이 구동 방법에 따르면, 제1 주파수로 반복되는 파형을 가지는 제1 제어 신호를 생성하는 단계, 제2 주파수로 반복되는 파형을 가지는 제2 제어 신호를 생성하는 단계, 상기 커패시터의 전압과 상기 제2 제어 신호의 전압에 기초하여 제1 펄스 신호를 생성하는 단계, 상기 제1 제어 신호에 기초하여 제2 펄스 신호를 생성하는 단계, 상기 제1 펄스 신호와 상기 제2 펄스 신호에 기초하여 상기 듀티비를 결정하는 단계, 소프트 스타트 기간 동안 상기 커패시터의 전압을 상기 제1 제어 신호에 대응하는 전압으로 설정하는 단계, 그리고 상기 소프트 스타트 기간 이후의 정상 구동 기간 동안, 상기 부하에 흐르는 전류에 대응하는 피드백 전압과 기준 전압의 차에 대응하는 전류에 의해 결정되는 전압을 이용하여 상기 커패시터를 충방전하는 단계를 포함한다.
본 발명의 실시 예에 따른 인버터 구동 장치는 방전 램프의 밝기에 사용되는 제어 신호를 이용하여 소프트 스타트 기능을 구현함으로써 인버터 구동 장치에서 소프트 스타트 기능을 간단하게 구현할 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
이제 본 발명의 실시 예에 따른 인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 램프 구동 장치를 나타낸 도면이고, 도 2는 도 1에 도시된 인버터 구동 장치를 나타낸 도면이다.
도 1에 도시한 바와 같이, 램프 구동 장치는 인버터(100), 인버터 구동 장치(200), 커패시터(Ccmp) 및 방전 램프(CCFL1, CCFL2)를 포함한다.
인버터(100)는 스위칭 회로부(110), 트랜스포머(TX), 커패시터(Ca, Cb) 및 피드백 공급부(120)를 포함한다.
스위칭 회로부(110)는 트랜지스터(M1, M2) 및 커패시터(C1)를 포함한다. 도 1에서는 트랜지스터(M1, M2)를 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으나, NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 스위치가 사용될 수도 있다.
인버터 구동 장치(200)로부터 출력되는 제어 신호(SM1/SM2)에 따라 온오프되는 트랜지스터(M1/M2)의 게이트는 인버터 구동 장치(200)에 연결되어 있다. 트랜지스터(M1)의 드레인이 직류 전압(Vcc)을 공급하는 전원에 연결되어 있고, 트랜지스터(M1)의 소스가 트랜지스터(M2)의 드레인에 연결되어 있으며, 트랜지스터(M2)의 소스가 접지단에 연결되어 있다. 커패시터(C1)의 제1 단자가 두 트랜지스터(M1, M2)의 접점에 연결되어 있으며, 커패시터(C1)의 제2 단자가 트랜스포머(TX)의 1차 코일의 제1 단자에 연결되어 있다. 이러한 스위칭 회로부(110)는 직류 전압(Vcc)을 입력받아 트랜지스터(M1, M2)의 온/오프 동작에 의해 구형파 전압을 발생시킨다. 구체적으로, 인버터 구동 장치(200)로부터 출력되는 제어 신호(SM1, SM2)에 응답하여 트랜지스터(M1)가 턴온되고 트랜지스터(M2)가 턴오프되면, 커패시터(C1)에는 직류 전압(Vcc)이 충전된다. 이어서, 인버터 구동 장치(200)로부터 출력되는 제어 신호(SM1, SM2)에 응답하여, 트랜지스터(M1)가 턴오프되고 트랜지스터(M2)가 턴온되면, 커패시터(C1)의 전압은 0V가 된다. 이와 같이, 인버터 구동 장치(200)로부터 출력되는 제어 신호(SM1, SM2)에 응답하여 트랜지스터(M1, M2)가 턴온/턴오프를 반복함으로써 구형파 전압이 생성된다.
트랜스포머(TX)는 1차 코일과 2차 코일을 포함하며, 1차 코일의 제1 단자가 커패시터(C1)의 제2 단자에 연결되어 있으며, 1차 코일의 제2 단자가 접지단에 연결되어 있다. 2차 코일의 제1 단자는 방전 램프(CCFL1)의 제1 단자(HOT)에 연결되어 있고, 2차 코일의 제2 단자는 방전 램프(CCFL2)의 제1 단자(HOT)에 연결되어 있다. 이러한 트랜스포머(TX)는 스위칭 회로부(110)로부터 발생된 구형파 전압을 승압시킨다.
커패시터(Ca)는 트랜스포머(TX)의 2차 코일의 제1 단자와 접지단 사이에 연결되어 있으며, 커패시터(Cb)는 트랜스포머(TX)의 2차 코일의 제2 단자와 접지단 사이에 연결되어 있다. 이때, 커패시터(Ca, Cb) 및 트랜스포머(TX)의 2차측 코일에 의해 공진이 발생하면서 트랜스포머(TX)에 의해 승압된 구형파 전압이 정현파 전압으로 변환된다. 그리고 정현파 전압이 인버터(100)의 출력 전압 즉, 방전 램프(CCFL1, CCFL2)의 구동 전압이 된다.
피드백 공급부(120)는 저항(Ra, Rb) 및 다이오드(Da, Db)를 포함하며, 저항(Ra/Rb)은 방전 램프(CCFL1/CCFL2)의 제2 단자(COLD)와 접지단 사이에 연결되어 있고, 다이오드(Da/Db)의 애노드가 방전 램프(CCFL1/CCFL2)의 제2 단자(COLD)에 연결되어 있으며, 두 다이오드(Da, Db)의 캐소드가 인버터 구동 장치(200)의 피드백 단자(FB)와 연결되어 있다. 따라서, 피드백 공급부(120)는 방전 램프(CCFL1, CCFL2)에 흐르는 전류에 대응하는 전압을 인버터 구동 장치(200)로 피드백한다. 아래에서는 인버터 구동 장치(200)로 피드백되는 전압을 피드백 전압(VFB)으로 정의한다.
인버터 구동 장치(200)는 오차 보상 단자(CMP)와 피드백 단자(FB)를 가지며, 직류 전압(Vcc)이 입력되면 인버터(100)의 트랜지스터(M1/M2)의 온오프를 제어하는 제어 신호(SM1/SM2)를 트랜지스터(M1/M2)의 게이트로 출력한다. 이때, 인버터 구동 장치(100)는 피드백 단자(FB)를 통해 방전 램프(CCFL1, CCFL2)에 흐르는 전류에 대응하는 피드백 전압(VFB)을 전달받으며, 피드백 전압을 이용하여 오차 보상 단자(CMP)에 연결되어 있는 커패시터(Ccmp)를 충/방전시킨다.
또한, 인버터 구동 장치(200)는 커패시터(Ccmp)의 전압을 이용하여 트랜지스터(M1/M2)의 제어 신호(SM1/SM2)의 듀티비를 제어함으로써, 인버터(100)의 출력 전압을 제어한다.
방전 램프(CCFL1, CCFL2)는 인버터(100)의 출력 전압을 공급받아 점등된다.
다음으로, 본 발명의 실시 예에 따른 인버터 구동 장치에 대해 도 2를 참고 로 하여 자세하게 설명한다.
도 2는 본 발명의 실시 예에 따른 인버터 구동 장치를 개략적으로 나타낸 도면이다.
도 2를 참고하면, 인버터 구동 장치(200)는 증폭기(210), 비교기(220a, 220b), 부정 논리합 소자(230), SR 래치(240), D-플립플롭(250), 논리곱 소자(260a, 260b, 260c) 및 소프트 스타트부(270)를 포함한다.
증폭기(210)는 반전 단자(-)로 피드백 전압(VFB)이 입력되고 비반전 단자(+)로 기준 전압(Vref)이 입력되며 출력 단자가 커패시터(Ccmp)에 연결되어 있다. 이러한 증폭기(210)는 비반전 단자(+)로 입력되는 전압(Vref)과 반전 단자(-)로 입력되는 전압(VFB)의 차에 대응하는 전류를 출력하며, 이러한 증폭기(210)로는 GM 오차 증폭기가 있을 수 있다. 즉, 증폭기(210)의 비반전 단자(+)로 입력되는 전압을 V+라 하고, 증폭기(210)의 반전 단자(-)로 입력되는 전압을 V-라 할 때, 증폭기(210)의 출력 전류(Igm)은 수학식 1과 같이 결정될 수 있으며, 커패시터(Ccmp)에는 증폭기(210)의 출력 전류(Igm)에 대응하는 출력 전압(Vcmp)이 충전된다.
Igm=gm(V+-V-)
여기서, gm은 증폭기(210)의 이득 값이다.
비교기(220a)는 비반전 단자(+)로 제어 신호(SCT)가 입력되고 반전 단자(-)로 커패시터(Ccmp)의 전압(Vcmp)이 입력되며 출력 단자가 부정 논리합 소자(230)의 입력 단자에 연결되어 있다. 비교기(220b)는 반전 단자(-)와 비반전 단자(+)로 각각 제어 신호(SBDIM, SBCT)가 입력되며 출력 단자가 논리곱 소자(260b, 260c)의 입력 단자에 연결되어 있다. 이러한 비교기(220a/220b)는 반전 단자(-)로 입력되는 전압과 비반전 단자(+)로 입력되는 전압을 비교하고 그 결과에 따른 펄스 신호(SCOM1/SCOM2)를 출력한다. 이때, 제어 신호(SCT)는 오실레이터(도시하지 않음)에 의해 발생되는 일정 주파수(예를 들면, 대략 100KHz)로 반복되며, 최고 전압과 최저 전압(예를 들면, 각각 2V와 0.4V)을 가지는 파형으로 삼각파, 톱니파 및 램프파 등으로 이루어질 수 있다. 제어 신호(SBCT, SBDIM)는 방전 램프(CCFL1, CCFL2)의 밝기를 제어하기 위해 사용하는 신호로서, 제어 신호(SBCT)는 오실레이터(도시하지 않음)에 의해 발생되는 일정 주파수(예를 들면, 대략 180~300Hz)로 반복되며, 최고 전압과 최저 전압(예를 들면, 각각 2V와 0.5V)을 가지는 파형으로 삼각파, 톱니파 및 램프파 등으로 이루어질 수 있다. 이때, 제어 신호(SBCT)의 주파수는 제어 신호(SCT)의 주파수보다 낮게 설정될 수 있다. 또한, 제어 신호(SBDIM)는 사용자에 의해 조정 가능한 신호로서, 사용자가 제어 신호(SBDIM)의 전압을 제어함으로써 방전 램프(CCFL1, CCFL2)의 밝기가 제어될 수 있다.
부정 논리합 소자(230)는 두 입력 단자와 하나의 출력 단자를 가지며, 두 입 력 단자로 소정 주기를 가지는 클록 신호(SCLK)와 비교기(220a)의 펄스 신호(SCOM1)가 입력되며, 출력 단자가 SR 래치(240)의 셋 단자(S)에 연결되어 있다. 이러한 부정 논리합 소자(230)는 두 입력 단자로 입력되는 신호를 부정 논리합 연산하여 출력한다.
SR 래치(240), 예를 들면 NOR 게이트로 구성된 SR 래치(240)는 셋 단자(S), 리셋 단자(R) 및 출력 단자(Q1)을 가지며, 셋 단자(S)로 부정 논리합 소자(230)의 출력 신호(SNOR)가 입력되고 리셋 단자(R)로 클록 신호(SCLK)가 입력되며 출력 단자(Q1)가 논리곱 소자(260a)의 입력 단자에 연결되어 있다.
D-플립플롭(250)은 클록 단자(CLK), 입력 단자(D), 출력 단자(Q2) 및 반전 출력 단자(/Q2)를 가지며, 클록 단자(CLK)로 클록 신호(SCLK)가 입력되고, 입력 단자(D)가 반전 출력 단자(/Q2)에 연결되어 있으며, 반전 출력 단자(/Q2)와 출력 단자(Q2)가 각각 논리곱 소자(260b, 260c)의 다른 입력 단자에 연결되어 있다. 이와 같이 입력 단자(D)가 반전 출력 단자(/Q2)에 연결되어 있는 D-플립플롭(250)은 T-플립플롭과 같이 동작한다. 즉, D-플립플롭(250)은 클록 신호(SCLK)가 하이 레벨일 때마다 출력 상태를 반전시킨 신호를 출력 단자(Q2)를 통해 출력하고, 출력 단자(Q2)를 통해 출력되는 신호와 반전된 신호를 반전 출력 단자(/Q2)를 통해 출력한다.
논리곱 소자(260a)는 두 입력 단자와 하나의 출력 단자를 가지며, 논리곱 소자(260b, 260c)는 각각 세 입력 단자와 하나의 출력 단자를 가진다. 논리곱 소 자(260a)의 두 입력 단자로는 SR 래치(240)의 출력 신호(SQ1) 및 부정 논리합 소자(230)의 출력 신호(SNOR)가 입력되며 출력 단자는 논리곱 소자(260b, 260c)의 또 다른 입력 단자에 연결되어 있다. 이러한 논리곱 소자(260a)는 두 입력 단자로 입력되는 신호를 논리곱 연산하여 출력한다. 또한, 논리곱 소자(260b)의 세 입력 단자로는 D-플립플롭(260)의 출력 신호(S/Q2), 비교기(220b)의 출력 신호(SCOM2) 및 논리곱 소자(260a)의 출력 신호(SAND)가 입력되고, 논리곱 소자(260c)의 세 입력 단자로는 논리곱 소자(260a)의 출력 신호(SAND), 비교기(230)의 출력 신호(SCOM2) 및 D-플립플롭(250)의 출력 신호(SQ2)가 입력되며, 논리곱 소자(260b, 260c)의 출력 단자는 트랜지스터(M1, M2)의 게이트에 각각 연결되어 있다. 이러한 논리곱 소자(260b, 260c)는 세 입력 단자로 입력되는 신호를 논리곱 연산하여 출력한다. 이때, 논리곱 소자(260b, 260c)의 출력 신호가 제어 신호(SM1, SM2)가 된다.
소프트 스타트부(270)는 전원이 공급된 후의 소프트 스타트 기간 동안 제어 신호(SBCT)를 이용하여 커패시터(Ccmp)의 전압(Vcmp)을 서서히 증가시킴으로써 소프트 스타트 기간 동안 인버터(100)의 출력 전압이 서서히 증가되도록 제어한다. 즉, 본 발명의 실시 예에서는 소프트 스타트 기간 동안 제어 신호(SBCT)가 소프트 스타트 신호로서 사용된다.
다음으로, 소프트 스타트 기간 경과 후의 정상 구동 기간에서 인버터 구동 장치의 동작에 대해 도 3을 참조하여 자세하게 설명한다.
도 3은 본 발명의 실시 예에 따른 인버터 구동 장치의 정상 구동 기간에서의 타이밍도이다. 정상 구동 기간에서는 인버터(100)의 출력 전압이 일정하므로, 도 3에서는 커패시터(Ccmp)의 전압(Vcmp)이 주파수가 100KHz인 제어 신호(SCT)의 최고 전압과 최저 전압(예를 들면, 각각 2V 및 0.4V) 사이의 전압인 것으로 가정하였다.
도 3을 참고하면, 비교기(220b)는 반전 단자(-)로 입력되는 제어 신호(SBDIM)의 전압과 비반전 단자(+)로 입력되는 제어 신호(SBCT)의 전압을 비교하고, 제어 신호(SBCT)의 전압이 제어 신호(SBDIM)의 전압 이상인 기간(T0) 동안에는 하이 레벨의 펄스 신호(SCOM2)를 출력하고 제어 신호(SBCT)의 전압이 제어 신호(SBDIM)의 전압보다 낮은 기간(T1) 동안에는 로우 레벨의 펄스 신호(SCOM2)를 출력한다. 이때, 비교기(220b)의 펄스 신호(SCOM2)는 논리곱 소자(260b, 260c)의 입력 단자로 입력되므로, 펄스 신호(SCOM2)가 로우 레벨이 되면 논리곱 소자(260b, 260c)는 로우 레벨의 제어 신호(SM1, SM2)를 출력한다. 즉, 기간(T1)에서는 트랜지스터(M1, M2)가 턴오프된다.
비교기(220a)는 반전 단자(-)로 입력되는 커패시터(Ccmp)의 전압(Vcmp)과 비반전 단자(+)로 입력되는 제어 신호(SCT)의 전압을 비교하고, 제어 신호(SCT)의 전압이 커패시터(Ccmp)의 전압(Vcmp) 이상인 기간(T2, T3, T6, T7) 동안 하이 레벨의 신호(SCOM1)를 출력하고, 제어 신호(SCT)의 전압이 커패시터(Ccmp)의 전압(Vcmp)보다 낮은 기간(T4, T5, T8, T9) 동안 로우 레벨의 신호(SCOM1)를 출력한다.
이어서, 부정 논리합 소자(230)는 비교기(220a)의 출력 신호(SCOM1)와 클록 신호(SCLK)가 모두 로우 레벨인 기간(T5, T9) 동안에는 하이 레벨의 신호(SNOR)를 출력하고, 나머지 기간(T2-T4, T6-T8) 동안에는 로우 레벨의 신호(SNOR)를 출력한다.
SR 래치(240)는 셋 단자(S)로 입력되는 부정 논리합 소자(230)의 출력 신호(SNOR)가 하이 레벨인 기간(T5, T9)에서는 리셋 단자(R)로 입력되는 클록 신호(SCLK)가 로우 레벨이므로 하이 레벨의 신호(SQ1)를 출력하고, 기간(T5, T9)과 이어지는 기간(T6, T2)에서 부정 논리합 소자(230)의 출력 신호(SNOR)가 로우 레벨이고 클록 신호(SCLK) 또한 로우 레벨이므로 기간(T5, T9)의 출력 신호(SQ1)를 유지한다. 그리고 SR 래치(240)는 리셋 단자(R)로 입력되는 클록 신호(SCLK)가 하이 레벨이 되는 기간(T3-T4, T7-T8)에서 셋 단자(S)로 입력되는 부정 논리합 소자(230)의 출력 신호(SNOR)가 로우 레벨이므로, 기간(T3-T4, T7-T8) 동안 로우 레벨의 신호(SQ1)를 출력한다. 즉, SR 래치(240)의 출력 신호(SQ1)는 클록 신호(SCLK)가 로우 레벨인 기간(T3-T4, T7-T8)에서는 하이 레벨로 되고 클록 신호(SCLK)가 하이 레벨이 기간(T5, T6, T9, T2)에서는 로우 레벨로 된다.
이어서, 논리곱 소자(260a)는 SR 래치(240)의 출력 신호(SQ1)와 부정 논리합 소자(230)의 출력 신호(SNOR)를 논리곱 연산하여 출력하므로, 논리곱 소자(260a)는 SR 래치(240)의 출력 신호(SQ1)와 부정 논리합 소자(230)의 출력 신호(SQ1)가 모두 하이 레벨인 기간(T5, T9)에서 하이 레벨의 신호(SAND)를 출력하고, 나머지 기간(T2-T4, T6-T8) 동안에는 로우 레벨의 신호(SAND)를 출력한다. 한편, 논리곱 소자(260a)의 출력 신호(SAND)와 부정 논리합 소자(230)의 출력 신호(SNOR)가 동일하므로, SR 래치(240) 및 논리곱 소자(260a)가 생략될 수도 있다.
그리고 D-플립플롭(250)은 클록 신호(SCLK)가 하이 레벨이 될 때마다 출력 상태를 반전시켜 출력 신호(SQ2, S/Q2)를 출력하므로, 클록 신호(SCLK)가 하이 레벨이 되고 다음 하이 레벨이 될 때까지의 기간(T3-T6) 동안 반전 출력 단자(/Q2)로는 로우 레벨의 신호(S/Q2)를 출력하고 출력 단자(Q2)로는 하이 레벨의 신호(SQ2)를 출력한다. 그런 다음, 클록 신호(SCLK)가 다시 하이 레벨이 되고 다음 하이 레벨이 될 때까지의 기간(T7-T9, T2) 동안 이전의 출력 상태를 반전시켜 반전 출력 단자(/Q2)로는 하이 레벨의 신호(S/Q2)를 출력하고 출력 단자(Q2)로는 로우 레벨의 신호(SQ2)를 출력한다.
그러면, 논리곱 소자(260b)는 비교기(220b)의 펄스 신호(SCOM2), D-플립플 롭(250)의 출력 신호(S/Q2) 및 논리곱 소자(260a)의 출력 신호(SAND)가 모두 하이 레벨인 기간(T9)에서 하이 레벨의 제어 신호(SM1)를 출력하고 나머지 기간(T2-T4, T6-T9)에서는 로우 레벨의 제어 신호(SM1)를 출력한다. 또한, 논리곱 소자(260c)는 비교기(220b)의 펄스 신호(CCOM2), D-플립플롭(250)의 출력 신호(SQ2) 및 논리곱 소자(260a)의 출력 신호(SAND)가 모두 하이 레벨인 기간(T5)에서 하이 레벨의 제어 신호(SM2)를 출력하고 나머지 기간(T2-T8)에서는 로우 레벨의 제어 신호(SM2)를 출력한다. 즉, 기간(T9)에서는 트랜지스터(M1)가 턴온되고 기간(T5)에서는 트랜지스터(M2)가 턴온되며, 이러한 트랜지스터(M1, M2)의 온/오프 동작이 기간(T0) 동안 소정 횟수 반복되면서 인버터(100)의 출력 전압이 결정된다.
구체적으로, 커패시터(Ccmp)의 전압(Vcmp)이 낮아지면, 비교기(220a)의 펄스 신호(SCOM1)에서 하이 레벨을 가지는 기간(T2, T3, T6, T7)이 길어지고 로우 레벨을 가지는 기간(T4, T5, T8, T9)이 짧아진다. 이에 따라서 부정 논리합 소자(230)의 출력 신호(SNOR)에서 하이 레벨을 가지는 기간(T5, T9)이 짧아지고 로우 레벨을 가지는 기간(T2-T4, T6-T8)이 길어지며, 기간(T5, T9)이 짧아지므로 SR 래치(240)의 출력 신호(SQ1)에서 하이 레벨을 가지는 기간(T3-T4, T7-T8)이 짧아지고 로우 레벨을 가지는 기간(T5, T6, T9, T2)이 길어진다. 또한, 논리곱 소자(260a)의 출력 신호(SAND)가 하이 레벨을 가지는 기간(T5, T9)이 짧아지고 로우 레벨을 가지는 기간(T2-T4, T6-T8)이 길어진다. 결국, 논리곱 소자(260b, 260c)의 출력 신호인 제어 신호(SM1, SM2)가 하이 레벨을 가지는 기간이 짧아지고 로우 레벨을 가지는 기간이 길어진다. 이와 같이, 제어 신호(SM1, SM2)가 하이 레벨을 가지는 기간이 짧아지면 트랜지스터(M1, M2)가 턴온되는 시간이 짧아지므로 인버터(100)의 출력 전압이 낮아진다. 이와 반대로, 커패시터(Ccmp)의 전압(Vcmp)이 높아지면, 논리곱 소자(260b, 260c)의 출력 신호인 제어 신호(SM1, SM2)가 하이 레벨을 가지는 기간이 길어지고 로우 레벨을 가지는 기간이 짧아지므로, 인버터(100)의 출력 전압이 높아진다. 즉, 커패시터(Ccmp)의 전압(Vcmp)에 따라서 제어 신호(SM1, SM2)의 듀티비가 결정되며, 이에 따라서 인버터(100)의 출력 전압이 결정될 수 있다.
다음으로, 소프트 스타트 기간에서의 인버터 구동 장치의 동작에 대해 도 4 내지 도 6을 참조하여 자세하게 설명한다.
도 4는 본 발명의 실시 예에 따른 소프트 스타트부를 개략적으로 나타낸 도면이고, 도 5는 도 4에 도시된 제한기의 일예를 나타낸 회로도이다.
도 4를 참고하면, 소프트 스타트부(270)는 SR 래치(272), 트랜지스터(M3), 전압 추종기(voltage follower)(274) 및 제한기(limiter)(276)를 포함한다.
SR 래치(272)는 셋 단자(S), 리셋 단자(R) 및 반전 출력 단자(/Q)를 가지며, 셋 단자(S)로 소정 주기를 가지는 클록 신호(SB_CLK)가 입력되고 리셋 단자(R)로 소프트 스타트 시작 신호(SSTART)가 입력되며, 반전 출력 단자(/Q)가 트랜지스터(M3)의 게이트에 연결되어 있다. 이때, 클록 신호(SB_CLK)는 제어 신호(SBCT)의 전압이 감소하는 동안 하이 레벨이 되고 제어 신호(SBCT)의 전압이 증가하는 동안 로우 레벨이 되도록 설정되어 있으나, 이와 다르게 설정될 수도 있다. 이러한 SR 래치(272)는 소프트 스타트 기간 동안 리셋 단자(R)로 입력되는 소프트 스타트 시작 신호(SSTART)에 응답하여 반전 출력 단자(/Q)로 하이 레벨의 신호(S/Q)를 출력한다.
트랜지스터(M3)는 게이트가 SR 래치(272)의 반전 출력 단자(/Q)에 연결되어 있으며, 드레인이 커패시터(Ccmp)에 연결되어 있고 소스가 제한기(276)의 출력 단자에 연결되어 있다. 이러한 트랜지스터(M3)는 소프트 스타트 기간 동안 SR 래치(272)의 하이 레벨의 출력 신호(S/Q)에 응답하여 턴온되고, 이에 따라 제한기(276)의 출력 단자가 커패시터(Ccmp)에 연결된다. 한편, 도 4에서는 트랜지스터(M3)를 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였으나, NMOS 트랜지스터 대신에 유사한 기능을 하는 다른 스위치가 사용될 수도 있다.
전압 추종기(274)는 반전 단자(-)가 출력 단자에 연결되어 있는 연산 증폭기(operational amplifier)로 형성되며, 비반전 단자(+)로 제어 신호(SBCT)가 입력된다. 이러한 전압 추종기(274)는 비반전 단자(+)로 입력되는 제어 신호(SBCT)를 제한기(276)의 입력 단자로 출력한다.
제한기(276)는 전압 추종기(274)와 트랜지스터(M3)의 소스 사이에 연결되어 있으며, 트랜지스터(M3)의 턴온 시에 커패시터(Ccmp)의 전압(Vcmp)을 전압 추종 기(274)로부터 출력되는 제어 신호(SBCT)의 전압으로 제한한다. 즉, 소프트 스타트 기간 동안 커패시터(Ccmp)의 전압(Vcmp)은 제어 신호(SBCT)의 전압에 의해 결정된다.
도 5를 참고하면, 제한기(276)는 트랜지스터(M11-M14, B1, B2) 및 전류원(IS1, IS2)을 포함한다. 도 5에서는 트랜지스터(M11, M13)를 PMOS(p-channel metal oxide semiconductor) 트랜지스터로 도시하였고, 트랜지스터(M12, M14)를 NMOS(n-channel metal oxide semiconductor) 트랜지스터로 도시하였다. 또한, 도 5에서는 트랜지스터(B1)를 npn 타입의 바이폴라 트랜지스터(Bi-polar Junction Transistor)로, 트랜지스터(B2)는 pnp 타입의 바이폴라 트랜지스터로 도시하였으나, 다른 타입 또는 다른 종류의 트랜지스터가 트랜지스터(M11-M14, B1, B2)로 사용될 수도 있다.
트랜지스터(M11-M14)는 캐스코드 전류 미러 형태로 연결되어 있다. 구체적으로, 다이오드 형태로 연결된 트랜지스터(M11)의 소스가 직류 전압(Vcc)을 공급하는 전원에 연결되어 있고 트랜지스터(M11)의 드레인이 트랜지스터(M12)의 드레인에 연결되어 있으며, 트랜지스터(M11)의 게이트가 트랜지스터(M13)의 게이트에 연결되어 있다. 트랜지스터(M13)의 소스가 직류 전압(Vcc)을 공급하는 전원에 연결되어 있고 트랜지스터(M13)의 드레인이 트랜지스터(M14)의 드레인에 연결되어 있다. 전류원(IS1)은 트랜지스터(M12, M14)의 소스와 접지단 사이에 연결되어 있으며, 트랜지스터(M12)의 게이트가 전압 추종기(274)의 출력 단자에 연결되어 있고 트랜지스터(M14)의 게이트가 트랜지스터(M3)의 소스에 연결되어 있다. 이때, 트랜지스 터(M12)의 게이트가 제한기(276)의 입력 단자가 되며, 트랜지스터(M14)의 게이트가 제한기(276)의 출력 단자가 된다.
또한, 트랜지스터(B1)의 베이스가 트랜지스터(M13)의 드레인에 연결되어 있고, 트랜지스터(B1)의 콜렉터가 직류 전압(Vcc)을 공급하는 전원에 연결되어 있으며, 트랜지스터(B1)의 이미터가 트랜지스터(B2)의 베이스에 연결되어 있다. 그리고 트랜지스터(B2)의 이미터가 트랜지스터(M14)의 트랜지스터(M3)의 소스에 연결되어 있으며 트랜지스터(B2)의 콜렉터가 접지단에 연결되어 있다. 또한, 전류원(IS2)은 트랜지스터(B1)의 이미터와 접지단 사이에 연결되어 있다. 이때, 트랜지스터(B1, B2) 및 전류원(IS2)은 커패시터(Ccmp)의 전압을 방전시키는 방전 경로를 형성한다.
트랜지스터(M3)가 턴온되어 있는 상태에서 제한기(276)의 동작을 설명하면, 트랜지스터(M11-M14)는 캐스코드 미러 형태로 연결되어 있으므로, 트랜지스터(M14)의 게이트 전압은 트랜지스터(M13, M14)에 흐르는 전류에 따라서 결정된다. 트랜지스터(M11-M14)의 크기가 동일하다면, 트랜지스터(M13, M14)에 흐르는 전류는 트랜지스터(M11, M12)에 흐르는 전류와 동일해지므로, 트랜지스터(M14)의 게이트 전압은 트랜지스터(M12)의 게이트 전압과 동일해진다. 이때, 트랜지스터(M12)의 게이트로는 제어 신호(SBCT)가 입력되므로, 트랜지스터(M14)의 게이트 전압은 트랜지스터(M12)의 게이트로 입력되는 제어 신호(SBCT)의 전압에 의해 결정된다. 여기서, 트랜지스터의 크기는 트랜지스터의 채널 폭(W)과 채널 길이(L)의 비(W/L)를 말한다.
그리고 트랜지스터(M13, M14)에 전류가 흐르게 되면 트랜지스터(B1)의 베이 스로 전류가 흐르게 되고, 이에 따라서 트랜지스터(B1)가 턴온된다. 또한, 트랜지스터(B1)가 턴온되면 트랜지스터(B1)로 전류가 흐르게 되고 이에 따라 트랜지스터(B2)가 턴온된다. 이와 같이, 트랜지스터(M13, M14)에 전류가 흐르게 되면 트랜지스터(B2)가 턴온 상태를 유지하게 되며, 커패시터(Ccmp)의 전압(Vcmp)이 제어 신호(SBCT)의 전압보다 높아지는 경우 트랜지스터(B2) 및 접지단의 경로를 통해 커패시터(Ccmp)의 전압(Vcmp)과 제어 신호(SBCT)의 전압의 차에 해당하는 전압만큼을 커패시터(Ccmp)에서 방전시킨다. 결국, 커패시터(Ccmp)의 전압(Vcmp)은 제어 신호(SBCT)의 전압에 의해 결정될 수가 있다.
도 6은 본 발명의 실시 예에 따른 인버터 구동 장치의 소프트 스타트 기간에서의 타이밍도이다.
도 6을 참고하면, 인버터 구동 장치(200)의 전원이 온 되면, SR 래치(272)의 리셋 단자(R)로 소프트 스타트 시작 신호(SSTART)가 입력되고 SR 래치(272)의 셋 단자(S)로 클록 신호(SB_CLK)가 입력된다. 이때, 소프트 스타트 시작 신호(SSTART)가 하이 레벨일 때 클록 신호(SB_CLK)는 로우 레벨이므로, SR 래치(272)는 반전 출력 단자(/Q)를 통해 하이 레벨의 신호(S/Q)를 트랜지스터(M3)의 게이트로 출력한다. 그리고 소프트 스타트 시작 신호(SSTART)가 로우 레벨로 되어도 클록 신호(SB_CLK)는 여전히 로우 레벨이므로, SR 래치(272)는 반전 출력 단자(/Q)를 통해 하이 레벨의 신호(S/Q)를 그대로 트랜지스터(M3)의 게이트로 출력한다.
즉, SR 래치(272)는 소프트 스타트 시작 신호(SSTART)가 하이 레벨이 된 후부터 클록 신호(SB_CLK)가 하이 레벨이 되기 전까지의 기간 즉, 소프트 스타트 기간(T11) 동안 하이 레벨의 신호(S/Q)를 트랜지스터(M3)의 게이트로 출력한다.
그러면, 소프트 스타트 기간(T11) 동안 트랜지스터(M3)는 턴온되어 있으며, 트랜지스터(M3)의 턴온에 의해 제한기(276)의 출력 단자가 커패시터(Ccmp)에 연결된다. 따라서, 소프트 스타트 기간(T11) 동안 커패시터(Ccmp)의 전압(Vcmp)이 제어 신호(SBCT)에 의해 결정될 수 있다. 즉, 소프트 스타트 기간(T11)에서 피드백 전압(VFB)이 기준 전압(Vref)과 같아지기 전까지 커패시터(Ccmp)의 전압(Vcmp)은 제어 신호(SBCT)의 전압으로 결정되고, 피드백 전압(VFB)이 기준 전압(Vref)과 같아지면 증폭기(210)의 출력 전류가 0A가 되므로, 커패시터(Ccmp)는 피드백 전압(VFB)이 기준 전압(Vref)이 같아지는 시점의 전압을 유지한다.
이와 같이, 소프트 스타트 기간 동안 커패시터(Ccmp)의 전압(Vcmp)은 제어 신호(SBCT)에 의해 서서히 증가하게 되므로, 소프트 스타트 기간 동안 제어 신호(SM1, SM2)의 듀티비가 점차적으로 증가하게 되며, 이에 따라서 인버터(100)의 출력 전압이 서서히 증가할 수가 있다.
즉, 본 발명의 실시 예에 따른 인버터 구동 장치(200)는 디지털 아날로그 변 환기 없이도 소프트 스타트 기간(T11) 동안 제어 신호(SBCT)를 이용하여 커패시터(Ccmp)의 전압(Vcmp)이 서서히 증가시킴으로써 소프트 스타트 기능을 간단하게 구현할 수가 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 실시 예에 따른 램프 구동 장치를 나타낸 도면이고,
도 2는 도 1에 도시된 인버터 구동 장치를 나타낸 도면이고,
도 3은 본 발명의 실시 예에 따른 인버터 구동 장치의 정상 구동 기간에서의 타이밍도이고,
도 4는 본 발명의 실시 예에 따른 소프트 스타트부를 개략적으로 나타낸 도면이고,
도 5는 도 4에 도시된 제한기의 일예를 나타낸 회로도이고,
도 6은 본 발명의 실시 예에 따른 인버터 구동 장치의 소프트 스타트 기간에서의 타이밍도이다.

Claims (21)

  1. 방전 램프,
    듀티비에 따라 스위칭하는 적어도 하나의 제1 스위치를 이용하여 입력 전압을 상기 방전 램프의 구동 전압으로 변환하는 인버터,
    상기 방전 램프에 흐르는 전류에 대응하는 피드백 전압과 기준 전압의 차에 대응하는 전류에 의해 충방전되는 커패시터, 그리고
    제1 주파수로 반복되는 파형을 가지며 상기 방전 램프의 밝기를 제어하기 위해 사용되는 제1 제어 신호와 상기 제1 주파수보다 높은 제2 주파수로 반복되는 파형을 가지며 상기 커패시터의 전압과의 비교에 사용되는 제2 제어 신호를 이용하여 상기 듀티비를 제어하며, 소프트 스타트 기간 동안 상기 커패시터의 전압을 상기 제1 제어 신호의 전압으로 설정하는 인버터 구동 장치
    를 포함하는 램프 구동 장치.
  2. 제1항에 있어서,
    상기 인버터 구동 장치는,
    상기 커패시터에 제1단이 연결되어 있는 제2 스위치,
    소프트 스타트 시작 신호에 응답하여 상기 소프트 스타트 기간 동안 상기 제2 스위치를 턴온시키는 논리 소자, 그리고
    상기 제2 스위치의 제2단에 연결되어 있으며, 상기 제2 스위치의 턴온 시에 상기 커패시터의 전압을 상기 제1 제어 신호의 전압으로 설정하는 제한기를 포함하는 램프 구동 장치.
  3. 제2항에 있어서,
    상기 인버터 구동 장치는,
    입력 단자와 출력 단자를 가지며, 상기 입력 단자로 입력되는 상기 제1 제어 신호를 상기 출력 단자를 통해 상기 제한기로 출력하는 전압 추종기를 더 포함하는 램프 구동 장치.
  4. 제2항에 있어서,
    상기 논리 소자는, 상기 소프트 스타트 시작 신호에 응답하여 출력 전압을 설정한 후 상기 소프트 스타트 기간 동안 상기 출력 전압을 유지하는 래치를 포함하며,
    상기 제2 스위치는 상기 출력 전압에 응답하여 턴온되는 램프 구동 장치.
  5. 제2항에 있어서,
    상기 인버터 구동 장치는,
    상기 피드백 전압과 상기 기준 전압의 차에 대응하는 전류를 출력하는 증폭기,
    상기 전류에 대응하는 증폭기의 출력 전압과 상기 제2 제어 신호의 전압과의 비교에 따라서 하이 레벨 전압과 로우 레벨 전압을 갖는 제1 펄스 신호를 출력하는 제1 비교기, 그리고
    상기 제1 제어 신호의 전압과 상기 방전 램프의 밝기를 제어하기 위해 사용되는 제3 제어 신호의 전압과의 비교에 따라서 하이 레벨 전압과 로우 레벨 전압을 갖는 제2 펄스 신호를 출력하는 제2 비교기를 더 포함하며,
    상기 인버터 구동 장치는 상기 제1 및 제2 펄스 신호를 이용하여 상기 듀티비를 제어하는 램프 구동 장치.
  6. 삭제
  7. 제3항에 있어서,
    상기 제한기는,
    상기 제1 제어 신호를 입력받는 입력 단자와 상기 제1 제어 신호의 전압을 상기 제2 스위치의 제2단으로 전달하는 출력 단자를 포함하는 전류 미러를 포함하는 램프 구동 장치.
  8. 제7항에 있어서,
    상기 전류 미러는,
    전류원,
    제1 단자, 상기 전류원에 연결되어 있는 제2 단자 및 상기 입력 단자에 연결되어 있는 제어 단자를 가지는 제3 스위치,
    제1 단자, 상기 전류원에 연결되어 있는 제2 단자 및 상기 출력 단자에 연결되어 있는 제어 단자를 가지는 제4 스위치,
    전원에 연결되어 있는 제1 단자, 상기 제3 스위치에 제1 단자가 연결되어 있는 제2 단자 및 제어 단자를 가지는 제5 스위치, 그리고
    상기 전원에 연결되어 있는 제1 단자, 상기 제4 스위치의 제1 단자에 연결되어 있는 제2 단자 및 상기 제5 스위치의 제어 단자에 연결되어 있는 제어 단자를 가지는 제6 스위치를 포함하는 램프 구동 장치.
  9. 제7항에 있어서,
    상기 제한기는,
    상기 제2 스위치의 제2단에 연결되어 있으며, 상기 제2 스위치의 턴온 시에 상기 전류 미러의 출력 단자의 전압에 따라 상기 커패시터를 방전시키는 방전 경로를 더 포함하는 램프 구동 장치.
  10. 제9항에 있어서,
    상기 방전 경로는,
    전류원,
    전원에 연결되어 있는 제1 단자 및 상기 전류원에 연결되어 있는 제2 단자를 가지는 제3 스위치, 그리고
    상기 제2 스위치의 제2 단자에 연결되어 있는 제1 단자, 접지단에 연결되어 있는 제2 단자 및 상기 전류원에 연결되어 있는 제어 단자를 가지는 제4 스위치를 포함하는 램프 구동 장치.
  11. 제10항에 있어서,
    상기 제3 스위치의 채널 타입이 상기 제4 스위치의 채널 타입과 반대인 램프 구동 장치.
  12. 제1항 내지 제5항, 제7항 내지 제11항 중 어느 한 항에 있어서,
    상기 인버터는,
    상기 적어도 하나의 제1 스위치를 이용하여 상기 입력 전압으로부터 구형파의 전압을 생성하여 출력하는 스위칭 회로부, 그리고
    상기 스위칭 회로부에 연결되어 있는 1차측 코일과 상기 방전 램프에 연결되는 2차측 코일을 포함하며, 상기 구형파 전압을 상기 구동 전압으로 변환하는 트랜스포머를 포함하는 램프 구동 장치.
  13. 듀티비에 따라 스위칭하는 적어도 하나의 제1 스위치를 이용하여 부하에 구동 전압을 공급하는 인버터를 구동하는 장치에 있어서,
    커패시터에 연결되어 있는 오차 보상 단자,
    상기 부하에 흐르는 전류에 대응하는 피드백 전압과 기준 전압의 차에 대응하는 전류를 상기 커패시터로 출력하는 증폭기,
    제1 주파수로 반복되는 파형을 가지며 상기 부하의 밝기를 제어하기 위해 사용되는 제1 제어 신호의 전압과 상기 부하의 밝기를 제어하기 위해 사용되는 제2 제어 신호의 전압과의 비교에 따라서 하이 레벨 전압과 로우 레벨을 전압을 갖는 제1 펄스 신호를 출력하는 제1 비교기,
    상기 제1 주파수보다 높은 제2 주파수로 반복되는 파형을 가지는 제3 제어 신호의 전압과 상기 커패시터의 전압과의 비교에 따라서 하이 레벨 전압과 로우 레벨 전압을 갖는 제2 펄스 신호를 출력하는 제2 비교기, 그리고
    소프트 스타트 기간 동안 상기 제1 커패시터의 전압을 상기 제1 제어 신호의 전압으로 설정하는 소프트 스타트부
    를 포함하며,
    상기 제1 및 제2 펄스 신호에 의해 상기 스위칭 소자의 듀티비가 결정되는 인버터 구동 장치.
  14. 삭제
  15. 제13항에 있어서,
    상기 소프트 스타트부는,
    상기 커패시터에 제1단이 연결되어 있는 제2 스위치,
    소프트 스타트 시작 신호에 응답하여 상기 소프트 스타트 기간 동안 상기 제2 스위치를 턴온시키는 논리 소자, 그리고
    상기 제2 스위치의 제2단에 연결되어 있으며, 상기 제2 스위치의 턴온 시에 상기 커패시터의 전압을 상기 제1 제어 신호의 전압으로 설정하는 제한기를 포함하는 인버터 구동 장치.
  16. 제15항에 있어서,
    상기 소프트 스타트부는,
    입력 단자와 출력 단자를 가지며, 상기 입력 단자로 입력되는 상기 제1 제어 신호를 상기 출력 단자를 통해 상기 제한기로 출력하는 전압 추종기를 더 포함하는 인버터 구동 장치.
  17. 제15항에 있어서,
    상기 제1 제어 신호를 입력받는 입력 단자와 상기 제1 제어 신호의 전압을 상기 제2 스위치의 제2단으로 전달하는 출력 단자를 가지는 전류 미러, 그리고
    상기 제2 스위치의 제2단에 연결되어 있으며, 상기 제2 스위치의 턴온 시에 상기 전류 미러의 출력 단자의 전압에 따라 상기 커패시터를 방전시키는 방전 경로를 더 포함하는 인버터 구동 장치.
  18. 커패시터 및 듀티비에 따라 스위칭하는 스위칭 소자를 이용하여 부하를 구동하는 방법에 있어서,
    제1 주파수로 반복되는 파형을 가지며 상기 부하의 밝기를 제어하기 위한 제1 제어 신호를 생성하는 단계,
    상기 제1 주파수보다 높은 제2 주파수로 반복되는 파형을 가지는 제2 제어 신호를 생성하는 단계,
    상기 커패시터의 전압과 상기 제2 제어 신호의 전압의 비교에 따라서 하이 레벨 전압과 로우 레벨 전압을 가지는 제1 펄스 신호를 생성하는 단계,
    상기 제1 제어 신호의 전압과 상기 부하의 밝기를 위해 사용되는 제3 제어 신호의 전압과의 비교에 따라서 하이 레벨 전압과 로우 레벨 전압을 가지는 제2 펄스 신호를 생성하는 단계,
    상기 제1 펄스 신호와 상기 제2 펄스 신호에 기초하여 상기 듀티비를 결정하는 단계,
    소프트 스타트 기간 동안 상기 커패시터의 전압을 상기 제1 제어 신호의 전압으로 설정하는 단계, 그리고
    상기 소프트 스타트 기간 이후의 정상 구동 기간 동안, 상기 부하에 흐르는 전류에 대응하는 피드백 전압과 기준 전압의 차에 대응하는 전류에 의해 결정되는 전압을 이용하여 상기 커패시터를 충방전하는 단계
    를 포함하는 구동 방법.
  19. 삭제
  20. 제18항에 있어서,
    상기 설정하는 단계는,
    소프트 스타트 시작 신호에 응답하여 상기 소프트 스타트 기간 동안 상기 제1 제어 신호와 상기 커패시터 사이에 연결되어 있는 스위치를 턴온하는 단계를 포함하는 방법.
  21. 삭제
KR1020080094949A 2008-09-26 2008-09-26 인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법 KR101091922B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080094949A KR101091922B1 (ko) 2008-09-26 2008-09-26 인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법
US12/564,632 US8120337B2 (en) 2008-09-26 2009-09-22 Inverter driver and load driver including the same, and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080094949A KR101091922B1 (ko) 2008-09-26 2008-09-26 인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20100035521A KR20100035521A (ko) 2010-04-05
KR101091922B1 true KR101091922B1 (ko) 2011-12-08

Family

ID=42056740

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080094949A KR101091922B1 (ko) 2008-09-26 2008-09-26 인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US8120337B2 (ko)
KR (1) KR101091922B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102006966B1 (ko) * 2010-11-23 2019-08-02 온세미컨덕터코리아 주식회사 Ｌｅｄ 발광 장치의 구동 장치 및 구동 방법
JP2013017011A (ja) * 2011-07-04 2013-01-24 Sanken Electric Co Ltd ゲートドライブ回路
KR102008360B1 (ko) * 2017-05-25 2019-08-07 온세미컨덕터코리아 주식회사 Led 발광 장치의 구동 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481178A (en) 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US20090066265A1 (en) 2007-09-12 2009-03-12 Rohm Co., Ltd. Inverter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107851A (en) 1998-05-18 2000-08-22 Power Integrations, Inc. Offline converter with integrated softstart and frequency jitter
JP4094408B2 (ja) * 2002-11-15 2008-06-04 ローム株式会社 直流−交流変換装置、制御回路、制御装置、及びそのコントローラｉｃ
KR100856901B1 (ko) 2003-02-24 2008-09-05 페어차일드코리아반도체 주식회사 펄스 폭 변조 신호 발생 장치를 위한 디지털 소프트스타트 회로 및 이를 포함하는 스위칭 모드 파워 서플라이

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5481178A (en) 1993-03-23 1996-01-02 Linear Technology Corporation Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit
US20090066265A1 (en) 2007-09-12 2009-03-12 Rohm Co., Ltd. Inverter

Also Published As

Publication number Publication date
KR20100035521A (ko) 2010-04-05
US20100079176A1 (en) 2010-04-01
US8120337B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
CN109155587B (zh) Dc-dc转换器和控制电路
US8508206B2 (en) Adaptive constant on time adjustment circuit and method for adaptively adjusting constant on time
US6639815B1 (en) Precision switching power amplifier comprising instantaneously interruptible power source
US8294494B2 (en) Triangular-wave generating circuit synchronized with an external circuit
US10892747B2 (en) Circuits, methods and systems for setting a current level to be used by a current-mode gate driver
US20110101946A1 (en) Voltage converters
US8890586B2 (en) Sawtooth wave generating circuit and switch mode power supply device having the same
TWI479780B (zh) 降壓轉換器
JP2007124748A (ja) Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法
US8957724B2 (en) Low electromagnetic emission driver
US10622891B2 (en) Voltage-based auto-correction of switching time
KR20090011715A (ko) 컨버터 및 그 구동 방법
US20070152646A1 (en) Circuit and method for providing programmed delays for power-up sequence using a single enable pin in a voltage regulator
US9559668B2 (en) Drive circuit and semiconductor apparatus
KR101091922B1 (ko) 인버터 구동 장치와 이를 포함한 램프 구동 장치 및 그 구동 방법
CN111656683A (zh) 具有校准的参考的信号放大器
US20130027013A1 (en) Error voltage generation circuit, switch control circuit comprising the same, and power factor corrector comprising the switch control circuit
JP2006174630A (ja) スイッチング電源の制御方法、制御回路および電源装置
US6642695B1 (en) Voltage mode boost converter using a period-fixed amplitude-modulated pulse control signal
US11616438B2 (en) Controlled slew rate current limited ramp down voltage control
US20230179084A1 (en) Controllers configured to detect demagnetization with external bipolar transistors and internal mos transistors and methods thereof
WO2020000227A1 (en) Voltage converter circuit, controlling method and power supplier
JP2005143197A (ja) Ｐｗｍ信号の時比率制御方法、時比率制御回路およびｄｃ−ｄｃコンバータ
CN111869077A (zh) 逆变电路、逆变电路的控制方法、控制装置以及负载驱动装置
KR101486962B1 (ko) 컨버터 및 그 구동 방법

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140925

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee