TW200844464A - Test apparatus and electronic device - Google Patents

Description

200844464 23907pif 九、發明說明： 【發明所屬之技術領域】 本發明是關於〜種測試裝置以及電子元件。本發明尤 ;==:元=行=裝置、以及具備測 ^ t wa 丹者本申睛案與下述美國專利申缚 木相關。對於允許以立-失 由咬&丄^文獻芩妝的方式而併入的指定國，參

Ο - 二二5"Γ中所記載的内容而併人本中請案中，作為本 申请案的一部分。 + 吳國專利申請案1臟，879中請日2⑻7年3月21 【先前技術】 於測忒半.體電路等被測試元件時，考慮以下情況， ’、即、，成具有規定的邏輯圖案的測試圖案，並將其輸入 至被:貝件中。例如，將規定的邏輯值寫入被測試元件 的忑隐脰區域中，並讀出已寫入的邏輯值，藉此可測試被 測試元件是否在正常地動作。 次、、、作為生成測試圖案的圖案產生部，已知的是根據圖案 貝料與日守序資料（sequence data)來生成測試圖案的圖案 產生部。圖案產生部依序讀出預先儲存於主記憶體（main memory)中的圖案資料以及時序資料，並將該些資料傳送 至快取圮憶體（cache memory)中，生成測試圖案。 再者’作為與該圖案產生部相關的先行技術文獻存在 以下專利文獻。 專利文獻1 :國際公開第2004/109307號小冊子 200844464 23907pif 專利文獻2 :國際公開第1998/23968號小冊子 專利文獻3 :曰本專利早期公開特開平心W2 報 專利文獻4:曰本專利早期公開特開平1〇_78476號公 報 如上所述’圖案產生部根據預先儲存於主記憶體中的 2料而生成測試圖案。因此，當要生成更長的測試圖案時， Γ 考慮於圖案產生部中設置更大的主記憶體。然而，在使記 憶體容量增大時，會導致成本增加。因此，期望在不使記 fe體容量增^情況下即可生成更長的測試圖案的方式。 、、又有3寸自主記憶體向快取記憶體的資料傳送速率會 成為圖案產生部的動作速度的瓶頸（b_歐k)。因而， 即=在生成相同的測試圖案時，亦期望儘可能地抑制自主 記憶體向快取記憶體的資料傳送量。 【發明内容】 ◎·，一因此，本發明的目的在於提供一種可解決上述問題的 ’則4裳置以及電子元件。該目的藉由申請專利範圍中的獨 立項所記載的特徵的組合而達成。又，依附項規定本發明 的進一步有利的具體例。 二一亦即，本發明的第i形態提供一種測試裝置，對被測 忒2件進行測試，該測試裝置包括：主記憶體、圖案快取 =意體（pattern cache memory )、圖案產生控制部、圖案產 生邛以及逋這電路，其中，上述主記憶體記憶圖案資料， 該圖案資料中包含至少一個圖案位元，該圖案位元決定供 7 200844464 23907pif 給至被測試元件的多個端子中的各個端子上的測試信號， 上述圖案快取記憶體對自主記憶體中讀出的圖案資料進行 快取（caching )，上述圖案產生控制部自主記憶體中讀出 圖案資料，並將該圖案資料寫入圖案快取記憶體中，上述 圖案產生部依序讀出並輸出儲存於圖案快取記憶體的各快 _ 取入口（ cache entry )中的圖案資料，上述通道電路根據 • 圖案產生部輸出的圖案資料而生成針對多個端子中的各個 端子的測試信號，並將該測試信號供給至被測試元件，上 述圖案產生控制部包括複製部以及寫入部，其中，上述複 製部將至少一個圖案位元複製為與兩個或兩個以上的端子 相對應的圖案位元，並生成包含多個端子份的圖案位元的 圖案資料，上述寫入部將包含多個端子份的圖案位元的圖 案資料寫入圖案快取記憶體中。 本發明的第2形態提供一種電子元件，該電子元件包 括被測試電路以及測試電路，其中，上述被測試電路於元 - 件的實際動作時，根據輸入至元件中的信號而動作，上述 〇 ' 測試電路對被測試電路進行測試，且該測試電路包括：主 記憶體、圖案快取記憶體、圖案產生控制部、圖案產生部 以及通道電路^其中’上述主記憶體記憶圖案貢料5該圖 案資料中包含至少一個圖案位元，該圖案位元決定供給至 被測試電路的多個端子中的各個端子上的測試信號，上述 圖案快取記憶體對自主記憶體中讀出的圖案資料進行快 取，上述圖案產生控制部自主記憶體中讀出圖案資料，並 將該圖案資料寫入圖案快取記憶體中，上述圖案產生部依 8 200844464 23907pif =並=:t::案快取記憶體的一中的圖 子中的各個端子圖案資料而生成對應於多個端 試電路，上述圖ϊ=ι號，並將該測試信號供給至被測 中，上述彻；；= 制部包括複製部以及寫入部，其 以上的端子夕圖案位兀複製為與兩個或兩個 c 子份的图安y 3木枓，述舄入部將包含上述多個端 爯:木位TL的圖案資料寫入圖案快取記憶體中。 特徵，該此並非列舉本發明的必要的所有 發明。」寸_的次組合（Combination)亦可屬於本 【貫施方式】 實施3、’'Ϊ過發明的實施形態來說明本發明’但以下的 說明定申請專利範圍的發明，又，實施形態中 、寸攻的所有組合並非為發明的解決手段所必須。 υ 圖、1是例示本發明的一實施形態的測試寰置2〇〇 Α。叆測試裝置200 {對半導體電路等被測試元件3〇〇進 的裝置，其包括：系統控制裝置110、多個站點控 衣/ 130、切換部140、以及多個測試模組（m〇duie)i⑽。 :系、、先k制褒置11 〇經由外部網路（network )等而接收 測忒衣置2〇0用於對被測武元件300進行測試的測 d私式（Pr〇gram)、測減私式資料、以及測試圖案資 =。多個站點控制裝置130'經由通信網路而與系統控制 衣夏110連接。 9 200844464 23907pif ^點控制裝置】30a〜130c控制對任一被鄉試 多個站點控制裝置130是與多個被測試元 件j00 一對一地對應設置著，且各個站點控制詈 制對所對應的被測試元件30Θ的測試。 、 工 於圖1中，站點控制裝置13〇a控制對被測 站點控制裝置13〇b控制對被測試元件3:= “亦可取代上述情況，由多個站點控 f 0 制對多個被測試元件300的測試。 置^刀別控 取r更ΐ體而Γ站點控制裝置13G自⑽控制裝置no 二于卫執仃測試控制程式。其次，站點控制裝置 该測試控制程式，自系統控制裝置11〇取得對所 =2 _進行測試時所使用的測試程式資料（‘: 咖料)以及測試圖案資料(例如，下述的圖案 針^站點控制裝置130將上述資料經由切換部刚而 =於對上述被賴元件·進行職時所使用的一個或 =個測試模組⑽等模組中。其次，站點控制裝置13〇經 資:換部140而指示測試模組100開始進行基於測試程式 =以及賴_資料_試。並且，賴控 組刚上接收表示測試已結束的中斷等後， 根據測忒結果而使測試模組1〇〇進行下一測試。 :換部14Q使多_點控魏置13Q分別連接於該站 =翁置130所控制的一個或多個測試模組⑽，並在 心站點控制裝置與-個或多個測試模組之間進行轉接通 10 Ο (j 200844464 23907pif 定的一個站點控制裳置130可根據測試 裝置觀後用者、測試控制程式等的指示而奴切換部 ]40,以使多個站點控制裝置13〇八則$ # 、 要彳如與、士枳4一丄別連接於該站點控制裝 置130對被測試兀件300進行測試時所使用的一個或一個 以上的測試模組100。 例=於圖1中，設定為使站點控制裳置i3〇a連接於 多個測試模組l〇〇a，並使用該此刺叫y , 彳越組1GGa來對被測 紅件300a進行測試。此處’其他站點控制裝置㈣ _式模組1G0來對被職元件·進行職的構成及動作 疋與站點控制裝置130a對被測試元侔 ]欲列式兀件30如進行測試的構 成及勃作_。以下，以站點控制裝置⑽ 300a進行測試的構成及動作為中心加以說明。心'70序 測試模組100a根據站點控制裝置13〇a的指示， 生成用於對被測試元件鳥進行賴的_信號而生成 日守序信號。又，任-測試模組1〇〇a可接收其他測試模組 100a的測試結果，並使多個測試模組職執行與上 試結果的良否相對應的序列。 / ' 多個測試模組10〇a分別連接於被測試元件3〇〇a 有的多個端子中-部分數量的端子，並根據由站點控制裝 置13 0 a所儲存的序列資料以及圖案資料，來對被測試元^ JOa進行測試。在對被測試元件3〇〇a的測試中，測試模 組100a根據下述圖案列表所指定的序列資料以及圖案次 料’由圖案資料生成測試信號，並向連接於上述測“二 l〇〇a的被測試元件300a的端子供給上述測試信號。、'、’ Ο

Cj . 200844464 23907pif 其次，測試模組I〇〇a取得輪出 與期望值進行比較，上述輸出靜並賴輪出信號 根據測試信號而動作的結果而輪^件300a由於 測試信號的循環週期根據序列以。此處，為了使 變化’多個測試模組100a可根攄不门圖案貧料而動態地 試信號。 獅而生_ 又測試模組】00a於測試程式資料的走田 試程式資料的執行過程令、、趣5結束時、測 制裝置1遍而彦生令斷。時’針對站點控 /一土 r辦成肀_經由切拖 ^上述測試模組⑽a相對應的站點控制y而逍知二 由该站點控制裝置13〇戶斤 、置J〇a，並藉 行中斷處理。 所具有的處理器（卿e_)來進 以上，别試裝置2〇〇可益， architecture)而實現，且 由開放架構（叩如 模组。並且使用滿足開放架構規格的各種 筷，且I且及M裝置2〇〇可 至切換部14G所 ，、且1⑽德組插入 此時，伽壯 4接槽（slGt)中而使用。 事置13〇而^衣1 200的使用者等例如可、經由站點控制 衣^ 13〇a而交更切換部14〇的連接形態，以使得用於對被 = 行嶋剩模峻接於對驗測試元件 200的接用者1控制的站點控制装置13〇。藉此，測試裝置 旦、被料罟、\根據多個被測試元件各自的端子數 =m μ =子麵或測試種轉而適#的模組， 亚㈣祕的^安裝於測試|置200中。 、式破是200或者測試模組1〇〇亦可以是與作為 12 200844464 23907pif 肩u式對象的被測試電路一起設置於相同電子元件中的測試 电路。該測武電路作為電子元件的内建式自我測試 j^mlt_In_Self_Test，BIST)電路等而實現，且藉由對被測 忒=路的測試而進行電子元件的診斷等。由此，該測試電 路此夠檢查作為被_電賴電路可魏行電子^件當作 本來目的通常動作。 、、目 、@衣1 2㈨或者測試模組100亦可以是與作為

ο · *^的=:電板(―或者相同 測試電路y否進行本來:::=如上所述來檢查被 括通例不測試模组100的構成。該測試模組⑽包 ===及多個通道電㈣。本例中，“ 亦可具有相同 入輸彳試元件細所對應的輪 各個通道電路50可供給至該輪人輪出接聊。又， 行測定。再者，被測試u:入輸出接腳的輸出信號進 入接卿或者輪出接腳中的者的輸人輪出接腳亦可為輪 50 0 ^ 控制部10控制各個通道 生成測試信號。又，通道 的輸出信號。 。 以測定被測試元件300 〜控物。亦可根據任—通道電路5。的測定 13 200844464 23907pif 結果，來控制其他通道電路50。例如，直至任一通道㊉ 50中的敎結果滿足規定的條件為止，使其他至少 道電路50反覆進行規㈣動作，且當測絲果滿足規^ ^件％’可使上述其他通道電路5〇進行下一個欲進行的動 通道4工制邛1〇包括：介面（Inte池ce)部12、圖安 (pattern list memory) 14 ^ 16 , 一生控制冑20、主記憶體4〇、時率產生= Γ:ΐ)3 G、以及圖案產生部7G。上述介面部12在站^ 二巾i衣且130與測試模組10〇之間交接資料。 ” f、

α主讀體*巾儲存有乡種相資料以及料列資％I 、=應的_資料。主記憶體4G可在對被測試元件^ ^仃測試之前，預先儲存站雜縣置13 ) 巧及圖案資料。又，主記憶體4。亦可將序列= 案_貝料壓縮而儲存。 及圖 、例如，站點控制裝置130可將序列資料、圖案資 $欲將該些資料儲存於主記憶體4G的指定位址上的指 ::入至介面部i2中。圖案產生控制部2〇根據介面部12 到的指令，將該些資料儲存於主記憶體4〇中。 序列資料例如是表示欲依序執行的指令群的資料 個資料包含表示於各賴循環中欲執行的指令的多 序列 圖案資料例如是表示邏輯值圖案 資料的多個指令一對一互有關聯 的資料，該資料是與 地儲存。圖案資料可 14 200844464 23907pif 列資料的多個指令相對 如序列賁料可以是使各個 们循％:貧料。例 而生成測試圖案的指令群。見定的順序輪出從 圖案。例1使用各_環資料來生成測η 指令耸、t列貝料可包含循環（_)指人、2 寺。通逼控制部10可藉由執 7兆轉（Jump) Ο ο 1 =目對應的順序來輪出對應的圖以與該 处而生成與序列資料以及圖木貝枓的循環資 :主記憶體4。中儲存的序列 ^相對應的测試信 在以下圖3中描述。㈣貝枓以及圖案資料的—例將 圖案列表記憶體14中儲存 :欲執行场_ 4Q中 ^資=該圖案列表是 圖案縣記憶體η中可齡的順序。例如， =在主記憶體40中的位址的于的序列資科 前，預先_站點控制裝置勘進行測試之 列表可為上述測試控制程式的的圖案I 的一邹分。 亦可為測試控制赛式 當開始對被測試元件3〇〇進 ，圖案列表記憶體14中;本圖案產生㈣ :^置_到表示開始 :了可_列表記憶體14中讀虞 圖案產生控制部20以其於同本 "、歹i衣0 記憶體4。中儲存的序列二 =:表， Μ應的圖案資料。圖案虞 15 200844464 23907pif 生控制部20將已讀出的序列資料發送至圖案產生部7〇的 向量（vector)產生部8〇中。又，圖案產生控制部2〇將 已讀出的®案資料發送至圖案產生部7()%_快取記憶 體90中。 Ο ο 當後段的電路的快取記憶體、先進先出（first in first out’FIFO)圮憶體等中產生了規定的空區域時，圖案產生 控制部2G可讀出並發送下—個序列資料以及圖案資料。此 日守’圖案產生控制部2G在欲儲存序列資料及圖案資料的所 有快取記憶體、FIF〇料產生了規㈣空區域的條件下， ====資料，並將該些資料發送至 序列ΐί=::〇根f自圖案產生控制部20依序接收的 彦生部％包括^ΓΛ 序生成測試圖案。本例的圖案 一 1已括向置產生部80以及圖案快取記憶體90。 快取— 48 0具備序列快取記憶體，該序列 序㈣⑽存於規定的怏取入口 制部20中接收取記憶體9Q自圖案產生控 資料儲存於規定的入貝以^^ 或者多個位址所指定的記憶區域。例如可以疋由-個 列資科的_梅物； 16 200844464 23907pif 相對應。並且，向量產生部80根據 一义 環指令、跳轉指令等而依序指“ ΪΪΠ包9。含的循 址。 g L肢9Q的位 圖案快取記憶體90輸出依序指定 料。根據該構成，可生成具有與序料位址上的圖案資 對應的邏輯圖案的測試圖案。又，當|列圖案資料相 時，序列快取記憶體以及圖案快取記曰隐^ 的執行結束 f、

Cj 資料以及對應的圖案資料的記憶區域:開放該序列 的末端具有表示該序列資料結束的結束指令T料於指令珲 各個通道電路50根據圖案產生部^二 形成測試信號，並將該測試信號輸人至二圖案而 〉匕祜.波形成形部52、驅動器54、時序產;^路 二交器“(_與_〇 %、時序比較部6〇、判定=匕:比 。頁取έ己憶體（capture memory ) 64。 以及 波形成形部52根據圖案產生部7〇 而形成測試信號。例如，波形成形部5 ^測試圖案 圖案相對應的邏輯圖案的測成·；有與該― 供㈣序信號而生二二:形=2 號所鍉供的時序信號而生成邏輯值變化的測= 被測試元件所生成的測試信號輸入至 Η邏輯時，二 17 200844464 23907pif ^試信號表示L邏輯時，驅動器54輸出規定的l位準的 電壓，藉此可將測試信號的電壓位準轉換為欲輸入至被測 試元件3〇〇中的信號位準。

比較器58接收被測試元件300的輸出信號，並將該輸 出^號的電綠準與預先設定的參考位準進行比較 =^信號轉換為二值邏輯信號。例如，當輪出信號的曰電 於參考位準時，比較器58輪出H邏輯，當輪出 =的轉鱗小於等於參相料，比健％輸出L ^ (strobe signal) 侍比較态：>8輸出的信號的邏輯 號的邏輯目案。 減可-測輸出信 亍序產生部56根據預先提^£的丰 · 成上述時序信號:二

Cj * “二;提供的時序集相對應： 由時率產生部30以對舞^ ^通域，上述頻率信號是 時序集例如在每集的週期而提供的。 率產生部30及時輕生1^射_树，被供給至時 與該序列資料相對應的圖宰資^列如，主記憶體4〇可使 資料。圖案產生部70在每^科的-部分中包含時序集的 產生部30以及時序產生^—人^亍各個序列資料時，於時率 的時序集。 中設定與該序列資料相對應 判疋部62將時序比較 "〇所檢測出的邏輯圖案與期 18 200844464 23907pif 行比較，藉此可判定被_式元件3⑻的良否。 二二=由圖案產生部7°生成。例如，期望值圖案可與 元：：產生部70所生成的測試圖案中的被輸入至被 測^件_中的測試信號的邏輯圖案相同。 操取記憶體64中儲存有判定部的判定結果 。、取β己憶體64對於每個 f o (陶）（―致）以及失效；致 的合格 又，擷取記情麵64亦可、〜（11)(不一致）的判定結果。 定結果。心補並儲存判定部62的失效的判 道電二果有各個通 :圖案’對應於各個通道而储;二::: 憶體μ可選擇果記 如上所述，擷取記憶體64可針對每^放的叙結果。 儲存每個測額案的失效:#訊。相對^個通道電路50而 =如可針對每個被賴元件而儲存安結果記憶體16 中所儲存的每個序列資料的失效資訊。圖本列表記憶體Η ^圖3是說關案縣記憶體=_ 5己憶體4G中儲存的序列資料、以安案列表、主 所述，主記憶體40中儲存有多貧料的-例。如上 案資料。 >J貝料分別對應的圖 如上所述’序㈣料包含多個指人 ^在執行各個指令 19 200844464 23907pif 時，圖案產生部7〇輸出與該指令相對應的圖案資料。例 t丄Ϊ列資料可包含NOP指令、JMP指令、以及LOOP 指令等，其中，上述N〇p指令表示輸出對應的循環資料後 轉向下一指令，上述JMp指令表示輸出對應的循環資料 後’再跳轉到規定的位址的指令，上述LOOP指合 出，應=循環資料後，再使所指定的位址範圍的指^重複 數。上述循環資料可以是指對應於各個指令的邏 c

Cj 每個=Ϊ行上述指令群而以對應於序列f料的順序針對 ==例如，當執行細資料2丄= 重複輸A，之後以⑽1^令响定的次數 列資^ 2憶體Μ可與多個通道電路％共通地儲存序 儲存圖宰資料，f記憶體4G可相對於各個通道電路50而 存斑多個通，可相對於相_的各個指令而儲 = 相對應的圖案資料。圖3的示例中， 通道電路5〇她冑齡①*置均存有與各個 相對應的圖案資料。 圖案列表記憶體14中儲存有欲勃 序。圖3的示例中，圖案列表記:體 序列^ 2、序列資料卜...的_列表。4存有依序指定 的主二=1!1示例中，將儲存序列資料以及圖宰資料 0以於通道控制㈣中。相對於此= 20 200844464 23907pif 將儲存序列資料的主記憶體如設置於通道 ，而將儲存有各個通道電路50的圖案資料的 纪fe肢故置於各個通道電路50中。 9〇。可於各個通道電路50中設置圖案快取記憶體 3各^，向量產生部8Q依序指㈣位址分配給設置 纸糾固=電路50中的圖案快取記憶體9〇中。 Ο ο 況。：例=:=广與被測試元件3〇。的連接情 3〇〇,且對多個被測^件〇3〇=地連接於多個制試元件 來說，對兩個被測試元件鳥3並列地測試。舉具體例 加以說明。兩個被測試及观進_麵情況 類的電子元件。 从及300b 3以疋相同種 致相進行大 元件3〇〇a以及300b = 10可相對於兩個被測試 料。又，於被測試科存共通的時序資料以及圖案資 個（其中η為自然數）通道H3鳴上，分別連接有η 本例中，於第1被 (5〇-la〜5〇-na，以下她稱=牛3〇〇a上，連接有通道電路 件遍上，連接有通道電路又’於第2被測試元 50-b)。 lb〜）〇-nb，以下總稱為 在多個被測試元件3〇() 電路5〇中供給有相同的顺_。例^應的端子的通道 以及通道電轉lbt供給有相同的顯=電路50七 200844464 23907pif 圖案產生控制部20對應多 個被測試元件300的多個端^夕固被刪試元件300 (或者一 少一部分。此時，圖案產生控而歿製一個圖案資料的至 案資料而生成欲輸入至各個被，根據已複製的各個圖 案，並供給至對應的多個通道試元件300中的測試圖 又，圖案產生控制部2Qc〇。 Ο 個測試圖案。此時，圖案產生扣個圖案資料來生成-試元件300而複製已生成:部20可對應於多個被測 所複製的資料供給至對編^案岐少-部分，並將 根據上述處理，可減少主“U，道電路5〇。 例如，可根據具有相同容量的意，令儲存的資料量。 生成更多的測試圖案。又，在。己紇體40中儲存的資料而 減少主記憶體40應具有的容|。成相同的測試圖案時，可 而且在生成相同的翊試安 … G. 4〇中讀出的資料量。因此可 木τ，可減少自主記憶體 主記憶體40的資料傳送旦广生成該測試圖案時的來自 案。 I ’心可更高速地生成測試圖 圖5是說明將主記憶體 取記憶體90中展開的處 =的1卞貧料於圖案快 3〇〇 ^ f n^m

圖5中顯示主芊愔雕 T J A 試週期欲使_原===儲存㈣_斜，在某谢 先的循環資料展開二心4(圖5上方）、以及將該原 If—1 / 储存於圖案快取記憶體90 趣貧料（圖5下方）。再 90中的展開 丹考，原尤的循％育料具 22 200844464 23907pif 士 位元的圖安你-_ 表示於該測試週期中，欲輸入至一 M木位兀。該圖案位元 個端子中的邏輯值。 個被測試元件300的各 Γ 又’展開循環資料具有與原先 位元CTB以及16x3位元的圖案位—盾衣貝料共通的控制 該測試週期中，欲輪入至各被兀。該圖案位元表示於 的邏輯值。本例申，圖案位元的二=件3〇〇的各個端子中 至第】被測試元件3〇〇的各浐子^可數號位元表示欲輪入 元表示欲輸入至第2被測試亓兩 的韙輯值，第偶數號位 本例卜對第1被顯元件;5 G的各端子中的邏輯值。 3_供給相同的測試圖案而崎=及第2被測試元件 凡的偶數號位元系列與奇袁 ，因此，使用圖案位 4。此處，亦考慮將展列相同的展開循環資 中。然而，為了有效地使二貝=本身儲存於主記憶體4〇 ο 佳為，主記憶體4〇中儲存的循己^體40的記憶區域等，較 因此，本例中，去盾衣貧料的位元數儘可能小。 測試時，主記憶體心儲^_試元件300進行相同的 資料，而當自主記憶體4Q=r元件_的—部分循環 環資料的圖案位元部分和制該循環資料之後，將該循 300相對應的循環資料，以生成與多個被測試元件 個被測試元件者，時序資料可使用相對於多 共通叫序資料。 尺具肢而言，圖案產生 凡件300的數量，來 二刺邻20根據欲測試的被測試 環資料中的圖宰位元又：^ ^己憶體40所讀出的原先的循 ^的各位元，以生成展開循環資 200844464 23907pif 料。例如，當對兩個被測試元件3⑻進行測試時，如 所示，圖案產生控制部20將原先的循環資料的圖一5 (Α15、Α13.....A1、…）複製為兩個，亦即，居70 環資料的圖案位元中的奇數號系列（A15、A13、···、楯 以及偶數號系列（A16、A14、..42、…）。再者，太、···） 斟複製圖案位元的所有位元的例進行了說明，，中， Ο ο 中’圖案產生控制部20亦可複製—部分圖案位例 開循環資料。 生成展 當藉由上述處理來對多個被測試元件3〇〇 :,，：減少主記憶體4〇中儲存的圖案資料的；=的 、^;^地使用主記憶體4 G的記憶區域。又，由二 ; >在各顺週射自主記憶體4 ^ 使主記憶體40高速地動作。 貝科里，故可 為展f:環g::::原資料的圖案位元複製 的例，但是圖案位奇數號系列及偶數號系列 產生控制部20可^=悲樣亚不限定於該態樣。圖案 閉猶環資料中的多元複製為展 以下將說明圖4所示的牛00所對應的各位元。 的各位元間的關#。 各通逼電路50與展開循環資料 多個通道電路、食開循環資料中的多個圖案位元表示 輪出的邏輯值。本例〇該循環資料相對應的測試週期中欲 示的第1通道雷跋:q ’ Μ I1、Cl的位元表示圖4所 又，多個圖 /、圖4所示的通道電路5〇中，對 200844464 23907pif 應於其中一個被測試元件300a的通道電路5〇-la〜5〇-na 於該測試週期中欲輸出的邏輯值。例如，Al、B1、Cl的 位=對應於通道電路5G_la，A3、B3、C3的位元對應於通 路5〇々a，A15、B15、C15的位元對應於通道電路 Ο

V 一 士上所述，圖案產生控制部2〇生成一循環資料，該循 =資料將對應於第i被測試元件3_的端子的通道電路 -la〜5〇-na所對應的圖案位元（a卜、Cl、A3、B3、 # =1：>、B15、C1：>)，複製為對應於第2被测試元 =(pb T子的通道電路職〜跑b戶斤對應的圖案位 圖安蒼^ A4、B4、C4、···、A16'B16、C16)。 圖產生控制部2〇於各個循環資料中，可 應 兀以外的位元而原封不動地直 ^ ^ 控制部如不複製各個循環資料的 位例如，圖案產生 不動地直接使用，以生成複制了^兀CTB而是原封 資料。 成馁衣了至少―個圖案位元的循環 圖木產生控制部2〇將福制 一 存於圖案快取記憶體9〇中，圖木位元的猶環資料儲 圖案快取記憶體90的各、遏電路50根據儲存於 生成測試信號。圖案產中對應的圖案位元而 歸訊表技轉各轉可縣料-資訊， 與任-個通道電路50相對應的圖 _案位元複製為 例如，在向第丨被測 水位兀。 300b的對應的端子供“同第2被顺元件 就，亚以此對第！被 25 200844464 23907pif 測ό式元件3〇Qa及第 圖案產生控制部2G可元件3_同時進行測定時， 相對應的圖案被測試元件_的各端子 子相對應的圖案位元。衣為一乐2被測試元件3 00b的各端 說明，刺情況進行了 亦可相對於各個被測^測試兀件300時，主記憶體40 儲存共通的-個圖=兀牛300中對應的至少一組端子而 體40中儲存的圖案產生控制部2〇可將主記憶 崎職元件

(J 個被，元件卿的多 將主記憶體40中儲存的丑 兀圖木產生控制部20 兩個以上的端子相對應丄與， 料。於任一情況時，圖案快個循％貝 控制!^複㈣案位域生成案產生 猎由上述處理’可減少主記憶體4〇 破而可使記憶義使驗率提高。χ 里’ ，時，可減少自主記憶體4。中讀又二成量 冽武圖案的生成速度提高。 叮使 ，明=^案產生控制部Μ的構成例。本例中，將 更/、有1至圖4中所說明的功能的構 的圖案產生控制部20包括控制電路22、複製部24本^ 26 200844464 23907pif 部26、以及分配暫存器28。 ο ο 控制電路22與介面部12以及主記憶體4〇進行資料傳 送。如上所述，控制電路22可將介面部12所提供的測璋 資料寫入主記憶體40中，且自主記憶體40中讀出資料。" 又，控制電路22將自主記憶體40中以字元單位而二出的 記憶體資料依序輪入至複製部24中。記憶體資料包含多個 循環資料。控制電路22可自記憶體資料中抽取各個 料，並將每個上述循環資料輸入至複製部24。 衣貝 如圖5所說明，複製部24複製自控制電路。 的循環資料中的至少__案位元，並生成與多 = 路50相對應的循環資料。分暫存 、电 中’县W夕“ 〇 々於複製部，4 r 疋含肸自主記憶體中讀出的循環資料所包 ^ 位元分配給被測試元件的任—端子並圖案 =二中可由使用者等預先設定指定資訊：可t 式中包含該指定資訊。 才娜攻程 f %貝料儲存於圖案快取記憶體90白勺-個入口 :體7。二:資料咖^ ;二:;以案的循糊’藉此生成與各通道ί 圖幸將複製部24所生成的各 —二的圖案快取記憶體9 〇中。寫入部2 6將〜個 路 27 f) L) 200844464 23907pif 時’馬入部26將自主記憶體4〇中4 環資料原封不動地直接寫人圖宰快案資料的各循 複製部24從自主記憶體4Q所讀出=:$中。 循環資料，並將所抽取#据。己1-脰貝枓中抽取各 寫入部26巾 的趣㈣原封不動地直接供給至 相對於此，如上所述，在第2 數量少於欲輪入測試信號 === 已記憶於主記憶體4〇中時，寫入2圖案 =的圖 少-個圖案位元而生成的二2==複製至 9〇中。 衣貝杆舄入圖案快取記憶體 =暫存器2 8指定複製部2 4及寫人部2 6是否欲 動作rit者第2動作模式的任—模式進行動作。指定 130等==3訊如上所述可由使用者、站點控制裝置 複製部24可將與被測試元件的多個端子 :’兩個以上的端子相對應的兩個或兩個以上的圖案位 :，木位兀。例如，複製部24將與第i被測 a的夕個端子相對應的圖案位元（A1、B1、Cl、A3、 $ 、A15、Bl3、C15)，複製為與第2被測試元 b的相同數量的端子相對應的圖案位元（A2、B2、 C2 A4、B4、C4、···、A16、B16、C16)。 错由上述處理，可減少主記憶體40中儲存的資料量。 又，於生成相同的測試圖案時，可減少自主記憶體4〇中讀 28 200844464 23907pif 出的貧斜量。 圖7是例示主記憶體4〇以 存的循環資料。如上所述，-個圖安1=己憶體90中儲 資料。主記憶體40將—具=個循環 毛路22可對應於各個測試週期， 才工制 個或者多個字元。 主纪k肢40中讀出一 f' o 控制電路22自所讀出的多 料。例如，控制電路22生成將所讀1中抽取各猶環資 資料，並自記憶體資料中抽取各個^記憶體 可自連結字元的記憶體資料中，以每電路22 數為單位來切割資料，藉 盾辰以的位元 ，以及寫入部26將複製===述’複 案位元後生成的新的循環資料，蚀，衣^的至少—個圖 的各入口中。 自衣貝科’储存於圖案快取記憶體90 例如，當圖案快取記憶體9〇中產 寸的空區域時，控制電路22自主記㈣2於規定尺 空區域的絲記憶體巾欲 二 5胃&產生了 記憶體90中產生了空區域時 路1自當圖案快取 :讀出接下纽儲存於_快取記憶體;）自=^體 後，控制電路22將以下匕土从— r的予兀。然 自所讀出的字元中抽取日k H焉入部26 ’亦即，將 體90中。 袖取的鱗貢料欲儲存於圖案快取記憶 控制電路22可具有—軏女π #紅士 曰存裔’該崚存器是記憶接下來 29 200844464 23907pif 人貝出士的子元的在主纪憶體4〇中的位址。當自主記憶體 40,中靖出了子兀時，控制電路22將對應的暫存器的位址 進行更新。ϋ由上述處^里，可使主記憶豸4〇的使用效率進 一步提高。 圖8是表示測試模組1〇〇與被測試元件3〇〇的其他連 。本例中的測試模組100連接於一個被測試元件， 白^口端子302。在此情況時，圖案產生控制部20亦複製 Ο ^體40中讀出的各個循環資料的至少一個圖案位 兀，以生成新的循環資料。 二環資料，㈣ 接例=示元件的其他連 並未連接於被測試元件3⑻。以二；：部，道電路50 明，亦即，測試模組⑽且右況為例來進行說 8 ch=道電路5g連接著被戦元電路50，其中 於被，元件3GQ ‘二^^環資料。然而，與未連接 試時不使用的: 相對應的圖案位元成為測 存著與不使用的:;4路:目二案快取記憶體” _ 更所使用的通增數I 的貧料，藉此，即使變 里，亦可在不變更其他構成及處理的情 30 200844464 23907pif 況下進行測試。 此時’主記憶體40令錯存 一 有與欲連接於被測試元件300的長貧料，該循環資料具 位元。並且如上所述，複製部24^電路50相對應的圖案 連接於被測試元件300的通道雷^〜圖案位元複製為與未 如上所述，當半數的通道50相對應的圖案位元。 時，複製部24將主記憶體接於被測試元件 複製為圖案快取記憶體9〇中 =子的各個圖案位元 複製部24自—個_位_^ =，位元。然而， 的位元數並不料以位元。、的I快取記憶體90中 300的所有通道電路50相^接於被測試元件 诵指命物〜 j馬的圖案位兀。又，各Μ Ο 中的兩個圖案i元各個圖案值疋複製為圖案快取記憶體90 可错存更*二，安提衫記憶體4G的使用效率，且 量，從而;更“成:ΐ減主記憶體4。的資料傳送 成。f^0是f示本發明的—實施形態的電子4400的構 入輪件彻包括被測試電路、測試電路、輪 ，腳·、以及腿接腳44〇。被 k在電子元件·安裝時（實際動作時）進行動作^ 31 200844464 23907pif :接=式電路卿電子元件4 出接腳430所提供的信號而動作。 ⑴入輪 _ ΐί是件糊為記憶_件時，被_電路 、、剌μ 笔子兀件400的記憶胞的電路。例如，被 彻可以是記憶胞以及控制記憶胞的控制電路。 讀料=:控制向記憶胞中寫入資料以及自記憶胞中 Ο L- 測試電路42〇設置於與被測試電路·相同半導體晶 上對被測試電路410進行測試。測試電路42()具有與 二1至圖9中說g_測試模組刚相_構成。又，測試 二= 420亦可具有測試模組1〇〇的一部分構成。而且，測 二屯路42Ό是發揮測試模組1〇〇的一部分功能的電路。例 ’+測試電路420不具備結果記憶體16。又，測試電路42〇 的％率產生部30以及時序產生部56根據所固定的時序隼 的設定值而動作。 $ 、又，測試電路420在經由BIST接腳440而自外部的 碉試裝置提供表示進行被測試電路41〇的自我測試（sdf test)的信號時，對被測試電路410進行測試。BIST接腳 =〇較佳為電子元件400安裝時未使用的端子。又，測試 k路420可將被測試電路41 〇的測試結果自BiST接腳44〇 向外部的測試裝置輸出。

外部的測试裝置可進行與圖1所說明的站點控制裝置 13〇相同的動作。亦即，為了使測試電路420與圖}至圖9 中u兒明的測5式模組1 〇〇同樣地發揮功能，可向測試電路42Q 32 200844464 23907pif 中供給測試控制程式、測試程式資料、以及測試圖案資料 以上是使用實施形態對本發明的一面進行了說明，但 本發明的技術範圍並不限定於上述實施形態所記載的範 圍。可對上述實施形態中施以多種變更或改良。根據申請 ' 專利範圍的記載可明確暸解，施以上述變更或改良後的形 • 態亦屬於本發明的技術範圍。 根據上述說明而明確瞭解，測試裝置200可減少主記 Γ ， 憶體40中儲存的資料量，且可使記憶體的使用效率提高。 又，於生成相同的測試圖案時，可減少自主記憶體40中讀 出的資料量，且可使測試圖案的生成速度提高。 【圖式簡早說明】 圖1是例示本發明的一實施形態的測試裝置200的構 成。 圖2是例示測試模組100的構成。 圖3是說明圖案列表記憶體14中儲存的圖案列表、主 Ο 記憶體40中儲存的序列貢料、以及圖案資料的一例。 圖4是例示測試模組100與被測試元件300的連接情 況。 圖5是例示圖案資料中包含的一個循環資料。 圖6是表示圖案產生控制部20的構成例。 圖7是例示主記憶體40以及圖案快取記憶體90中儲 存的猶壤育料。 圖8是表示測試模組100與被測試元件300的其他連 200844464 23907pif 接例。 圖9是表示測試模組100與被測試元件300的其他連 接例。 圖10是例示本發明的一實施形態的電子元件400的構 成。 ' 【主要元件符號說明】 ' 10 :通道控制部 12 :介面部 Ο . 14 :圖案列表記憶體 16 :結果記憶體 20 :圖案產生控制部 22 :控制電路 24 :複製部 26 :寫入部 28 :分配暫存器 ' 30 :時率產生部 iy · 40 :主記憶體 50、50_la〜50-na、50_lb〜50-nb ··通道電路 52 :波形成形部 54 :驅動器 56 :時序產生部 58 :比較器 60 :時序比較部 62 :判定部 34 200844464 23907pif 64 操取記憶體 70 圖案產生部 80 向量產生部 90 圖案快取記憶體 100、100a、100b、100c :測試模組 ' 110 :系統控制裝置 • 130、130a、130b、130c :站點控制裝置 140 :切換部 I 200 :測試裝置 300、300a、300b、300c :被測試元件 302 :端子 400 :電子元件 410 :被測試電路 420 :測試電路 430 :輸入輸出接腳 ' 440 : BIST 接腳 G · Ts:時序集資訊 35

Claims (1)

1. 200844464 23907pif 十、申請專利範圍： 1 ·種測試ί裝置，對被測、— 置包括： 、#件進行測試，該測試裝 個端子中的各個端子上的測至上述被測試元件的多 €) 圖案快取記憶體，對自上二二 料進行快取； 上4主纪憶體中讀出的圖案資 圖案產生控制部，自上述主 並將該圖案資料寫 二”出圖案資料， 憶體的各快取入口中:以出=於上述圖案快取記 逋這電路，根據上述圖 ，上述多個端子中的各 ;=案負料而生 式信號供給至上述被賴元件 械域，亚將該測 上述圖案產生控制部包括： 複製部，將至少—個μ、丄、 個以上的端子㈣料案位元複製為舆兩個或兩 切=圖案位兀的圖案資料；以及 ^ 料寫Z上述g 上述多個端子份的圖案位元的圖案資 上it®案快取記憶體中。 窝入範圍第1項所述之測試裝置，其中上述 案資科芎入上、f;:輪式中將自上述主記憶體中讀出的圖 、抖馬入上相案快取記憶體中，在$ 2動作模式中= 36 200844464 23907pif 上述複製部所生成的圖案資料寫入上述圖案快取記憶體 中，其中， 上述第1動作模式是包含上述多個端子份的圖案位元 的圖案資料已記憶於上述主記憶體中， 上述第2動作模式是包含數量少於上述多個端子數的 • 圖案位元的圖案資料已記憶於上述主記憶體中。 • 3.如申請專利範圍第2項所述之測試裝置，其中上述 圖案產生控制部更包括分配暫存器，指定將自上述主記憶 ^ 體讀出的圖案資料中所包含的各個圖案位元分配給哪一個 端子， 上述複製部生成圖案資料，該圖案資料是利用上述分 配暫存器將自上述主記憶體讀出的圖案資料中所包含的各 個圖案位元分配給所指定的至少一個端子而得的資料。 4. 如申請專利範圍第2項所述之測試裝置，其中上述 複製部將與上述多個端子中的兩個或兩個以上的端子相對 • 應的兩個或兩個以上的圖案位元的各個位元，複製為與相 〇 同數量的端子中的各個端子相對應的圖案位元。 5. 如申請專利範圍第1項所述之測試裝置，其中上述 複製部自上述主記憶體中讀出包含與第1被測試元件的端 子相對應的圖案位元的圖案資料，並將與上述第1被測試 元件的端子相對應的圖案位元複製為與第2被測試元件相 對應的圖案位元，以生成包含上述第1被測試元件以及上 述第2被測試元件份的圖案位元的圖案資料。 6. —種電子元件，其包括： 200844464 Ίό^ϋΊριί 的』元件實際動作時，根據輸入至元件中 /=4¾路，對上述被測試電路進行測試， 上逑測試電路包括： 個圖案該圖案資料中包含至少-個端子:的各至上述被測試電路的多 f Ο 料進i快取取。己1^體’對自上述主記憶體中讀出的圖案資 並將：iiS部，自上述主記憶體中讀出圖案資料， 述随快取記憶體中； 憶體的：;取：：序讀出並輪出儲存於上述圖案快取記 ::取入口中的圖案資料：以及 子中的i二子圖案資料而生成針對上述多個端 被測試電路，、。唬，並將該測試信號供給至上述 亡述圖案產生控制部包括： I製部，將上述至少一 安 個以上的端子相對應的圖宰位复製為與兩個或兩 端子，的圖案位元的__; ^成包含與上述多個 —舄入邛，將包含與上述 案貧料寫入上述圖案快取記憶^子相應的圖案位元的圖 38