TW200843113A - Device structure and manufacturing method using HDP deposited source-body implant block - Google Patents

Device structure and manufacturing method using HDP deposited source-body implant block Download PDF

Info

Publication number
TW200843113A
TW200843113A TW097115803A TW97115803A TW200843113A TW 200843113 A TW200843113 A TW 200843113A TW 097115803 A TW097115803 A TW 097115803A TW 97115803 A TW97115803 A TW 97115803A TW 200843113 A TW200843113 A TW 200843113A
Authority
TW
Taiwan
Prior art keywords
power device
region
semiconductor power
gate
oxide layer
Prior art date
Application number
TW097115803A
Other languages
English (en)
Other versions
TWI385800B (zh
Inventor
Anup Bhalla
Francois Hebert
Sung-Shan Tai
Sik K Lui
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW200843113A publication Critical patent/TW200843113A/zh
Application granted granted Critical
Publication of TWI385800B publication Critical patent/TWI385800B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Description

200843113
九、發明說明： 【發明所屬之技術領域】 本發明涉及一種半導體功率器件。更具體地，本發明 涉及一種通過應用低掩模數的，並且基於高密度等離子的 製造工藝提供的具有厚底溝道氧化的溝道栅或分裂柵的 MOSFET (金屬氧化物半導體場效應電晶體）器件的經改 進的新型製造工藝及器件結構。
【先前技術】 為了減少半導體功率器件的功耗及提高其開關速度， 要求進一步減小柵電容。通常，在溝道栅M〇SFET器件中， 通過在溝道栅的溝道底部上形成厚氧化層實現低柵電容。 或者，溝道栅被形成為分裂栅以減小栅電容。但是，為了 在溝道底邛上开》成厚氧化層或在溝道中形成帶有裂隙和互
相絕緣的底和頂柵節段的分裂柵，通常需要附加的工藝步 驟;這些附加虹藝步驟可能對器件錢及成本產生不利 影Ϊ i並且由於可能在實行更複雜的製造工藝時引進的潛 在誤差進一步降低器件可靠性。 口此’在轉體功率II件設計和製造的技術上仍需要 在形成功率ϋ件巾提供_的製造方法和科結構以使上 ==得到解決。理想的是簡化在溝道柵底部形成 尽乳化層㈣虹藝。或者，想的 ::器件的溝道中分裂拇的工藝，從而能夠解決 5 200843113 【發明内容】 ★本發明的一個目的是通過應用能夠控制目標區域的等 =子氣積的新型製造方法提供一種改進的新型半導體功率 二件該HDP (鬲密度等離子）殿積方法能夠通過應用溝 道底部的厚氧化層的HDP澱積簡化該工藝，因此溝道底部 的厚氧化層的形成能醜化，故上述技術難題能約 到解決。 尤其疋，本發明的另一個目的是通過應用控制預先定 ^的目標區域中的絕緣層的賺殿積技術的新型製造方法 提供一種改進的新型半導體功率器件。該新型HDP方法能 夠同時_溝道底部及臺面輯的厚氧化層以作為注入掩 模’因此製造半導體功率时所要求的掩模數得以減少。 …本發_另-個目的是通過制控制預先定義的目標 區域中的絕緣層的騰賴技術騎型製造方法提供一種 改進的新型半導體功率器件。騎型膽方法能朗時殿 積分裂柵的底栅節段頂部及臺面區域上的厚氧化層以作為 '主入掩S此製造帶有分裂柵的半導體功率ϋ件所要求 的掩模數得以減少。 概，地說’為達上述目的’本發明提供—種溝道半導 體功率器件’該溝道半導體神科包括溝道柵，該溝道 柵從=姑襯底的頂表面開口並由源區域包圍，該源區域 ^漏區域上方的頂表面附近被包圍在體區域巾，該漏區域 设置在襯底的絲面上。該半導體功率器件進-步包括設 置在體區域邊上的臺面輯的頂表面上方他人離子阻播 200843113 广，以阻擋财人離子和雜子進人臺面區域下方的觀 &由此用於製造半導體功率器件的掩模數能夠得以減少。 斤，的/主入離子阻擋塊進一步包括具有大於θ·3微 只，且最好在〇·5〜15微米之間的厚度的氧化層。 斤述的/主入離子阻搶塊進一步包括化學氣相殿積 WD)的氧化層。該CVD氧化可以應用(低壓 $予氣相殿積）或pECVD (等離子體增強化學汽相殿積） 又備採用石夕燒和氧氣在低壓下殿積。也可以應用^ (低溫常壓化學氣相沉積）技術澱積該氧3化層。 所述的注入離子阻擋塊進一步包括熱氧化層。熱氧化 在90(TC〜115(rc的溫度範酬，用氧氣或帶有氮氣的氧氣 在苇Μ下或輕提南的壓力下進行。 所述的注入離子阻擋塊進一步包括JJDP氧化層。該 HDP 氧化層通常用作於 STI (Shall〇w Treneh IsQlati〇n，淺 溝運絕緣）的溝道填絲化，或在深亞微米技術的平面化 多金屬化層的時候用作間隙填充電介質。 所述的溝道半導體功率器件進一步包括卿殿積的具 有大於溝道栅側壁上的栅氧化層厚度的、設置在溝道柵的 底表面上的厚氧化層。並且，所述的注入離子阻擋塊進一 步包括具有大於0.3微米，且最好在〇·5〜15微米之間的厚 度、並與設置在溝道栅底表面上的HDP澱積的厚氧化層同 時形成的HDP氣化層。由於HDP工藝本身導致平整的水 準表面上比垂直的側壁區域或表面上形成更厚的氧化層， 因此實現上述要求是完全可能的。 7 200843113 所述的體區域被分離為設置在溝道柵的相對兩侧的兩 個分離的體區域。 所述的體區域構成一個合併的體區域，該體區域從設 置在溝道柵的相對兩侧的兩個分離的體區域合併，且在該 體區域的底部中心附近具有倒V形的尖頂點。 所述的半導體功率器件進一步包括設置在其頂部的具 有多個接觸點開口的絕緣保護層，該接觸點開口穿過該保 護層打開並延伸到所述體區域，該半導體功率器件進一步 包括設置在每一個接*點開口下方的源/體歐姆接觸摻雜區 域，用於提高對於體/源區域的歐姆接觸。 所述的體區域構成一個合併的體區域，該區域從設置 在溝道柵的相對兩侧的兩個分離的體區域合併，且在該體 區域的底部中心附近具有倒V形的尖頂點；其中半導體功 率器件具有在倒V形尖頂點附近提供最低擊穿電壓的結 構，用於在溝道中間附近誘發擊穿。 所述的半導體功率器件進一步包括M0SFET器件。 所述的半導體功率器件進一步包括N溝道M0SFET器 件。 所述的半導體功率器件進一步包括p溝道M〇SFET器 件。 所述的半導體功率器件進一步包括一個終端區域，其 中的注入離子阻擋塊具有比臺面區域上的注入離子阻擋塊 更大的覓度，用於在该終端區域中分離所述的體區域並形 成浮動的體ϋ域，以在由終端區域巾的浮動的體區域包圍 8 200843113 的溝道柵中至少形成一個保護環。 所述的半導體功率器件進一步包括一個與場效應電晶 體（FET)集成的肖特基（Schottky)二極體，該Sch〇 二極體包括一個相鄰於源區域設置的、摻雜濃度大於所^ 體區域的體摻雜區域，該體摻雜區域具有與注入離子阻= 塊基本對齊的區域邊界。 所述的溝道柵進一步包括分裂柵（遮罩栅），該分裂栅 包括由絕緣層覆蓋的下栅節段和位於該絕緣層上方的^ 節段。 ： 所述的溝道柵進一步包括分裂栅（遮罩柵），該分裂栅 包括由絕緣層覆蓋的下柵節段和位於該絕緣層上方的^柵 節段；以及，該溝道柵進一步包括設置在溝道柵的底表面 上的、並具有比襯墊溝道栅侧壁的柵氧化層更大厚度的厚 氧化層。 所述的半導體功率器件進一步包括和HDP殿積的厚氧 化層一樣的、設置在溝道柵底部的厚氧化層，並且所述的 注入離子阻擋塊進一步包括與設置在溝道柵底部的厚氧化 層同時形成的HDP澱積的氧化層。 本發明進一步提供了一種製造溝道半導體功率器件的 方法。該方法包括從半導體襯底的頂表面打開多個溝道並 且在溝道的侧壁和底表面上形成栅絕緣層的步驟。該方法 進一步包括在臺面區域的頂表面上方距所述溝道一定距離 之處形成用於阻擋體注入離子和源離子進入臺面下方襯底 的主入離子阻擋塊的步驟，由此用於製造半導體功率器件 9 200843113 的掩模數能夠得以減少。 所述的形姐人料輯塊的# 面區域中形成具有大於as微米，最好細:^乎^ 的厚度的氧化層的步驟。 Μ斂未之間 CVD所成注人離佳魏的步驟進—步包括：應用 形成堂面區域中的氧化層的步驟
貝，也可以應用APCVD技術澱積該氧化層。 戶^㈣成注人離子阻魏的步驟‘步包括：應用 =化軸堂面區域中的氧化層的步驟。熱氧化可以在_ 厂溫度_内’_氧氣或帶錢氣的氧氣在常 Μ下或經提尚的壓力下進行。 所述的形成注入離子阻播塊的步驟進一步包括：應用 觀殿積工藝殿積臺面區域中的氧化層的步驟。該卿氧 本方法進-步包括··義HDP婦工藝在溝道拇的底 表面上殿赫有大魏歸道栅麵的她化層厚度的厚 氧化層的步驟。並且’該方法進—步包括朗在溝道底表 面上澱積職化層的賺__姐人離子阻擒 塊的另-個麵’鄉成作為臺祕域巾的注人離子阻撞 塊’並具有大於0.3微米、最好在〇 5〜15微米之間的厚度 的HDP氧化層。由於hdp工藝本身導致平整的水準表面 化通常用侧於STI的溝道填充氧化，或在深亞微米技術 的平面化多金屬化層的時細侧轉充電介質。 上比垂直的側麵域或表面上形成更厚的氧化層，因此實 200843113 現上述要求是完全可能的。 、本方法進一步包括··以所述的注入離子阻擋塊對臺面 區域進行崎，將體離子注人到半導體襯底中，並將該體 離子擴散賴分顧置在麟誠_對兩觸兩個分離 的體區域的體區域中的步驟。 本方法進一步包括··以所述的注入離子阻擋塊對臺面 區域進行阻擋，將體離子注入到半導體襯底中，並將該體 離子擴散到把設置在所述溝道柵的姆兩觸兩個分離的 體區域合_，且在其底部+靖顺有倒v歡頂點的 合併體區域中的步驟。 本方法進一步包括：在半導體功率器件的頂部形成絕 緣保護層，並穿過該保護層打開多個接觸點開口並將其延 伸到所述體區_步驟。該方法進—步包括注碌/體歐姆 接觸摻雜以形成每一個接觸點開口下方的源/體歐姆接觸摻 雜區域，用以提高對於體/源區域的歐姆接觸的步驟。 本方法進一步包括··以所述的注入離子阻擋塊對臺面 區域進行阻擋，將體離子注入到半導體襯底中，並將該體 離子擴散到把設置在所述溝道柵的相對兩側的兩個分離的 體區域合併的，且在其底部中心附近具有倒V形尖頂點的 合併體區域中的步驟。並且該方法進一步包括··構造在倒V 形尖頂點附近具有最低的擊穿電壓，用以在所述體區域底 部附近誘發擊穿的半導體功率器件的另一個步驟。 通過下文結合各個附圖對優選實施例的詳盡敍述，本 發明的上述及其它目的和優點對於本技術領域的普通技術 11 200843113 人員無疑將是顯而易見的。 【實施方式】 下文將參考結合第1圖〜第6圖對本發明進行詳盡敍 述。 、” 麥考作為說明本發明新型的溝道MOSFET器件的製造 工蟄的剖面圖的第1A圖〜第1G圖。第1A圖中，首先用 第一掩模（圖中未顯示）在半導體襯底1〇5上支撐的外延 層110中打開多個溝道1〇8。然後，用HDP政化方法形成 溝道底部的厚氧化層lls和溝道側壁上的較薄氧化層ιι9 及襯底頂表面上的較厚氧化層12〇。第1B圖中，實行氧化 濕刻鍅以刻去包圍溝道⑽賴㈣較薄氧化層ιΐ9以及 溝道108附近的厚氧化層12G的—部分，僅留下臺面區域 中的厚氧化層12〇及溝道底部的較厚氧化層115。然後，第 ic圖中，通過熱氧化形成拇氧化層125，接著向溝道⑽ 填充多晶發並進行反刻，以在溝道中形成多晶_ 。或 者，可以通過殿積形成栅氧化125，最好在低麗下·〜· 。⑶溫度細喊合二氯甲魏和魏，細HT〇 (高溫 乳化）技術在溝_壁上產生保形氧化_層，以及形成 其餘的騰氧化。栅氧化厚度可以在祕〜15〇〇1的範 圍内f更大’取決於電晶體所要求的棒源額定電遷。 η 4第1D圖帽行體;认，接著進行擴散操作以將體區域 13^隹進到外延層110中。或者，可以在形成拇氧化層⑵ 之别將臺面頂部的氧化區域12〇和溝道底部的氧化區域ιΐ5 12 200843113 , 用作雜以肖度和旋轉注人實行所述敝人。後—種方法 的:個優點在於所述體區域不需要像前—種方法推進得那 樣遠，因此’橫向擴散較小，體區域能夠做得較狹窄，這 樣，電路單元能夠排列得更緊密。然後進行源注八，接著 是源區域推進操作以形成源區域140。如第1D圖所示，通 過設置在臺Φ區域巾陳厚氧化層12G，在實行體注入和源 注入時不需要注入掩模，這樣就實現製造工藝的簡化和成 ❿ 本的節省。 广在一個實施例中’厚氧化層120阻擋體注人，因此厚 氧化層120棘-側下方的兩個體區域在擴散之後被完全 分離（圖中未顯示）；在另一個實施例中，擴散之後兩個體 區域合併到-起’在兩個溝道的合併區_巾點附近形成 倒V形的外形，如第1D圖中所示。倒w尖頂點的垂直 位置可以通過調節臺面寬度，注入能量和擴散深度小心地 控制。 ⑩帛1E圖中’在頂表面上殿積例如LTO氧化層（低溫 氧化層）和BPSG氧化層（硼磷氧化層）的絕緣層145。第 1F圖中，顧第三掩模（未顯示）分別打開多個源接觸點 開口 150-S和柵接觸點開口 15〇_G。接著進行p+接觸點區 域155的注入並在高溫下將其啟動以穿過層145形成源/體 金屬歐姆接觸及柵金屬歐姆接觸。然後，第1G圖中，隨著 金屬層的歸及絲面的圖形化以形成源金屬16Q_S和拇 襯墊區160-G以及用於對M0SFET器件1〇〇的漏連接17〇 的背面金屬接觸點’完成全部製造工藝。 13 200843113 通過上文所述的MOSFET 100提供了一種改進的新型 製造工藝，該M0SFET 100在溝道柵的底部具有較厚氧化 層並且僅用三個掩模製造。該MOSFET進一步具有_種新 穎的結構，其中溝道栅底部的厚氧化層115由jjDp氧化形 成為堂面區域中的HDP氧化層120。通過控制臺面寬度， 體深度及P+接觸點注入區域155，可以在P+接觸點注入區 域155和倒V形尖頂點之間產生高電場，因此將在其他區 域達到擊穿電壓之前發生該區域的擊穿。 芩考第2圖，其顯示本發明中第1圖所示的m〇sfet 器件的終端區域中的保護環結構的剖面圖。為了形成承受 較高電壓的保護環的目的，終端區域中的溝道130,之間的 間隔被加大而在溝道栅13〇,之間具有較寬的間隔，因此體 區域135’形成為如圖所示的分離的浮動區域，從而提供保 濩％的保護功能。如果必須，則可以應用分離掩模阻擋n+ /主入進入保護環區域，但這樣將使製造帶有保護環的 M〇SFET為件要求的掩模數增加到四個，與沒有n+區域140 的第2圖不同。 苓考作為說明應用新型HDP工藝形成本發明的帶有溝 這柵底部的厚氧化層及埋設的Schottky二極體的溝道 MOSFET斋件的製造工藝的剖面圖的第3A〜3c；圖。該新 方法能用低掩模數的掩模來製造這樣的器件。參考第1A圖 〜第1D圖所示的使用第一掩模完成如第3A圖所示的部分 器件的製造工藝的工藝步驟。僅有的不同是，第3A圖中的 體區域135幵^成為分離的體區域而不是如第ip圖中所示的 14 200843113 被合併到一起的體區域。第3B圖中，第二掩模123被用作 接觸點阻擋掩模用於後移HDP表面氧化層120，接著是P+ 接觸點注入以形成接觸點注入區域148。 該製造工藝首先去除接觸點阻擋掩模123和 LTO/BPSG絕緣層的澱積，然後將第三掩模用作接觸點掩模 穿過絕緣層打開金屬接觸點開口。BPSG回流之後，澱積 Sdiottky屏障170及其後的金屬層16〇並將其圖形化為源區 和柵區，如上文所述及如第1E圖〜第1G圖所示。因此， 用四個掩模完成如第3C圖所示的最後結構，該結構在每個 電路單元中具有 MPS ( Merged PIN/Schottky )或 JBS (junctionbarrier schottky)整流器。具體地，Schottky 屏障 層170’P體區域135和分離的P體區域之間的N外延區域 構成MPS/JBS，極大地減小了反導電模式的MOSFET體二 極體上的電壓降。 參考作為說明應用新型HDP工藝用低掩模數的掩模形 成本發明的帶有分裂柵和溝道底部的厚氧化層的溝道 M0SFET器件的製造工藝的剖面圖的第4A〜4E圖。第4A 圖中，首先用第一掩模（未顯示）在半導體襯底205上支 撐的外延層210中打開多個溝道208。然後，用氧化層的 HDP澱積形成溝道底部的厚氧化層215及襯底頂表面上的 較薄氧化層219和較厚氧化層220。第4B圖中，實行多晶 矽栅的澱積及多晶矽的反刻以形成溝道208底部的柵225 的底部節段。第4C圖中，實行氧化層的第二HDP澱積以 在第一 HDP氧化層215和第一柵節段225的頂部澱積第二 15 200843113 氧化層230。第4D圖中，實行氧化層刻飿以刻去部分氧化 ^及包圍;冓道2〇8的側壁的較薄氧化層219的上部。 =氧，層刻飿也去除第二騰層23〇及溝道2〇8附近的一 心刀厚乳化層220，僅訂臺面區域巾的厚氧化層22〇和底 部柵^段頂部的厚第二請氧化層23〇。第犯圖中，通過 k積第一夕晶;^層24()，並歸通過多晶魏刻形成分離 f 乂在通過第—UDP氧化澱積工藝過程中形成的中間多 晶石夕絕緣層230的頂部形成上栅節段240。形成分離柵之 後根據如第1D圖〜第ig圖所示的步驟進行M〇SFET 的其他製造工藝過程。 、茶考作魏鶴賴型HDP工伽低掩模數的掩模形 成本發明的帶有分裂柵的溝道MOSFET器件的製造工藝的 剖面圖的第5A〜5E圖。該製造工藝與第4A圖〜第4E圖 所述的工藝相似。僅有的不同如第5A圖和第5B圖所示， 其„勻的正常的熱氧化層215,形成在溝道底部，而 不是如第圖和第4B圖中所示的HDp氧化澱積形成厚 f迢底部氧化215。如第5C圖〜第5E圖所示的其餘的工 藝步驟與第4C圖〜第4E圖所示的步驟基本相同，僅有的 不同在於臺面區域中的厚氧化層23〇僅通過^^氧化殿積 形成，因為與第4A圖〜第4E圖所示的工藝不同，僅有一 個HDP氧化殿積過程。因此，可以用低掩模數的掩模利用 在不同的目標區域形成不同厚度的氧化層的HDP氧化澱積 工勢的優點製造帶有分裂栅的M〇SFET器件。 減少]VtOSFET製造工藝中的掩模數的目標也可以用常 16 200843113 規的熱，化工藝或咖趨積實現。第6a圖〜第6c圖說 明^ 4的工蟄。弟6A圖中，通過熱氧化或㈣殿積生 3= 層Γ該厚氧化層620被用作硬掩模’通過應用 該溝道她在襯底605上的外延層_中舰溝道6
6B圖中，實行氧化後__去_絲/體注人_的溝 化層。然後在進行體注入和源注入之前遵循標 準工蟄在錢_成_形成分裂柵或正常柵。或者，體 注入和驗人可邮栅形叙前實行，料娜㈣這充 溝迢以阻觀體注人進人溝道底部，如f 6C騎$。然 通過正常的製造工藝完成該器件。 j賴按照了優選實施觸本發崎射鼓述，作 的是’本文所披露_容不應被解釋為限制。通 的敍迷’各種替代及修改對於本技術領域的孰 貝…、疑將是_易見的。因此，中請專利範圍第將苔— 入本發明的真實精神和範圍内的所有替代和修改。氣洛
17 200843113 . 【圖式簡單說明】 第1A圖〜第1G圖顯示了應用新型腿工藝，使用低 掩模數的掩模來形成本發_絲M(DSFET器件的製造工 藝的剖面圖； t 第2圖是本發明中顯示第！圖所示_〇sfet^件的終 端區域中的保護環結構的剖面圖； 第3A圖〜第3C圖顯示了應用新型脈工藝，使用低 _ 掩餘的掩縣戦轉明巾帶有厚氧化層和埋設了肖特 基FET的溝道MOSFET器件&製造工藝的剖面圖； 第4A圖〜第4E圖顯示了應用新型腳玉藝，使用低掩 模數的掩模來形成本發明中帶有分裂栅和溝道底部厚氧化 層的溝道M〇SFET||件的製造1藝的剖面圖； 第5A圖〜第5E圖顯示了應用新型j^p工藝，使用低掩 模數的掩模來形成本發明中帶有分裂栅的溝道M〇SFET器 件的製造工藝的剖面圖； _ 第6A圖〜第6C醜示了應用新型HDP王藝，使用低 掩模數的掩模和MOSFET器件中臺面區域上的注入離子阻 擋塊來形成本發明的溝道MOSFET器件的製造工藝的剖面 18 200843113 【主要元件符號說明】 100 MOSFET器件 105、205 半導體概底 108、208、608 溝道 110、210、610 外延層 115、119、120、215 氧化層 219、220、620 氧化層 123 掩模 125 柵氧化層 130 多晶砍桃 130， 溝道柵 135 、 135， 體區域 140 源區域 145 絕緣層 148 接觸點注入區域 150-G 柵接觸點開口 150-S 源接觸點開口 155 P+接觸點注入區域 160 金屬層 160-G 柵襯墊區 160-S 源金屬 170 Schottky屏障層 215’ 熱氧化層 225 柵節段 19 200843113 230 HDP層 240 多晶矽層 605 襯底 MOSFET 金屬氧化物半導體場效應電晶體 HDP 高密度等離子

Claims (1)

  1. 200843113 十、申請專利範圍： 1· 一種溝道半導體功率裔件，其特徵在於，該溝道半導 體功率器件包括溝道栅，該溝道柵從半導體襯底的頂 表面開口並由源區域包圍，該源區域在漏區域上方的 頂表面附近被包圍在體區域中，該漏區域設置在襯底 的底表面上，其中該半導體功率器件進一步包括： 設置在所述體區域邊上的臺面區域頂表面上方的注入 離子阻擋塊，該注入離子阻擋塊具有基本阻擋體注入 離子進入所述臺面區域下方襯底的厚度，由此用於製 造所述半導體功率器件的掩模數能夠得以減少。 2. 如申請專利範圍第1項所述的溝道半導體功率器件， 其特徵在於，所述的注入離子阻擋塊進一步包括具有 大於0·3微米厚度的氧化層。 3. 如申請專利範圍第1項所述的溝道半導體功率器件， 其特徵在於，所述的注入離子阻擋塊進一步包括化學 氣相殿積的氧化層D 4·如申請專利範圍第1項所述的溝道半導體功率器件， 其特徵在於，所述的注入離子阻擋塊進一步包括熱氧 化層。 5·如申請專職圍第1項所述的溝道轉體功率器件， 其特徵在於’所述的注入離子阻擋塊進一步包括高密 度寻離子氧化層。 β 6·如申請專利範圍第1項所述的溝道半導體功率器件， 其特徵在於，該溝道半導體功率器件進一步包括： 21 由馬密度等離子澱積的，具有大於襯墊溝道栅侧壁的 挪氧化層厚度的’並設置在所述溝道拇的底表面上的 厚氧化層；以及 所述的注入離子阻擋塊進一步包括具有大於〇·3微米 厚度的’並與設置在所述溝道柵底表面上的高密度等 離子殿積的厚氧化層同時形成的高密度等離子氧化 層。 如申凊專利範圍第1項所述的溝道半導體功率器件， 其特徵在於，所述的體區域被分離為設置在所述毒道 栅的相對兩侧的兩個分離的體區域。 如申請專利範圍第1項所述的溝道半導體功率器件， 其特徵在於，所述的體區域構成一個合併的體區域， 該體區域從設置在所述溝道柵的相對兩侧的兩個分離 的體區域合併，以及在所述域的底部中心附近具 有倒V形的尖頂點。 如申請專利範圍第1項所述的溝道半導體功率器件， 其特徵在於，該溝道半導體功率器件進一步包括： 在所述半導體辨ϋ件的頂部設㈣具衫個接觸點 開口的絕緣保護層，該接觸闕口穿過該保護層打 亚延伸到所舰區域；所述半導體轉器件進一步包 括設置在每一個接觸點開口下方的源/體歐姆接觸^ 區域’用於提高對於體/源區域的歐姆接觸。/ 如申請專利職第1項所述的溝道半導體功率哭件， 其特徵在於，所述的體區域構成—個合併的體區域， 200843113 該區域從設置在所述溝道柵的相對兩侧的兩個分離的 脰Q域合併’以及在所述體區域的底部中心附近具有 倒v形的尖頂點；其中所述半導體功率器件具有在所 述倒v形尖頂點附近提供最低的擊穿電壓的結構，用 於在所述體區域的底部附近誘發擊穿。 η·如申請專利範圍第1項所述的溝道半導體功率器件， 其特徵在於，所述的半導體功率器件進一步包括金屬 氧化物半導體場效應電晶體器件。 12·如申請專利範圍第〗項所述的3溝道半導體功率器件， 其特徵在於，所述的半導體功率器件進一步包括N溝 道金屬氧化物半導體場效應電晶體器件。 13·如申請專利範圍第i項所述的溝道半導體功率器件， 其4寸欲在於’所述的半導體功率器件進一步包括p溝 道金屬氧化物半導體場效應電晶體器件。 14·如申請專利範圍第1項所述的溝道半導體功率器件， 其特徵在於，該溝道半導體功率器件進一步包括： 終端區域，其中所述的注入離子阻擋塊具有比所述臺 面區域上的注入離子阻擋塊更大的寬度，用於在所述 終端區域中分離所述體區域，並形成浮動的體區域， 以在由所述終端區域中的所述浮動的體區域包圍的溝 道柵中至少形成一個保護環。 15·如申請專利範圍第1項所述的溝道半導體功率器件， 其特徵在於，該半導體功率器件進一步包括： 集成的肖特基場效應電晶體，其包括相鄰於所述源區 23 200843113 域設置的摻雜濃度大於所述體區域的體摻雜區域，所 述的體摻雜區域具有與所述注入離子阻擋塊基本對齊 的區域邊界。 16.如申請專利範圍第〗項所述的溝道半導體功率器件， 其考寸徵在於’所述的溝道柵進一步包括分裂柵，該分 裂柵包括由絕緣層覆蓋的下栅節段，以及處於該絕緣 層上方的上栅節段。 17·如申請專利範圍第1項所述的溝道半導體功率器件， 其特徵在於，其中： 所述的溝道柵進一步包括分裂柵，該分裂柵包括由絕 緣層覆蓋的下柵節段，以及處於該絕緣層上方的上柵 節段；以及 所述的溝道栅進一步包括設置在所述溝道柵底表面上 的，並具有比襯墊溝道柵侧壁的栅氧化層更大厚度的 厚氧化層。 18·如申請專利範圍第17項所述的溝道半導體功率器件， 其特徵在於，設置在所述的溝道柵底部的厚氧化層為 鬲岔度荨離子澱積的厚氧化層；並且所述的注入離子 阻擋塊進一步包括與設置在所述溝道柵底部的厚氧化 層同時形成的高密度等離子澱積的氧化層。 19· 一種溝道半導體功率器件，其特徵在於，該溝道半導 體功率器件包括： 設置在溝逞柵底表面上的，並具有大於襯墊溝道栅側 壁的柵氧化層厚度的，高密度等離子殿積的厚氧化 24 200843113 層，和 注入離子阻擋塊，其包括與設置在所述溝道柵底表面 上的高密度等離子澱積的厚氧化層同時形成的，並具 有大於0·3微米厚度的高密度等離子氧化層。 20· —種製造溝道半導體功率器件的方法，其特徵在於， 該方法包括： 從半導體襯底的頂表面打開多個溝道，並且在所述溝 ❿ 道的侧壁和底表面上形成柵絕緣層；和 在臺面區域的所述頂表面上方距所述溝道一定距離之 處形成用於阻擋體注入離子和源離子進入臺面下方的 襯底的注入離子阻擋塊，由此用於製造所述半導體功 率器件的掩模數能夠得以減少。 21·如申請專利範圍第2〇項所述的製造溝道半導體功率器 件的方法，其特徵在於，形成所述的注入離子阻擋塊 的步驟，進一步包括在所述臺面區域中形成具有大於 ⑩ 〇·3微米厚度的氧化層的步驟。 22·如申請專利範圍第20項所述的製造溝道半導體功率器 件的方法，其特徵在於，形成所述的注入離子阻擋塊 的步驟，進一步包括應用化學氣相澱積形成氧化層的 步驟。 23·如申请專利範圍第2〇項所述的製造溝道半導體功率器 件的方法，其特徵在於，形成所述的注入離子阻擋塊 的步驟，進一步包括應用熱氧化形成氧化層的步驟。 24.如申請專利範圍第20項所述的製造溝道半導體功率器 25 843113 件的方法，其特徵在於，形成所述的注入離子阻擔塊 f步驟’進-步包括應用高紐等離子殿積工藝殺積 室面區域中的氧化層的步驟。 如_ ’專她圍第2〇項觸的製造溝道半導體功率器 件的方法，其特徵在於，該方法進一步包括： 2用两密度雜子殿積卫藝摘賴道_底表面上 _ 、，讀具有大於概％冑勒層厚度的厚氧 化層；和 應用所述的高密度等離子殺積工藝在所述溝道底表面 上殺積厚氧化層的同時，形成注入離子阻擋塊，以形 成作為臺通域巾敝人軒_塊，JL具有大於〇·3 微米厚度的高密度等離子氧化層。 26·如申請專利範11第2G.述的製造溝道半導體功率器 件的方法，其特徵在於，該方法進一步包括·· • =所述的注入離子阻擋塊對臺面區域進行阻擋，將體 離子，入到所述半導體襯底中；並將所述體離子擴散 到體區域中，該體區域是被分離設置在溝道相對兩侧 的兩個分離體區域。 •如申請專利範圍第20項所述的製造溝道半導體功率器 件的方法，其特徵在於，該方法進一步包括·· 以所述的注入離子阻擋塊對臺面區域進行阻擋，將體 離子注入到所述半導體襯底中；並將所述體離子擴散 到一合併體區域中，該合併體區域是由設置在所述溝 逼柵的相對兩侧的兩個分離體區域合併的，其底部中 26 2〇〇843113 心附近具有倒V形的尖頂點。 28.如申請專利範圍㈣__ 件的方法，其特徵在於 溝、+¥體功率器 在所述半導體功率器件的頂!步包括： Γ 好個接觸點如並將其延伸到體區Γτ
    29.
    注入源/體歐姆接觸摻雜以在每一 方报士、、店/碰^ 们所逃接觸點開口下 方形成源/體區人姆接觸摻雜區域， 域的歐姆接觸I 用叫南對於體/源區 如申請專利範圍第2G項所述的製进* 、7衣4溝迢丰導體功率器 件的方法，其特徵在於，該方法進—步包括： 以所述的注入離子阻擋塊對臺 田及玎至匈(EE域進仃阻擋，將體 離子注入到所述半導馳底中；並將所述體離子擴散 到一合併龜域巾，該合賴_是由設置在所述溝 迢柵的相對兩側的兩個分離體區域合併的，其底部中 心附近具有倒v形的尖頂點； /' 一。 構造所述的轉體功率器件，其在所述_ V形尖頂 點附近具有最低的擊穿電壓，用以在所述體區域底部 附近誘發擊穿。 3〇·如申請專利範圍第20項所述的製造溝道半導體功率器 件的方法，其特徵在於，該方法進一步包括··製造金 屬氧化物半導體場效應電晶體器件，作為所述的半導 體功率器件。 31·如申請專利範圍第20項所述的製造溝道半導體功率器 27 200843113 件的方法，其特徵在於，該方法進一步包括：製造n 溝暹金屬氧化物半導體場效應電晶體器件，作為所述 的半導體功率器件。 32·如申請專利範圍第2〇項所述的製造溝道半導體功率器 件的方法，其特徵在於，該方法進一步包括：製造p 溝道金屬氧化物半導體場效應電晶體器件，作為所述 的半導體功率器件。 *33·如申請專利範圍第20項所述的製造溝道半導體功率器 件的方法，其特徵在於，該方法進一步包括： 在終端區域形成寬度大於臺面區域上的注入離子阻擔 塊的注入離子阻擋塊，用以分離體離子注入區域以在 所述終端區域中形成浮動的體區域，因此在所述終端 區域中由所述浮動的體區域包圍的溝道中至少形成一 個保護環。 34.如申請專利範圍第2〇項所述的製造溝道半導體功率器 件的方法，其特徵在於，該方法進一梦包括： 以所述的臺面區域上的注入離子阻擋塊，注入和擴散 體離子和源離子，以形成包圍所述溝遒的體區域和源 區域；和 刻韻所述注入離子阻擋塊的一部分，用於以比所述體 區域更高的摻雜濃度注入體摻雜離子，以在所述源區 域和所述體區域之間形成高濃度摻雜麁域，從而形成 集成的肖特基場效應電晶體。 35·如申請專利範圍第2〇項所述的製造濤道半導體功率器 28 200843113 件的方法，其特徵在於， 在每個所述溝道令形成作為分的 柵包括由絕緣層覆蓋的下栅節 二冊，該分裂 方的上柵喊。 0位於所魏緣層上 36· m 圍第2G項所述的製造溝道半導體功率器 的方法，其特徵在於，該方法進一步包括. =，度等離子藝在所述溝道的底表面上形 化層的同時’形成注人離子阻播塊的高密度等 離子氧化層’絲每倾麟道巾碱分裂柵。
    29
TW097115803A 2007-04-30 2008-04-29 應用ｈｄｐ澱積的源－體注入阻擋塊的裝置結構及製造方法 TWI385800B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/796,985 US8035159B2 (en) 2007-04-30 2007-04-30 Device structure and manufacturing method using HDP deposited source-body implant block

Publications (2)

Publication Number Publication Date
TW200843113A true TW200843113A (en) 2008-11-01
TWI385800B TWI385800B (zh) 2013-02-11

Family

ID=39885898

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097115803A TWI385800B (zh) 2007-04-30 2008-04-29 應用ｈｄｐ澱積的源－體注入阻擋塊的裝置結構及製造方法

Country Status (3)

Country Link
US (2) US8035159B2 (zh)
CN (1) CN101299436B (zh)
TW (1) TWI385800B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791002B2 (en) 2011-11-21 2014-07-29 Panasonic Corporation Semiconductor device and fabrication method for the same

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838722B2 (en) 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US8236651B2 (en) * 2009-08-14 2012-08-07 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET device and fabrication
US8193580B2 (en) 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US8618601B2 (en) * 2009-08-14 2013-12-31 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET with increased source-metal contact
US9716156B2 (en) * 2015-05-02 2017-07-25 Alpha And Omega Semiconductor Incorporated Device structure and manufacturing method using HDP deposited source-body implant block
US9024378B2 (en) * 2013-02-09 2015-05-05 Alpha And Omega Semiconductor Incorporated Device structure and manufacturing method using HDP deposited source-body implant block
TW200903806A (en) * 2007-07-11 2009-01-16 Promos Technologies Inc Power MOSFET structure and manufacturing method for the same
US7863685B2 (en) * 2008-05-28 2011-01-04 Force-Mos Technology Corp. Trench MOSFET with embedded junction barrier Schottky diode
CN101924103A (zh) * 2009-06-09 2010-12-22 上海韦尔半导体股份有限公司 沟槽式功率mosfet及其制造方法
WO2011019378A1 (en) * 2009-08-14 2011-02-17 Alpha And Omega Semiconductor Incorporated Shielded gate trench mosfet device and fabrication
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US9306056B2 (en) 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs
CN102054867B (zh) * 2009-11-05 2013-10-23 上海华虹Nec电子有限公司 提高功率mos晶体管工作频率的结构及方法
US8525255B2 (en) * 2009-11-20 2013-09-03 Force Mos Technology Co., Ltd. Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination
CN101777514B (zh) * 2010-02-03 2012-12-05 香港商莫斯飞特半导体有限公司 一种沟槽型半导体功率器件及其制备方法
EP2543072B1 (en) 2010-03-02 2021-10-06 Vishay-Siliconix Structures and methods of fabricating dual gate devices
US8431457B2 (en) * 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
US8367501B2 (en) * 2010-03-24 2013-02-05 Alpha & Omega Semiconductor, Inc. Oxide terminated trench MOSFET with three or four masks
US8431470B2 (en) 2011-04-04 2013-04-30 Alpha And Omega Semiconductor Incorporated Approach to integrate Schottky in MOSFET
US8587059B2 (en) * 2011-04-22 2013-11-19 Infineon Technologies Austria Ag Transistor arrangement with a MOSFET
US8502302B2 (en) 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
CN107482054B (zh) 2011-05-18 2021-07-20 威世硅尼克斯公司 半导体器件
US8507978B2 (en) 2011-06-16 2013-08-13 Alpha And Omega Semiconductor Incorporated Split-gate structure in trench-based silicon carbide power device
US8829603B2 (en) 2011-08-18 2014-09-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET package
CN102569403A (zh) * 2012-01-14 2012-07-11 哈尔滨工程大学 分裂栅型沟槽功率mos器件的终端结构及其制造方法
CN102637731A (zh) * 2012-04-26 2012-08-15 哈尔滨工程大学 一种沟槽功率mos器件的终端结构及其制造方法
US8802530B2 (en) * 2012-06-06 2014-08-12 Alpha And Omega Semiconductor Incorporated MOSFET with improved performance through induced net charge region in thick bottom insulator
CN103594377A (zh) * 2013-11-14 2014-02-19 哈尔滨工程大学 一种集成肖特基分裂栅型功率mos器件的制造方法
CN104701148B (zh) * 2013-12-04 2017-11-24 和舰科技(苏州)有限公司 分裂栅的制造方法
US9349795B2 (en) 2014-06-20 2016-05-24 Infineon Technologies Austria Ag Semiconductor switching device with different local threshold voltage
US9293533B2 (en) * 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
US9231049B1 (en) 2014-06-20 2016-01-05 Infineon Technologies Austria Ag Semiconductor switching device with different local cell geometry
EP3183753A4 (en) 2014-08-19 2018-01-10 Vishay-Siliconix Electronic circuit
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10446545B2 (en) 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
DE102016114389B3 (de) * 2016-08-03 2017-11-23 Infineon Technologies Austria Ag Halbleitervorrichtung mit Driftzone und rückseitigem Emitter und Verfahren zur Herstellung
US10103140B2 (en) 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
KR102378471B1 (ko) 2017-09-18 2022-03-25 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
CN111128703B (zh) * 2019-12-16 2022-08-16 上海华虹宏力半导体制造有限公司 Sgt器件的工艺方法
CN111180342B (zh) * 2020-02-18 2022-07-15 绍兴中芯集成电路制造股份有限公司 屏蔽栅场效应晶体管及其形成方法
US11776994B2 (en) 2021-02-16 2023-10-03 Alpha And Omega Semiconductor International Lp SiC MOSFET with reduced channel length and high Vth
EP4297100A1 (en) * 2022-06-22 2023-12-27 Hitachi Energy Ltd Method for producing a semiconductor device and semiconductor device
CN115938945B (zh) * 2022-11-29 2024-01-23 上海功成半导体科技有限公司 屏蔽栅功率器件及其制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
US5668026A (en) * 1996-03-06 1997-09-16 Megamos Corporation DMOS fabrication process implemented with reduced number of masks
US6051468A (en) * 1997-09-15 2000-04-18 Magepower Semiconductor Corp. Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance
GB9723468D0 (en) * 1997-11-07 1998-01-07 Zetex Plc Method of semiconductor device fabrication
US6049104A (en) * 1997-11-28 2000-04-11 Magepower Semiconductor Corp. MOSFET device to reduce gate-width without increasing JFET resistance
JP4192281B2 (ja) * 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
GB2347014B (en) * 1999-02-18 2003-04-16 Zetex Plc Semiconductor device
US6624030B2 (en) * 2000-12-19 2003-09-23 Advanced Power Devices, Inc. Method of fabricating power rectifier device having a laterally graded P-N junction for a channel region
US6211018B1 (en) * 1999-08-14 2001-04-03 Electronics And Telecommunications Research Institute Method for fabricating high density trench gate type power device
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
JP4736180B2 (ja) * 2000-11-29 2011-07-27 株式会社デンソー 半導体装置およびその製造方法
JP3506676B2 (ja) * 2001-01-25 2004-03-15 Ｎｅｃエレクトロニクス株式会社 半導体装置
EP1393362B1 (en) * 2001-04-28 2011-12-14 Nxp B.V. Method of manufacturing a trench-gate semiconductor device
US6998678B2 (en) * 2001-05-17 2006-02-14 Infineon Technologies Ag Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
GB0122120D0 (en) * 2001-09-13 2001-10-31 Koninkl Philips Electronics Nv Edge termination in MOS transistors
US6635535B2 (en) * 2001-11-20 2003-10-21 Fairchild Semiconductor Corporation Dense trench MOSFET with decreased etch sensitivity to deposition and etch processing
US6784505B2 (en) * 2002-05-03 2004-08-31 Fairchild Semiconductor Corporation Low voltage high density trench-gated power device with uniformly doped channel and its edge termination technique
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
US6870218B2 (en) * 2002-12-10 2005-03-22 Fairchild Semiconductor Corporation Integrated circuit structure with improved LDMOS design
US6800509B1 (en) * 2003-06-24 2004-10-05 Anpec Electronics Corporation Process for enhancement of voltage endurance and reduction of parasitic capacitance for a trench power MOSFET
JP4799829B2 (ja) * 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
US7667264B2 (en) * 2004-09-27 2010-02-23 Alpha And Omega Semiconductor Limited Shallow source MOSFET
JP2006156471A (ja) * 2004-11-25 2006-06-15 Toshiba Corp 半導体装置および半導体装置の製造方法
DE102005008354B4 (de) * 2005-02-23 2007-12-27 Infineon Technologies Austria Ag Halbleiterbauteil sowie Verfahren zu dessen Herstellung
US8115252B2 (en) * 2005-05-12 2012-02-14 M-Mos Sdn.Bhd Elimination of gate oxide weak spot in deep trench
US20070133289A1 (en) * 2005-12-01 2007-06-14 Aplus Flash Technology, Inc. NAND-type flash memory device with high voltage PMOS and embedded poly and methods of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791002B2 (en) 2011-11-21 2014-07-29 Panasonic Corporation Semiconductor device and fabrication method for the same

Also Published As

Publication number Publication date
US20080265289A1 (en) 2008-10-30
CN101299436A (zh) 2008-11-05
US8372708B2 (en) 2013-02-12
CN101299436B (zh) 2013-03-13
TWI385800B (zh) 2013-02-11
US20120018793A1 (en) 2012-01-26
US8035159B2 (en) 2011-10-11

Similar Documents

Publication Publication Date Title
TW200843113A (en) Device structure and manufacturing method using HDP deposited source-body implant block
TWI248136B (en) Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US9214545B2 (en) Dual gate oxide trench MOSFET with channel stop trench
US6825105B2 (en) Manufacture of semiconductor devices with Schottky barriers
JP4195293B2 (ja) ドープポリシリコン体を有するｍｏｓゲートパワーデバイス、及びその製造方法
TW589702B (en) Semiconductor device with STI and its manufacture
TW200905890A (en) Bottom anode schottky diode structure and method
US20070034911A1 (en) Metal-oxide-semiconductor transistor and method of manufacturing the same
TW200812082A (en) Semiconductor device having sub-surface trench charge compensation regions and method
TW200531175A (en) Method of manufacturing a superjunction device
TW201216468A (en) Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
TW200302575A (en) High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon
TW201133650A (en) Oxide terminated trench mosfet with three or four masks
TW201125047A (en) Method of forming an insulated gate field effect transistor device having a shield electrode structure
KR20090116701A (ko) 반도체 디바이스와 이를 제조하는 방법
TW200807719A (en) Bottom source LDMOSFET structure and method
JP2003523089A (ja) 交互導電性ゾーンを有するｍｏｓゲートデバイス
TWI378563B (en) Mos device with schottky barrier controlling layer
TW201034193A (en) Electronic device including a trench and a conductive structure therein
US10896968B2 (en) Device structure and manufacturing method using HDP deposited source-body implant block
CN109659351A (zh) 绝缘栅双极晶体管
CN108292682A (zh) 半导体装置以及半导体装置的制造方法
TW200929378A (en) Semiconductor device and method for manufacturing the device
TW200807713A (en) Semiconductor structures
TW200820419A (en) Semiconductor device having deep trench charge compensation regions and method