TW200839871A - Interlayer insulating film, wiring structure, electronic device and method of producing the same - Google Patents

Interlayer insulating film, wiring structure, electronic device and method of producing the same Download PDF

Info

Publication number
TW200839871A
TW200839871A TW096142448A TW96142448A TW200839871A TW 200839871 A TW200839871 A TW 200839871A TW 096142448 A TW096142448 A TW 096142448A TW 96142448 A TW96142448 A TW 96142448A TW 200839871 A TW200839871 A TW 200839871A
Authority
TW
Taiwan
Prior art keywords
gas
film
layer
nitrogen
interlayer insulating
Prior art date
Application number
TW096142448A
Other languages
English (en)
Other versions
TWI449105B (zh
Inventor
Tadahiro Ohmi
Seiji Yasuda
Atsutoshi Inokuchi
Takaaki Matsuoka
Kohei Kawamura
Original Assignee
Univ Tohoku Nat Univ Corp
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Tohoku Nat Univ Corp, Tokyo Electron Ltd filed Critical Univ Tohoku Nat Univ Corp
Publication of TW200839871A publication Critical patent/TW200839871A/zh
Application granted granted Critical
Publication of TWI449105B publication Critical patent/TWI449105B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

200839871 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體元件、半導體晶片裝載基板、配線基板 . 等基板之多層配線構造，尤其關於層間絕緣膜之構造，並關於具 有該多層配線構造之半導體裝置、配線基板，及含此等之電子裝 ‘置。再者，本發明係關於該多層配線構造之製造方法，以及具有 該多層配線構造之半導體裝置、配線基板，及含此等之電子裝置 之製造方法。
【先前技術】 以往，為使在半導體基板上等之多層配線構造中的配線層間 絕緣，形成有層間絕緣膜。 像這種多層配線構造中，不能忽視由於配線間之寄生電容及 配線電阻造成之信號延遲的問題，且要求使用帶低介電常數 (Low-k)之層間絕緣膜。 於相關技術之半導體裝置，形成有多數半導體元件之半導體 基板上所設置之層間絕緣膜構造，具備：阻障覆蓋層cap layer)」由碳化砍(SiC)等所構成；含碳氧化石夕(Si〇c)膜，形成於阻 障覆蓋層之上；導通(VIA)孔，設於此siOC膜；PAR(低介電常數 矽_層；設於此PAR層之溝；硬遮罩，覆蓋此等之氧化哪i〇2) 所，成。於導通孔，填埋有銅(叫等金4，並形成電極或配線，且 此等之上端，溝内填埋有Cu等而形成配線。 像這種層間絕緣膜’因為氟碳膜(以下稱為CF 右之極低的介電常數k，故賴核_ 但是，cfx麟轉h耐，邱合性差。目此m 茲，化物(sicN)層、石夕氮化物_層，層或S1?層等i 以往，CFx膜，例如係專利文獻 用氦氣_、氖氣(Ne)、氬她w、=產生用乱體使 ^^UAr)、矾瑕XXe)、氪氣(Kr)，將氟碳 6 200839871 氣體(以下稱為CFx氣體，此CFx㈣ 用電漿處理裝置來細。並且，於專做專），使 之電子密度，將稀有氣體與稀釋用的氮氣^ 3 ^電襞 此能得到良好密厶柹盥a赠犯仙及乱、風乳併用’藉 專利文獻1 :日本特開2002-220668號公報 【發明内容】 (發明欲解決之問題） 之配線構造，要構j ’尤其，含層間絕緣膜 緣膜之CFx膜之介電常數f降彳而一而，關於將作為層間絕 特性，尤其是絕緣耐二希望cfx膜之其他電氣 良好=4::5:=置ί:ί;ί能以低介電常數且 間絕緣膜之配線構造。 =、θ $絕緣膜，及具備該層 前述ί線技術課題，為提供製造前述層間絕緣膜與 (解決問題之方式） 層間解喊，例如於 氮’ =ί:ίΓ降、絕緣耐;提高二二^含 前述任-層間絕i膜於可得到-多層配線構造’具備 孔及溝竿中至+ 其特徵在於··珂述層間絕緣膜具備··導通 又π本發明又另一態樣，能得到一種層間絕緣膜之製造 200839871 層上之具氟碳媒的層間絕緣膜，其特徵 使前述氟碳 造方法，传另—祕，可得到—種多層配線構造之製 埴埋金屬底層上之具多數氟碳膜之層間絕緣膜 膜:ί 所形成之多層配線構造，其特徵在於： 又，依照本發明之又另 开 ΡS L 態樣’可得到一種配線構造，具備 法 ^里於别._緣膜所形成導體，其特徵在於：前述氟碳膜含 成於i底3本發t另—態樣’可得到—種電子裝置，具備形 膜所ί成二碳膜的層間絕緣膜’及填埋於前述層間絕緣 膜所^之己，造，其特徵在於：前述氣碳膜含氮。緣 迭方法，發明之又另一態樣，可得到一種電子裝置之製 ;t直;魏底層上之具_層間絕緣 ί氣述層間絕緣膜所形成之導體，其特徵在於：使前 【實施方式】 (實施發明之最佳形態） 之半======糊，軸關技術 丰墓骑ί ί體巾，設形成有錄半導體元件之 邻八l 未圖不)上之層間絕緣膜構造(僅顯示配線層間之連接
‘ 1個部位_，具備··轉覆蓋層71，由石炭化石夕㈣等H 200839871 成’含石，氧化石夕(SiOQ膜72，形成於阻障覆蓋層Ή之上;導通⑽) 孔8 ’》又於此SiOC膜72，PAR(低介電常數石夕⑽層73 ;溝9，設 於此PAR層覆蓋此等氧化石夕(Si〇2)戶斤構成之硬遮罩％。於導 通孔8 ’填埋有銅(Cu)等金屬，並形成電極或配線8，並在此等之 上端’於溝9内填埋有Cu等，形成配線u。 其次，對於本發明更詳細説明。 j明之層間絕緣膜’具有形成於基底層上之氟碳膜。此敦 奴膜含氮。 刖述基底層’較佳為由形成於基體上之Si(：N層、碰層、泥〇 層：Si〇2層、SC層及〇^層[产〇.8〜12]等碳氳化合物(CH)層中 至少1種所構成。 又’氟叙膜之厚度以50〜500nm較佳。 ϋ碳膜之含氮量，以〇.5至6原子％之範圍較佳。此氣碳 ，，以氟Α反原子比(F/C)為0.8至U，較佳為〇 8〜〇 9之範圍内含 氟及碳，且含氮〇·1至10原子％較佳。 且此氟碳膜之介電常數k，以1.5〜2.2為佳，15〜2 〇較佳。 又，前述氟碳膜，可在以氬氣、氤氣及氪氣中至少之一所產 ίίίϋ:以化學氣相沉積使用含碳及氟至少1種之氣體及含 此含氮氣體，較佳為包含氮氣及三氟化氮氣體其中之一或兩 者。 再者，形成於前述氟碳膜上之SiCN、測、Sic〇、泌2、沉 ^ 〇!y[y=a8〜 i.2]等碳氫化合物(CH)其中之—或多數所構么層較 、十[二多層配線構造，具備前述任一層間絕緣膜。前 間、、、巴緣膜，較佳為具備：導通孔及溝渠其中至少一 孔及溝渠中至少-者之導體層;及設於前述導體層ΐ 又’本發明之層間絕緣膜之製造方法，係將形成於基底層上 200839871 之具敗祕之層f视緣料，包含使前述祕膜含氮。 手二膜之^5法中’前述氟碳膜，較佳為以氟/碳原 it為!·8至匕之乾圍含有氟及唆且含氮(U至1。原子％。又， 刖述鼠石反膜以含氮0.5至6原子〇/〇較佳。 又，^述，碳膜之厚度，以50〜土5〇〇nm較佳。 夕入二膜，之介電常數k，“ 〜2·2為佳，前述氟碳膜 之介電常數以1.5〜2·0更佳。 由S^N層、腿層、⑽層、Sl〇2層、％層及 U]等碳氫化合物(CH)層之中至少_種所構成之前^底層。· 再者’於前述層間絕緣膜之製造方法，又較在 碳膜上，形成由SiCN、SiN、SiC0、Si〇2、沉及 ^
等碳氫化合物(CH)之中一或多數所構成之層。 ”，· J #用X於前述f之製造方法，韻，較佳為在 使用虱軋、矶虱及氪氣之中至少丨種產生之電漿中， 氟至少1種之氣體及含氮之氣體，以化學氣相沉積形成。火 其中:ϋ氮氣體，較佳為含氮购及三氟化购氣體 又’本發明之乡層配製造綠，係製紗形成於 底層上之具備多數氟碳膜之層間絕緣膜中填埋金屬導體忐= 層配線構造’包含使前述說碳膜含氮。 夕 又，前述氟碳膜，厚度以50〜500nm為佳，原子比 〇·8至U之範圍含氟及碳且含氮(U至10原子％較佳。氣厌為 又，前述氟碳膜以含氮〇·5至6原子％較佳。& 佳 又，前述氟碳膜之介電常數k，以1·5〜2·2為佳，i 5〜2〇 又，前述氟碳膜，較佳為於使用氬氣 女， 51氣及氪氣至少之 以 氟 產生之電漿中，使用含碳及氟至少1種之氣體及含氮之^ 化學氣相沉積形成。在此，前述含氮氣體，較佳為含氣=及一 200839871 化氣氣體其中之一或兩者。
多層配線構造之製造方法中，較佳為，於基體 上形成由SCN層、SiN層、SiCO層、Si〇2層、Sic層，及CH 3[y=0.8〜1.2]等碳氫化合物(CH)層中至少i種所構成日之前述基^ 增° 又，於前述多層配線構造之製造方法中，較佳於，進 前述氟碳膜上’形成由SiCN、SiN、SiCO、Si〇2、Sic及CH「8 〜1.2]等碳氫化合物(CH)其巾之—或錄所構成之層。· 本發明之配線構造’具備形成於基底層上之具^碳膜之声間 ’及填埋於前述層間絕緣膜所形成之導體。於此配線曰 丽述亂碳膜含氮。 氣述氣碳膜’厚度以5〇〜5〇0™為佳，並以氟/碳原子比 為0.8至U之範圍含有氟及碳且含有氮〇』至1〇原子％較佳。 又’鈾述氟碳膜’較佳為含氮0.5至6%原子。 又，前述氟碳膜之介電常數k，以1.5〜2.2為佳，^〜2〇更 佳。 又’此氟碳膜，較佳為於使用氬氣、氣氣及氪氣中至少i種 產生之電漿中，使用含碳及氣中至少丨種之氣體及含氮之氣體， 相沉積形成，前述含氮氣體’較佳為含氮氣及三氟化氮 氣體其中之一或兩者。 ^又，於喊任—配線構造中，前述基底層，較佳為由形成於 土體上之SiCN層、SiN層、SiCO層、Si〇2層、SiC層，及CH 層[y=〇·8〜I·2]等碳氫化合物(CH)層中至少1種所構成曰。 y •又，較佳為，進一步具備形成於前述絕緣膜上之SiCN、siN、 SiCO、Si〇2、Sic及CHy[y=<X8〜1.2]等碳氫化合物(CH)中一或多 數所構成之層。 夕 又，本發明之配線構造之製造方法，係製造具備形成於基底 層上之具氟碳膜的層間絕緣膜以及填埋於前述層間絕緣膜所形成 之導體的配線構造，前述氟碳膜含有氮。 11 200839871 又，前述l賴，較佳為氟/勤子 及碳，且含氮為0.1至10料％。 ~ m (刪3鼠 又’前述氟碳膜以含氮〇·5至6原子％較佳。 又，前述氟碳膜之介電常數k，以15〜22為佳，15〜2 住0 又，ί述，Ϊ膜之厚度，以50〜500nm較佳。 種產生之賴t，制^ f' 於美製造方法中，述基底層，較佳為形成 於基體上之SiCN層、SlN層、SiCO層、Si〇2層、Sic層，及 層[y=〇.8^1.2]等礙氫化合物(CH)層中至少i種所構成。曰 y ς·「η又圭為，進一步具備形成於前述絕緣膜上之siCN、_、 =冓=咖齊哪^^ 又，本發明之電子裝置，具備形成於基 =ί:及填埋於前述層間絕緣膜而形成 及碳又至好岐G.8至U之範圍含氟 又，前述氟碳膜以含氮〇·5至6原子％較佳。 佳。又’前述氟碳膜之介電常數k ’以1>5〜2 2為佳，15〜2 〇更 種產碳膜’較f為於使用氬氣、氤氣及氪氣中至少1 以化.f水H用含碳及氟中至少1種之氣體及含氮之氣體， :前述含氮氣體，較佳為含氮氣及三氟化氮 又，前述電子裝置中，前述基底層，錄為形成於基體上之 12 200839871 及 CHy 層[y=0.8 膜上之sift裝H，較佳為，進—步賤形成於前述絕緣 == 中===沉及〜哪碳氫 述任前於:於前 又，本發明之電子裝置之製造方法，具備形成於基底層上之 體聽騰驗層_緣膜而形成之導 又，前述氟碳膜之厚度，以5〇〜5〇〇nm較佳。 又’别述氟奴膜’較佳為以氟y碳原子比為⑽至11之範 氟及碳，且含氮為〇·1至1〇原子％。 又’鈾述氟碳膜以含氮〇·5至6原子％較佳。 又，前述氟碳膜之介電常數k，以1.5〜2·2為佳，15〜2 〇更 又，前述氟碳膜，較佳為於使用氬氣、氙氣及氪氣中至少i 種產生之電漿中，使用含碳及氟中至少丨種之氣體及含氮之氣體， ί
SiCN 層、SiN 層、SiCO 層、Si02 層、SiC 層 1·2]等碳氫化合物(CH)層中至少1種所構成: 又 以化學氣相沉積形成，前述含氮氣體，較佳為含氮氣及三氣化氮 氣體其中之一或兩者。 •又，前述電子裝置中，前述基底層，較佳為形成於基體上之
SiCN 層、SiN 層、SiCO 層、Si02 層、SiC 層，及 CHy 層[y=〇.8〜 L2]等碳氫化合物(CH)層中至少ί種所構成。 ^又，刖述電子裝置中，較佳為，進一步具備形成於前述絕緣 膜上之 SiCN、SiN、SiCO、Si〇2、SiC 及 CHy[yK).8〜1·2]等碳氳 化合物(CH)中一或多數所構成之層。 依照以上説明之本發明，能提供介電常數2 ()以下之低介電常 數且安定的半導體裝置之層間絕緣膜，及其製造方法。 又，依照本發明，能提供具備絕緣耐壓提高且漏電流降低之 13 200839871 層間絕緣膜之配線構造，及其製造方法。 實施例 以下對於本發明之實施例，參照圖式進行說明。 示 圖2顯示本發明之實施例形態之配線構造剖 ..，於半導體裝置，設置在形成有多數轉體元件之 & 圖不)上的多層配線構造(僅顯示配線層間之連接部分1個^ 係在魏化石夕(SiCN)所構成阻障覆蓋層1之上，石炭 膜(以下’稱為CFx膜)所構成之層間絕緣膜2。 設置有貫通層間絕緣膜2與阻障覆蓋層i之導 於此導通孔7，形成有Cu所構成之電極或配線8。 。 再f，於層間絕緣膜2上，隔著SiCN所構成之第， 形成有氟碳膜所構成之第2層間絕緣膜4。再者， 曰 緣膜4上隔著SiCN所構成之第2接著异2層= 所構成之硬質遮罩6。 者層形成有氧化石夕_ 綠、酋^ ’從硬f遮罩6至層間絕緣膜2設有溝9，Cu所構成之配 線導體11填埋於此溝中。 順成之配 電當t二障/蓋層1 ’及第1及第2接著層3、5之·，介 =數為4.G〜4.5，但是該等阻障覆蓋層、接著層可使用 〇 碳氫化合物，或接著層可使用更狀k=3 〇之沉〇膜。在 夕p ί3·0以下之石炭氯化合物，例如：從丁炔與氬電漿以20〜30nm :又=成非晶性碳膜(CHy:尸〇.8〜12)。又，介電常數雖上升， §然也可使用SiN、SiC&Si〇2等作為阻障覆蓋層層、接 j ’層間絕緣膜，由k=2 G之氟碳(CFx)膜所構成，但亦能 硬質遮像這種氟碳膜，可藉由使含氮得到。再恭 膜。、遮罩層6使用k=4.〇之Si02膜，但也可製作k小於3 〇之Sic〇 并錄i 3質ΐ罩6可藉由k=3‘o以下之碳氫化合物形成。例如， 匕種的兔虱化合物，有上述碳氫化合物膜。 14 200839871 圖3顯示本發明之其他實施例經簡化之多層配線構造剖面 ，。如圖3所示，在半導體裝置中，形成有多數半導體元件之半 導體基板(未圖示)上所設置之多層配線構造(僅顯示配線層間之連 ^部^ 1個部位)2〇，係在碳氫化合物CHy層[尸〇.8〜12]所構成阻 覆盍層21之上’形成氟複•丨]所構成層間絕緣 膜22，於其上形成有其他阻障層25。阻障層25也可使用碳氫化 合物CHy層[y=〇.8〜ι·2]。貫通此等阻障覆蓋層21與層間絕緣膜22 下部’设有導通孔27。於此導通孔27，形成有Cu所構成之電極 或配線28’。貫通層間絕緣膜22殘部(上部)與阻障層25，設有溝 29，Cu所構成之配線導體28，填埋於此溝29。在此，阻障覆蓋 層2\及阻障層25，由k=3.0或較小之碳氫化合物CHy層所構成， 層間絕緣膜22，由k=2.0〜1·5之氟碳(CFx)膜所構成，因此，能使 總合的介電常數較以往的構造大幅減小。 圖4顯示本發明實施例之電漿處理裝置3〇概略剖面圖。若參 妝圖4，微波41經由導波管42，從在電漿處理裝置3〇之腔室壁 38上部隔著絕緣體板31設置之輻射狀線槽孔天線㈣制 _ antenna，RLSA)32透過其下之絕緣體板31及喷淋板％，放射到 電漿^區域^3=。激發電漿之電漿激發用氣體，通過氣體導人管 43將氬氣(或氪氣、氙氣)等稀有氣體從上段喷淋板對於電漿產 生區域34均勻地吹出，並於此處利用放射的微波激發電漿。 微波激發電漿處理裝置3G之擴散區域，設有下段喷淋板 35 ° 在此，若對於上段噴淋板33通過導入管43使流過氙氣、氪 氣或氬氣，對於下段噴淋板35從導入管46流出SiH4氣體，則能 在基板，例如^夕/晶圓36之表面形成矽(Si〇2)膜。又，若從上段噴 淋板33流出氤氣·、氪氣或氬氣，從下段·板35流出三甲基石夕 ，氣體’則形成SiC膜，再者，從上段喷淋板33使氣氣、氣氣或 氬氣流過，並從下段噴淋板35使SiHU氣體與氮氣流過，則形成 SiN 膜。 15 200839871 ^又，若饮上段噴淋板33使氪氣、氙氣或氬氣流過，並從下段 喷淋板35使CxFy(C5Fs、Cfs等)氣體流過，則能形成氟碳膜。本 發明中，與〇^^氣體同時使含氮氣體例如氮氣、三氟化氮氣體及 氨氣氣體中至少之一流過。 又、’處理至37内之廢氣，通過未圖示排氣埠，而通到排氣管 路内，並各導入泵浦。又，處理室37内之基板，例如，矽晶圓％ 之支持台，與高頻(RF)電源39連接。 ^對於本發明之實施例的CFx成膜處理詳加說明。 立若參照圖2，於本發明之實施例之CFx成膜處理，首先就阻 障覆蓋層1而言，係將SiCN或sic〇使用涮4/阳爲或〇2等 之電漿處理形成。又，當然也可將矽烷氣體(SiH4)/乙烯氣 取代成有機矽烷。 2 4) 其次，於此阻障覆蓋層丨上，使用氟碳氣體(〇7}〇作為反應 體，並進一步添加氮氣，以氬電漿形成膜厚50〜50〇m之CFx^ 作為層間絕緣膜2。 、 在此，作為反應氣體之氟碳氣體，可使用通式CnF 2〜8之整數)或以CKn為2〜8之整數)表示之不飽和脂肪族^ 化物。例如’以C5F8之通式表示之八氟戊块、八氟戊二稀、 Ϊ:二氟:二氟甲基丁炔、含氟環戊稀或氟環丙 烷之亂化奴、含鼠裱丁烯或氟環丁烷之氟化碳。 其次，回到圖2，對於圖示之配線構造之製造方法加以説明。 如圖2所示，形成阻障覆蓋層丨作為基底層，並形成第° 間絕緣膜2。藉由將此第1層間絕緣膜2蝕刻，形成導通孔7。^ 次，於此導通孔7之内壁，就防止電極金屬擴散到層間絕 阻障層7’而言，將鎳之氟化物，較佳為二氟化鎳(以表示、 膜，以物理氣相沉積(PVD)形成鎳膜，並將其氟化處理 有機化學氣相沉積(MOCVD)直接形成。 骜 其次，同樣地，就接著層5所構成之基底層而言，形成 層或含碳氧化石夕(SiCO)層，並於其上形成層間絕緣膜4。於此層間 16 200839871 絕緣層4上，進一步就接著層5構成之基底層而言，形成siCN層 或SiCO層，並於該基底層之上，形成別〇2或Sic〇層作為硬質遮 罩層6。，可從圖4所示電聚處理裝置3〇之上段喷 淋板33導入氬氣與氧氣之混合氣體，並對於下段喷淋板％導入 S1H4氣體即y。又’ SiCQ層可與前述基底層同樣地形成。
其次，藉由蝕刻形成溝9，並於溝9之内壁面，形成NiFJI 障層9，於此溝9充填Cu作為金屬，能形成配線導體u而完成 配線構造10。 其次，對於圖3之配線構造之製造方法加以説明。為製造此 ，造，首先、，^續形成阻障覆蓋層21、層間絕緣膜22，及其他阻
Pf層25。此連續形成，係於圖4所示電漿處理裝置3〇内，對上段 喷淋板33流過氙氣、氪氣或氬氣，從下段喷淋板％流過C4H6 丁 炔氣體，而形成碳氫化合物CHy層21膜，接著，將從下段喷淋板 35流，之^體轉2奐成c#8氣體及氮氣之混合氣體，進行化學氣相 >儿積形成氮添加氟碳膜22,接著將從下段喷淋板35流過之氣體轉 換為qH6氣體，進行化學氣相沉積形成碳氫化合物CHy層25。其 -人，开>成貝通阻卩早覆蓋層21與層間絕緣膜22下部之導通孔27， 及貫通層間絕緣膜22殘部(上部)與阻障層25之溝29，將此等之 内壁以與圖2同樣方法，各以阻障層27,及29,被覆。導通孔27與 溝29之形成，首先，可形成溝29並於其内壁上選定厚度遮蔽:、 將導通孔27開孔，亦可貫通與導通孔27相同内徑之孔，接著將 導通孔27部分之内部遮蔽，並使上部之孔加寬成溝29。之後，將 於導通孔27與溝29，形斜體28及28,，絲層間配線 構造20。 其次，對於本發明之實施例之含氮層間絕緣膜之物性 + 詳細説明。 y 圖5顯示本發明之實施例中，層間絕緣膜添加氮造 之變化。圖5所示之CFx膜，於圖4裝置中，上部電極斑 下邛包極間的間隙定為53mm，下部噴淋板使用開口部之開口率、 17 200839871 ^5%者，顯示於 37.241>a、2700W 之條件下，於 C5F8=5〇sccm 。乳=48〇Sccm、使氮氣之流量變化時，各基板溫度定為2〇〇(t、35〇 C、400 C、450 C、500 C時之介電常數k値之變化。 如圖5所示’隨著氮氣流量(SCCm)增加，k值成直線地降低， k=1.7或更小，又，若基板温度升高，則測定到於35〇它可得到接 近 k=l.6 之 low-k 值。 ^ 6顯示本發明之實施射，層間絕緣膜之氮添加造成之絕 緣破壞電場強度(MV/cm)變化。圖6所示CFx膜，係與圖5所示 者以相同條件細。如圖6所示，於未添滅之情形，耐壓為工8 〜l^MV/cm，相對於此，不論基板溫度為勘。c、35〇。〇、彻。c、 =0°C、500°C，耐壓都增加到2.6MV/cm以上，且隨氣氣流量(s_} =口之程度’ _性升到4OMV/em，可以理解因為氮添加而使電 特性提高。 圖7,示本發明之實施例巾，層間絕緣膜之氮添加造成漏電 $ $%化7所示CFx膜，係與圖5所示者以相同條件成膜。 右麥心、圖7，未添加氮之部分之漏電流為13χ1(Γ8〜18x1〇_8a，相 對於此，不論基板溫度為200。〇、35(rc、4〇〇。〇、45〇。〇、5㈨。c， 二到14灿9以下’且隨氮氣流量(s⑽)增加，漏钱 1 X —，可理解由於添加氮造成電特性提高。 ，8顯林發明之實施射，層間絕賴之氮添加造成之沉 2之變化。圖8所示之^膜，係與圖5所示者以相 二牛成膜。。如圖。8所示可知，基板溫度上升到2〇〇°C、350。。、 I 450 g ' 500 c ’或使氮氣流量(sccm)增加，沉積速度減少。 之實施财，賴絕_之氮添加造成介電 二1^/、絕緣破壞電場強度(MV/cm)間之關係。圖9所示之cFx 、^译5所示者於相同條件成膜。如圖9所示可知’於基板 '22^ +'p35(rC、400°C、45(TC、500°C任一者，隨著 k 値下降 之転度，耐壓性提高。 下述表1顯示本發明之實施例中，層間絕緣膜之氮添加造成 18 200839871 之膜中組成比例。 [表1] 組成比 條件 C N 0 F 鼠/碳 2〇〇°C成膜350°c退火，氮氣：12毫升 52.4 3.5 1.4 42.7 0.81 35〇°C成膜350°C退火，氮氣：12毫升 52.7 3.5 1.6 42.2 0.80 35〇°C成膜350°C退火，氮氣：18毫升 50.4 4.3 1.3 44.0 0.87 如上述表1所示，於CFx膜之組成比，在任一條件，均在氣/ 『 碳(χ=0·80〜0.90)之範圍内。又，膜中之含氮量，以〇·ι〜1〇原子％ 較佳，若為0·5〜6%原子，降低介電常數為有效的。圖5至圖9 ° 所示例中，如上述表1所示，在任一條件，氮之含量為3〜5原 %。 若參照圖10至14,顯示本發明之實施例中，含氮氟碳膜之其 他例特性及組成。此處所示含氮氟碳膜，係於圖4之裝置中，以 280毫托耳(mTorr，亦即37.2Pa)之壓力，以1500W之微波輸出條 件’將基板溫度設定為350°C，氬氣之流量設為480sccm，C5F8 =流，設為50sccm，含氮氣體使用氮氣、三氟化氮氣體或兩者之 混合氣體(氮氣/三氟化氮氣體=1/1)，並使含氮氣體之流量變化而成 ‘， 膜。 如圖10所示，若使用三氟化氮氣體，則能以較少流量(6〜 8sccm)，得到低介電常數，使用氮氣則此程度之流量得不到低介 電^數但若抓里增多則測定到能於〜i6sccm之流量得到低介 電常，。若使用兩者之混合氣體，則有在中間之傾向。 苓照圖11，可知若使用三氟化氮氣體則能以較少流量(6〜 8古seem)得到高耐壓(3.5〇MV/cm左右），氮氣以此程度之流量得不到 二耐壓，但若流量增多，可得到較高耐壓。若使用兩者之混合氣 體’則有在中間之傾向。 苓照圖12可知，三氟化氮氣體可於較少流量(8sccm)使漏電流 19 200839871 =，氮氣體於此程度之流量得不到低漏電流，但是若流量加多， 、W灸漏電流減少。若使用兩者之混合氣體，也有在中間的傾向。 ，I3产匕Μ顯示將以上述方式製作之含氮氟碳膜，各使用 ίί 鼠氣體成膜者，以X光電子分析裳置(ESCA)分析之 ?顯示相對於氮氣及三纽氮氣體之各流量，原子組成， 對二成比(左縱轴)與氮之構成比(右縱軸)’圖14顯示相 氟化氮氣體之各流量之氣/碳比。參照圖13可知，於 ，w J 44〇/〇a^ ： ί =f多而於12seem在膜中含有4.3原子％左右，但是 多因^氣:匕鼠氣體成膜之情形’氟原子％隨著流量增加到5〇% ^因，，碳原從50多隨著流量減少到 Id 右。參照圖14可知，於使嶋成膜i 可高到左右’但使用二氣化氮氣體成膜之情形，說/碳比 圖1—5至圖17顯示就上_件之中，壓力為· (m^>rr)(=26.6Pa)及 400 毫托耳(mT〇rr)( =53 乳體之情形及流過7毫升之情形之a果 =二氣化乳 化氮之情形—“面1^圖15顯不於未流過三氣 片。圖16顯示流過三氟化氮之情形，別上之CF膜剖面龍照 形，膜後’使溫度(右縱轴)以圖之變化提高之情 的脫與圖17同樣顯示與圖1〇至14相同條件成膜之CF膜 形。圖19為圖18之部分擴大 L1Q鼠乱之f月 升之情形，脫氣最少 圖—4可知，於流過氮氣10毫 產業利用性 、之.兑g本發明之CFx膜所構成之層間絕緣膜及其製 20 200839871 造方法、配線構造及其製造方法，最適於具備低介電常數、高 壓並且低漏電流之層間絕緣膜及配線構造之半導體襄置、配&美 板，或含此等之電子裝置。 ' 本申請案係基於2006年11月9日提申之日本專利申請案 願第2006-304534號及2007年2月19日提申之日本專利申請^ 士 願弟2007-38584號主張優先權’其揭不已载入於此。 一、 【圖式簡單說明】 圖1顯示習知技術之半導體裝置之層間絕緣膜構造。 圖2顯示本發明之實施例中，配線構造例之剖面圖。 圖3顯示本發明之實施例中，配線構造之另一例。 圖4顯示本發明之實施例中’電漿處理裝置之概略剖面圖。 圖5顯示本發明之實施例中，層間絕緣膜之氮添加造成介 常數k値之變化。 一圖6顯示本發明之實施例中’層間絕緣膜之氮添加造成絕緣 破壞電場強度(MV/cm)之變化。 圖7顯示本發明之實施例中，層間絕緣膜之氮添加造 電流(A)變化。 ' 圖8顯示本發明之實施例中，層間絕緣膜之氮添加造成之沉 積速度(nm/min)變化。 圖9顯示本發明之實施例中，層間絕緣膜之氮添加造成之乂 值與絕緣破壞電場強度(MV/cm)間之關係。 圖10顯示本發明之實施例中，含氮氟碳膜之其他例之特性及 組成。 圖11顯示本發明之實施例中，含氮氟碳膜之其他例之特性及 組成。 圖12顯示本發明之實施例中，含氮氟碳膜之其他例之特性及 組成。 圖13顯示本發明之實施例中，含氮氟碳膜之其他例之特性及 21 200839871 組成 組成 及 圖14顯示本發明之實施例中，人山 。 3虱氟妷膜之其他例之特性 圖15A顯示圖1〇至圖14所 耳(26.6Pa)，且不流過三氟化氮體中;^定為200紐 之剖面SEM照片。 < 〜形(〇宅升），Si上之CF膜 圖15B顯示圖1〇至圖14所 圖16A顯示圖10至圖14所示 耳(26.6Pa)，且使三氟化氮流過升 ，壓力定為200毫托 面SEM照片。 信形，Si上之CF膜之剖 圖16B顯示圖10至圖14所示 耳(53.2Pa)，且使三氟化氮流過升 ，壓力定為400亳托 面SEM照片。 升之〖月形，Si上之CF膜之剖 圖17顯示圖1〇至圖14條件 及4〇0毫托耳((53是)，且使 =為200毫托耳(26 6Pa) 情形，在賴後，溫度升之情形與不 圖18為與圖π同樺她«5 ^ y 、脱礼之秋度。 膜之CF膜之脫氣，於改變：化1G至14以相同條件成 情形。 _體流量之情形及流過氮氣之 圖19顯示圖18之部分擴大圖。 元件符號說明： 1阻障覆蓋層 2層間絕緣膜 3第1接著層 4層間絕緣膜 5接著層 22 200839871 6 硬質遮罩 7 導通孔 7’阻障層 8 導通孔 9 溝 9’阻障層 10配線構造 11配線(導體） 20配線構造 21阻障覆蓋層 22層間絕緣膜 25阻障層 27導通孔 27’阻障層 28配線(導體） 28’配線(導體） 29溝 29’阻障層 30電漿處理裝置 31絕緣體板 32輻射狀線槽孔天線(RLSA) 33喷淋板 34電漿產生區域 35噴淋板 36碎晶圓 37處理室 38腔室壁 39高頻(RF)電源 41微波 23 200839871 42導波管 43氣體導入管 46導入管 71阻障覆蓋層 72含碳氧化矽(SiOC)膜 73 PAR(低介電常數矽(Si)層) 74硬遮罩 100 層間絕緣膜構造 /
24

Claims (1)

  1. 200839871 十、申請專利範圍·· 1·—種層間絕緣膜，具備形成於基底層上之氟碳膜，其特徵在於： 該氟^炭膜含氮。 、 2山如申請專利範圍第1項之層間絕緣膜，其中，該敦碳膜，簡/ 反原子比為〇·8至1·1之範圍内含氟及石炭，且含氮0·1至10原子％。 3·如申請專利範圍第1項之層間絕緣膜，其中，該氟碳膜含氮0〇5 至6原子％。 · ^如申请專利範圍第1項之層間絕緣膜，其中，該氟碳 常數k為1.5〜2.2。 5.如申請專利範圍第4項之層間絕緣膜，其中，域碳膜之 常數k為1.5〜2.0。 6·如申請專利範圍第！項之層間絕緣膜，其中，該基底層，由形 成於基體上之SiCN層、SiN層、SiCO層、Si〇2層、Sic層及CH 層[y=0.8〜1·2]等碳氫化合物(CH)層中的至少1種所構成。0 y 7.如申請專利範圍第丨項之層間絕緣膜，其中， 氟碳膜上之 SiCN、SiN、SiC0、Si〇2、SiC，及 等碳氫化合物(CH)其中之一或多數所構成之層。Υ 8·如申請專利範圍第1項之層間絕緣膜，其中，該氟碳膜之厚产 為 50-500nm。 & 9·如申請專利範圍第1項之層間絕緣膜，其中，該氣碳膜，係於 使用氬氣、氙氣及氪氣中至少1種產生之電裝中，使用含碳及氧 至少1種之氣體及含氮氣體，以化學氣相沉積形成。 火 10·如申請專利範圍第9項之層間絕緣膜，其中，今冬裔每鍊 含氮氣及三氟化氮氣體其中之-或兩者。D 11· 一種多層配線構造，具備申請專利範圍第1項之層間絕緣膜， 其特徵在於該層間絕緣膜具備：導通孔及溝渠其中至少1種·' 體層，埋設於該導通孔及溝渠至少其中之一；及阻障層，設於該 導體層周圍。 S 12· —種層間絕緣膜之製造方法，係用以形成具有形成於基底層上 25 200839871 3氣緣5，其·在於··使該氟破膜含氮。 氟破膜，:乂顧圍第12項之層間絕緣膜之製造方法，其中，該 w錢原子^ 為αδ至u之内含氟及石炭，且含氮 該 該 !^5•山如+申1專利範圍第12項之層間絕緣膜之製造方法，其中 氣碳膜之介電常數]^為15〜22。 該 ^如申請勒】範圍第ls項之層間絕緣膜之製造方法，其中 氟石反膜之介電常數k為1.5〜2.〇。 於 17·如申明專利範圍第12項之層間絕緣膜之製造方法，其中，万 基體上形成由SiCN層、SiN層、SiCO層、Si02層、SiC層，及 CHy層[γ=〇·8〜U]等碳氫化合物(CH)其中至少工種所構成之該基 底層。 18'如申^專利範圍第12項之層間絕緣膜之製造方法，其中，更 包含於該氣碳膜上形成由SiCN、SiN、Sic〇、Si〇2、sic及CHy[y=：〇 8 〜1·2]等碳氫化合物(CH)其中之一或多數所構成之層。 19·如申請專利範圍第12項之層間絕緣膜之製造方法，其中，該 氟碳膜之厚度為50〜500nm。 如申請專利範圍第12項之層間絕緣膜之製造方法，其中，該 氟峡膜係於使用氬氣、氙氣及氪氣中至少i種產生之電漿中，使 用含碳及氟至少1種之氣體及含氮氣體，以化學氣相沉積形成。 21.如申請專利範圍第2〇項之層間絕緣膜之製造方法，其中，該 含氮氣體包含氮氣及三氟化氮氣體其中之一或兩者。 ^ 22· —種多層配線構造之製造方法，係於基底層上所形成之具多數 氟碳膜之層間絕緣膜填埋金屬導體而形成該多層配線構造Γ立特 徵在於：使該氟碳膜含氮。 ' 23·如申請專利範圍第22項之多層配線構造之製造方法，其中， 該氟碳膜，以氟/竣原子比為〇·8至1·1之範圍含氟及碳，且含氮 26 200839871 0·1至10原子〇/0。 24·如申請專利範圍第22項之多層配線構造之製造方法，其中， 該氟碳膜含氮0.5至6原子❻/〇。 - 25·如申請專利範圍第22項之多層配線構造之製造方法，其中， 該氟碳膜之介電常數k為1.5〜2.2。 26·如申睛專利範圍第25項之多層配線構造之製造方法，其中， 該氟碳膜之介電常數k為1.5〜2.0。 27·如申請專利範圍第22項之多層配線構造之製造方法，其中， 於基體上形成由 SiCN、SiN、SiCO、Si02、SiC，及 CHy[yK).8〜 (K U]專$反鼠化合物(CH)其中至少1種所構成之該基底層。 28·如申請專利範圍第22項之多層配線構造之製造方法，其中， 該多層配線構造更具備形成於該氟碳膜上之由SiCN、SiN、SiCO、 Si〇2、SiC及CHy[y=0·8〜I·2]等碳氫化合物(ch)其中之一或多數 所構成之層。 29·如申請專利範圍第22項之多層配線構造之製造方法，其中， ，該氟碳膜之厚度為50〜500nm。 ’、 30·如申請專利範圍第22項之多層配線構造之製造方法，其中， 該氟碳膜係於使用氬氣、氙氣及氪氣中至少1種產生之電漿中， 使用含兔及氟至少1種之氣體及含氮氣體，以化學氣相沉積形成。 31·如申睛專利範圍第30項之多層配線構造之製造方法，其中， 該含氮氣體包含氮氣及三氟化氮氣體其中之一或兩者。〃 32· —種配線構造，包含形成於基底層上之具氟碳膜之層間絕緣 膜、以及填埋於該層間絕緣膜而形成之導體，其特徵在於：該氟 碳膜含有氮。 33.如申請專利範圍第32項之配線構造，其中，該氟碳膜，以氣/ 石反原子比為0·8至1.1之範圍含氟及碳，且含氮q i至iq原子％。 34·如申请專利範圍第32項之配線構造，其中，該氟碳膜含氮〇.5 至6原子0/〇〇 、火· 35·如申請專利範圍第32項之配線構造，其中，該氟碳膜之介電 27 200839871 常數k為1.5〜2.2。 36·如申請專利範圍第35項之配線構造，其中，該氟碳膜之介電 常數k為1.5〜2.0。 37.如申請專利範圍第32項之配線構造，其中，該基底層係以形 成於基體上且由SiCN層、SiN層、SiC〇層、Si02層、SiC層及 CHy層[y=〇.8〜1.2]等碳氫化合物(CH)層中至少1種所構成。 38·如申請專利範圍第32項之配線構造，其中，更具備形成於該 氟碳膜上之由 SiCN、SiN、SiCO、Si02、SiC，及 CHy[y=0.8〜1.2] 等碳氫化合物(CH)其中之一或多數所構成之層。 39·如申請專利範圍第32項之配線構造，其中，該氟碳膜之厚度 為 50〜500nxn。 40· ^請專利範圍第32項之配線構造，其中，該氟碳膜，係於 使用氬氣、氙氣及氪氣中至少}種產生之電漿中，使用含及、 至少1種之氣體及含氮氣體，以化學氣相沉積形成。 4G項之配線構造’其中’該含氮氣體，包 3氮氣及一鼠化鼠氣體其中之一或兩者。 仅s針法，解1造之舰_造域形成於基 之#之石反膜之層間絕緣膜、及填埋於該層間絕緣膜而开夕 之導體，其特徵在於：該氟韻含氮。 錢而形成 43.如申請專利範圍第42項之 =_原子比為之範圍含口且= 4二申氮 — 碳膜之介電常線構造之製造方法’其中，該氟 46. 如申請專利範圍第45項之 碳膜之介電常數1^為、4構绝之製造方法，其中，該氟 47. 如申請專利細42項之配線構造之製造方法，其中，於基 28 200839871 ，上=成由 SiCN、SiN、SiCO、Si02、SiC，及 CHy[：H).8〜1·2] 等石炭氮化合物(CH)其中至少1種所構成之該基底層。 48·如申請專利範圍第42項之配線構造之製造方法，其中，更具 備形成^於該絕緣膜上之由SiCN、siN、Sic〇、si〇2、Sic及CHy[尸〇 8 〜1.2]等碳氫化合物(CH)其中之一或多數所構成之層。 49·如申請專利範圍第42項之配線構造之製造方法，其中，該氟 碳膜之厚度為50〜5〇〇nm。 如申請專1範圍第42項之配線構造之製造方法，其中，該氟 礙^係吏用氬氣、氙氣及氪氣中至少1種產生之電漿中，使用 含奴及氟至少1種氣體及含氮氣體，以化學氣相沉積形成。 5^1·^如申請專利範圍第5〇項之配線構造之製造方法，其中，該含 氮氣體，包含氮氣及三氟化氮氣體其中之一或兩者。 51^ 、種電子I置，具備形成於基底層上之具氟礙膜之層間絕緣 膜、以及填埋於該層間絕緣膜而形成之配線構造，其特徵在於·· 該氟碳膜含氮。 山3·如申請專利範圍帛52項之電子裝置，其中，該氟碳膜，以氣/ 石反原子比為〇·8至U之範圍内含氟及碳，且含氮0.1 S 10原子％。 54·如申明專利範圍f 52工員之電子裝置，其中，該氟碳膜含氮〇·5 至0原子％〇 專利範圍第52項之電子裝置，其中，該氟碳膜之介電 常數k為1.5〜2.2。 56·如申請專利範圍第55項之電子裝置， 常數k為1.5〜2.0。 ，、丁㈣反腰m 請日範圍第52項之電子裝置，其巾，該基底層係形成 於基體上且由SCN層、SiN層、SiCO層、Si〇2層、SiC層及CH 層[y-0.8〜1.2]等碳氫化合物(CH)層中至少i種所構成。 υ 58·如申請專利範圍第52項之電子裝置 SlCN'SlN、Sico、叫、沉，及 寺石反虱化合物(CH)其中之一或多數所構成之層。 29 200839871 59·如申凊專利範圍第52頂之雷；# 為50〜500nm。 、 衣置，，、中，該氟碳膜之厚度， β0·如申凊專利範圍第S2項之電子裝置，t 山, 之氤氣及氪氣中至少1種產生之電襞 至乂 1種之氣體及含氮氣體 使用S反及齓 61. 如申請專利範圍第60項之電子 含氮氣及三氟化氮氣體其中之—或兩中’該线氣體，包 62. -種電子裝置之製造方法 導體，其特徵在於：使職韻含氮里、_^_而形成之 ，膜如，t利範圍第62項之電子裝置之製造方法，I中，該氟 =子Γ碳原子比為。.8至u之範圍含氣及碳，且含氣。.ιί I4膜如含項之電子裝置之製造方法，其中，該氟 碳膜之介f。電子裝置之製造方法，其中，該氧 ϊ膜如之之軒織之製狀法，其中，該氣 圍第62項之電子裝置之製造方法，其中，於基 笨 3= siN、sic〇、si〇2、沉，及叫尸0.8 〜1·2] 專石反風化合物(CH)其中至少谓所構成之該基底層。 備範圍第62項之電子裝置之製造方法，其中，更具 t邑緣膜上之* SiCN、SiN、SiCO、Si〇2、SiC 及 CHy[y=0.8 •]專石反虱化合物(CH)其中之一或多數所構成之層。 石^如範圍第62項之電子裝置之製造方法，其中，該氟 反膜係於使用魏、喊及減中至少1種產生之賴中，使用 30 200839871 含碳及氟至少1種之氣體及含氮氣體，以化學氣相沉積形成。 71.如申請專利範圍第70項之電子裝置之製造方法，其中，該含 氮氣體，包含氮氣及三氟化氮氣體其中之一或兩者。 十一、圖式： 31
TW096142448A 2006-11-09 2007-11-09 層間絕緣膜、配線構造、電子裝置與前述各項之製造方法 TWI449105B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006304534 2006-11-09
JP2007038584 2007-02-19

Publications (2)

Publication Number Publication Date
TW200839871A true TW200839871A (en) 2008-10-01
TWI449105B TWI449105B (zh) 2014-08-11

Family

ID=39364559

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096142448A TWI449105B (zh) 2006-11-09 2007-11-09 層間絕緣膜、配線構造、電子裝置與前述各項之製造方法

Country Status (4)

Country Link
US (1) US7923819B2 (zh)
JP (1) JP5320570B2 (zh)
TW (1) TWI449105B (zh)
WO (1) WO2008056748A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423331B (zh) * 2009-06-26 2014-01-11 Tokyo Electron Ltd 電漿處理方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5074059B2 (ja) 2007-02-28 2012-11-14 東京エレクトロン株式会社 層間絶縁膜および配線構造と、それらの製造方法
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US8962454B2 (en) 2010-11-04 2015-02-24 Tokyo Electron Limited Method of depositing dielectric films using microwave plasma
JP2012164922A (ja) * 2011-02-09 2012-08-30 Yuutekku:Kk 圧電体の製造方法、圧電体及び電子装置
US10457699B2 (en) 2014-05-02 2019-10-29 Universal Display Corporation Organic electroluminescent materials and devices
JP6469435B2 (ja) * 2014-10-30 2019-02-13 太陽誘電ケミカルテクノロジー株式会社 構造体及び構造体製造方法
CN108695238B (zh) * 2017-04-07 2021-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10365876B2 (en) * 2017-04-19 2019-07-30 International Business Machines Corporation Automatic real-time configuration of a multi-head display system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
JP4355039B2 (ja) 1998-05-07 2009-10-28 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
KR100768363B1 (ko) * 1999-06-24 2007-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
JP3838614B2 (ja) * 1999-11-10 2006-10-25 松下電器産業株式会社 半導体装置の製造方法
JP2002220668A (ja) 2000-11-08 2002-08-09 Daikin Ind Ltd 成膜ガスおよびプラズマ成膜方法
JP3811473B2 (ja) * 2003-02-25 2006-08-23 富士通株式会社 半導体装置
KR100743745B1 (ko) * 2004-01-13 2007-07-27 동경 엘렉트론 주식회사 반도체장치의 제조방법 및 성막시스템
JP4715207B2 (ja) 2004-01-13 2011-07-06 東京エレクトロン株式会社 半導体装置の製造方法及び成膜システム
WO2006077847A1 (ja) * 2005-01-24 2006-07-27 Kyoto University フッ化炭素膜及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423331B (zh) * 2009-06-26 2014-01-11 Tokyo Electron Ltd 電漿處理方法
US8778810B2 (en) 2009-06-26 2014-07-15 Tokyo Electron Limited Plasma treatment method

Also Published As

Publication number Publication date
TWI449105B (zh) 2014-08-11
US20100032844A1 (en) 2010-02-11
JPWO2008056748A1 (ja) 2010-02-25
WO2008056748A1 (en) 2008-05-15
JP5320570B2 (ja) 2013-10-23
US7923819B2 (en) 2011-04-12

Similar Documents

Publication Publication Date Title
TW200839871A (en) Interlayer insulating film, wiring structure, electronic device and method of producing the same
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
TWI291742B (en) Reliability improvement of SiOC etch stop with trimethylsilane gas passivation in Cu damascene interconnects
US6531390B2 (en) Non-metallic barrier formations for copper damascene type interconnects
TWI334641B (en) Structure to improve adhesion between top cvd low-k dielectric and dielectric capping layer
JP3600507B2 (ja) 半導体装置及びその製造方法
US8993435B2 (en) Low-k Cu barriers in damascene interconnect structures
TW201140795A (en) Interlayer insulation film and wiring structure, and method of producing the same
TWI248647B (en) Semiconductor device and method for manufacturing the same
JP2003309173A (ja) 半導体装置及びその製造方法
TW201517174A (zh) 用於後段製程金屬化之混合型錳和氮化錳阻障物及其製造方法
TWI333261B (en) Method for producing a layer arrangement, method for producing an electrical component, layer arrangement, and electrical component
TW201203487A (en) Semiconductor device and method of manufacturing the same
JP2003332418A (ja) 半導体装置及びその製造方法
JP2005033203A (ja) シリコンカーバイド膜の形成方法
US8084294B2 (en) Method of fabricating organic silicon film, semiconductor device including the same, and method of fabricating the semiconductor device
TW200411765A (en) Improved etch stop layer
TWI294147B (en) Deposition method, method of manufacturing semiconductor device, and semiconductor device
TWI300596B (en) Semiconductor device
JP4738349B2 (ja) 低ｋのｃｖｄ材料の勾配堆積
JP5714004B2 (ja) プラズマ処理方法
JP5710606B2 (ja) アモルファスカーボンのドーピングによるフルオロカーボン（ＣＦｘ）の接合の改善
US7365003B2 (en) Carbon nanotube interconnects in porous diamond interlayer dielectrics
JP5930416B2 (ja) 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
JP5074059B2 (ja) 層間絶縁膜および配線構造と、それらの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees