TW200830966A - Via hole structure and manufacturing method thereof - Google Patents
Via hole structure and manufacturing method thereof Download PDFInfo
- Publication number
- TW200830966A TW200830966A TW096100229A TW96100229A TW200830966A TW 200830966 A TW200830966 A TW 200830966A TW 096100229 A TW096100229 A TW 096100229A TW 96100229 A TW96100229 A TW 96100229A TW 200830966 A TW200830966 A TW 200830966A
- Authority
- TW
- Taiwan
- Prior art keywords
- hole
- wires
- via structure
- conductive segments
- insulating layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000004020 conductor Substances 0.000 claims description 31
- 230000000694 effects Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 8
- 238000005553 drilling Methods 0.000 claims description 5
- 230000001939 inductive effect Effects 0.000 claims description 5
- 239000011148 porous material Substances 0.000 claims description 2
- 229910052754 neon Inorganic materials 0.000 claims 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000270722 Crocodylidae Species 0.000 description 1
- 241000237858 Gastropoda Species 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- LNNWVNGFPYWNQE-GMIGKAJZSA-N desomorphine Chemical compound C1C2=CC=C(O)C3=C2[C@]24CCN(C)[C@H]1[C@@H]2CCC[C@@H]4O3 LNNWVNGFPYWNQE-GMIGKAJZSA-N 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 101150098557 mul1 gene Proteins 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0033—Printed inductances with the coil helically wound around a magnetic core
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/002—Details of via holes for interconnecting the layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
200830966
CONFIDENTIAL 九、發明說明·· 【發明所屬之技術領域】 本發明是有關於一種導通孔結構及其製造方法,且特 別是有關於一種應用於基板線路設計之導通孔結構及其 製造方法。 【先前技術】 • 印刷電路板(Printed circuit board,PCB)是所有 電子產品不可或缺的主要部分,而其PCB的主要功能為使 各種相關的零件依據設計之電路相互連接,將銅箔等導電 體所形成的電路圖案藉由印刷技術製作於絕緣基材的:表 面或其内部所形成的配線板。 印刷電路板初期為單面板(Single-Sided Boards), 由於單面板在線路設計上有許多嚴格的限制,在後期發展 出雙面板(Double-Sided Boards )及多層板( Mul1:i—Layer φ Boards)。而雙面板及多層板的基板的面積較大,在基板 線路上更適合用於複雜的電路,各基板的通路則以貫通各 層^士貫穿孔連通,以使各基板的配線形成通路,進而實 現咼密度配線處理。但由於現今電子產品的功能強大且日 益輕薄短小,若能增加基板空間的利用率,即可降低成本 及基板線路設計之困難。- 請參照IMA圖及第1BSl,第1A圖緣示一種傳統的 印刷電路板之電感線路設計正視圖,帛1β㈣示一 統印刷電路板之電感線路設計侧視圖。傳統的印刷電路板 200830966
CONFIDENTIAL 電感線路裝置10,包括一多層板11、一螺旋電感12、一 貫穿孔13。此貫穿孔13係以連通多層板11中各印刷電路 板的連通,而螺旋電感12係設置於多層板π之平面上, 用以產生電感效應。 【發明内容】 本發明係有關於一種導通孔結構及其製造方法,其利 用一基板上之貫穿孔形成一立體線路,以增加基板之空間 利用率’有效的降低成本及基板線路設計之困難度。 根據本發明之第一方面,提出一種導通孔結構,設置 於一基板,此基板具有一貫穿孔,貫穿基板之一上表面及 一下表面,而導通孔結構包括··一導體層、複數個第—導 線及複數個第二導線。導體層係設置於貫穿孔之内壁,此 導體層包括複數個導電區段。複數個第一導線係鄰近於上 表面用以連接此些導電區段之上端。複數個第二導線係 φ 鄰近於下表面,用以連接此些導線區段之下端。此些導電 區段、第一導線、及第二導線串接為一立體線路。 、根據本發明之第二方面,提供一種導通孔結構之製造 方法導通孔結構係形成於一基板,此基板具有一貫穿 貝牙基板之—上表面及一下表面,在匕方法包括:(a) :成複數鳄電區段於此貫穿狀内壁;(b)填充一絕緣 曰=此二導书區段之間;(c)形成複數個第一導線及複數 ,弟了導線於絕緣層上,用以分別連接導線區段之上下兩 端及⑷串接此些導電區段、此些第-導線、及此些
200830966 CONFIDENTIAL 第二導線為一立體線路。 為讓本發明之上述内容能” __ 佳貫施例,並配合所附圖式,作詳細說明如^文特舉 【實施方式】 本發明係提出一種導通孔結構… 孔結構係形成於基板之貫穿孔上。^衣造方法,其導通 體結構之貫穿孔,形成-立體線路於j孔結構係利用立 同導通孔製造方法所形成之立體線牙^上。另外不 外,也可具有電阻效應,亦可提;^路1 除具有電感效應 捉供起電路路徑。以下係以 内部結構不同之料孔結構為實施例做詳細之奮明,然 而,該些實施例並不會限縮本發明欲保護之弋 第一實施例 請參照第2圖,其繪示依照本發明第一實施例之一種 具有電感效應之導通孔結構之示意圖。本實施例之導通孔 結構200,設置於一基板2〇1。該基板2〇1具有一貫穿孔 202,貫穿該基板之一上表面2H及一下表面212。此導通 孔結構200包括一導體層207及複數個第一導線203及複 數個第二導線204。導體層2〇7係設置於貫穿孔2〇2之内 壁且包括複數個導電區段2〇5。此些第一導線2〇3係鄰近 於基板201之上表面211,用以連接此些導電區段2〇5之 上端。此些第二導線204係鄰近於下表面々π,用以連接 此些導線區段2G5之下端。此些導電區段2Q5、第一導線 200830966 uvyrsr jjl人[η 203、及第二導線204串接為一立體線路。 請同時參照第3A圖、第3B圖及第6圖,箓0 ^ ^ 〇i\ m τζ 第3B圖分別繪示第2圖之導通孔結構之導體層於未_及 前及鑽孔後之示意圖。第6圖繪示依照本發明第〜杂鑽孔 之具有電感效應之導通孔結構之製造方法的流程固、】 6圖之步驟601中,形成一導體層207於貫穿孔2 在弟 壁。在步驟602中鑽孔於導體層207,形成數個四〇2之内 以分隔複數個導電區段205。在步驟603中,填奋精,用 層206於貫穿孔202之内壁上,使得絕緣層2〇6係铯緣 貫穿孔202中且位於兩相對之導電區段2〇5之間,、真充於 此外,請同時參照第4及第6圖。第4圖續^μ 之導通孔結構之一導線設計的透視圖。接著在歩=第2圖 形成複數個第-導線2G3,其中第一導線2Q3 Ζ 6〇4中 電區段205之上端,且設置於絕緣層2〇6上。郇近於導 605中形成複數個第二導線2〇4,其中第二導者於步驟 置於絕緣層205上,且鄰近於導電區段2〇5之下2^°4係設 ^外’第6圖之步驟6〇6中’串接相辦的= ,、弟-導線203、第。導線204,形成一:區段 牙孔202係較佳地為—長條形貫通孔, j路。貫 Ϊ 沿著該長軸方向'螺旋地串接該些兩相對Si 4又205、此歧第_逡始 野之導電區 旋型線路及第二導線204為-管狀螺 線路而此螺旋型線路係沿著該長軸方J e狀螺 另外,請參照第5ΡΪ甘長釉方向l螺繞。 另一導綠圖,其繪示第2圖之導通和姓媸夕 力蛤線狄计的透視圖 H、.,口構之 α如弟6圓之步驟606中,在本實 9
,TIAL 200830966 ::::Γ圖之螺旋型線路係沿著長轴方向l順時針 在弟5圖中則繪示螺旋型線路沿著長軸方向L逆時 實施例中,管狀螺旋型線路其線路賴形成線 圈,且線路經通電後可具#電感效應,且設置於貫穿孔形 成-立體線路’有效的減少印刷電路板上基板面積,增加 基板空間的利用率。 弟二實施例 考苓照第7圖,其繪示依照本發明第二實施例之一種 ^有電阻效應之導通孔結構之示意圖。第二實施例和第一 貫施例兩者同樣均具有立體線路,其差別在於:第一實施 例=導通孔結構2〇〇,其立體線路係產生電感效應,而第 一 κ把例之導通孔結構3〇〇,其立體線路係產生電阻效應 或提供一超長電路路徑。 第7圖中,第二實施例之導通孔結構3⑽,設置於一 基板301。該基板301具有一貫穿孔302,貫穿該基板301 之一上表面311及一下表面312。導通孔結構包括一導體 層307及複數個第一導線303及複數個第二導線3〇4。導 體層307係設置於貫穿孔302之内壁且包括複數個導電區 段305。此些第一導線303係鄰近於基板301之上表面 311 ’用以連接此些導電區段3Q5之上端。此些第二導線 304係鄰近於下表面312,用以連接此些導線區段304之 下端。此些導電區段305、第一導線303、及第二導線304 串接為一立體線路。
2008309661AT 請同時參照第8A圖、第8B圖及第9圖,第8a圖及 第8B圖分別繪示第7圖之導通孔結構之導體層於未鑽孔 前及鑽孔後之俯視圖,第9圖繪示依照本發明第二實施例 之具有電阻效應之導通孔結構之製造方法的流程圖。在第 9圖之步驟701中,形成一導體層3〇γ於貫穿孔3〇2之内 壁。在步驟702中鑽孔於導體層3〇7,形成數個凹槽,用 以分隔複數個導電區段305。在步驟7〇3中,填充一絕緣 層306於貫穿孔302之内壁上,使得絕緣層3〇6位於兩相 ❿ 鄰之導電區段305之間。 接著第9圖之步驟704中形成複數個第一導線3〇3, 其中第一導線303係位於導電區段305之上端,且設置於 絕緣層306上。再者於步驟?〇5中形成複數個第二導線 304 ’其中第二導線3〇4係設置於絕緣層3〇5上,且位於 導電區段305之下端。 、 此外’第9圖之步驟7〇6中,串接相鄰的導電區段 305、第一導線303、第二導、線304,形成一立體線路。此 線路係-波型環狀線路,包括複數個波型線路,沿著 貫穿孔302之内壁環狀排列。此波型環狀線路係具有電阻 功月b或供一超長電路路徑,可有效的減少印刷電路板上 基板面積,增加基板空間的利用率。 本發明上述實施例所揭露之導通孔結構及其製造方 法,係採用基板既有的貫穿孔,並利用鑽孔及填充製程, 於貫穿孔形成一立體線路,有效的減少印刷電路板之基板 面積。更因不同立體線路連接方式,而可提供不同的功 11 200830966
CUNtlUL·^ flAL 能,如採取管柱螺旋型線路,可產生一電感效應;如採取 波型環狀線路,則可提供一電阻功能或提供一超長電路路 徑。 綜上所述,雖然本發明已以較佳實施例揭露如上,然 其並非用以限定本發明。本發明所屬技術領域中具有通常 知識者,在不脫離本發明之精神和範圍内,當可作各種之 更動與潤飾。因此,本發明之保護範圍當視後附之申請專 利範圍所界定者為準。
12 200830966 【圖式簡單說明】 第1A圖(習知技藝)繪示一種傳統印刷電路板之電 感線路設計正視圖, 第1B圖(習知技藝)繪示一種傳統印刷電路板之電 感線路設計側視圖; 第2圖繪示依照本發明第一實施例之一種具有電感 效應之導通孔結構之示意圖; 第3A圖繪示第2圖之導通孔結構之導體層於未鑽孔 | 前之不意圖, 第3B圖繪示第2圖之導通孔結構之導體層於鑽孔後 之示意圖; 第4圖繪示第2圖之導通孔結構之一導線設計的透視 圖, 第5圖繪示第2圖之導通孔結構之另一導線設計的透 視圖, 第6圖繪示依照本發明第一實施例之具有電感效應 φ 之導通孔結構之製造方法的流程圖; 第7圖繪示依照本發明第二實施例之一種具有電阻 效應之導通孔結構之不意圖, 第8A圖繪示第7圖之導通孔結構之導體層於未鑽孔 前之俯視圖; 第8B圖繪示第7圖之導通孔結構之導體層於鑽孔後 之俯視圖;以及 第9圖繪示依照本發明第二實施例之具有電阻效應 之導通孔結構之製造方法的流程圖。 13 200830966
CONFIDENTIAL 【主要元件符號說明】 L:長抽方向 10 :傳統的印刷電路板電感線路裝置 11 :多層板 12 :螺旋電感 13、202、302 :貫穿孔 200、 300 :導孔通結構 201、 301 :基板 • 203、302 :第一導線 204、 304 :第二導線 205、 305 :導電區段 206、 306 :絕緣層 207、 307 :導體層 211、 311 :上表面 212、 312 ··下表面
Claims (1)
- 200830966 CONFIDENTIAL 十、申請專利範圍: 1. 一種導通孔結構,設置於一基板,該基板具有一 貫穿孔,貫穿該基板之一上表面及一下表面,該導通孔結 構包括: 一導體層,設置於該貫穿孔之内壁,該導體層包括複 數個導電區段·, 複數個第一導線,鄰近於該上表面,用以連接該些導 電區段之上端,以及 _ 複數個第二導線,鄰近於該下表面,用以連接該些導 線區段之下端; 其中,該些導電區段、該些第一導線、及該些第二導 線串接為一立體線路。 2. 如申請專利範圍第1項所述之導通孔結構,其中 每一導電區段之該上下兩端係分別以該對應之第一導線 及第二導線與該相鄰兩導電區段連接。 3. 如申請專利範圍第1項所述之導通孔結構,其中 該導通孔結構更包括: 一絕緣層,填充於於該貫穿孔之内壁且位於兩相鄰之 該些導電區段之間,其中該些第一導線及該些第二導線係 設置於該絕緣層上。 4. 如申請專利範圍第3項所述之導通孔結構,其中 該立體線路係一波型環狀線路,包括複數個波型線路,該 些波型線路係沿著該貫穿孔之内壁環狀排列。 15 200830966 CONFIDENTIAL 該貫項所述之導通孔結構,其中 該導=1=第:貝所述之導通孔結構,^^ 7如Γί—具電阻效應之導通孔結構。 該導通孔結構更包括: 員所述之導通孔結構,其中 一絕緣層,填充於該貫 電區段之間,其中辞此楚一、耸孔中且位於兩相對之該些導 該絕緣層上。μ二 蛉線及該些第二導線係設置於 該立述之_結構,其中 g狀螺疑型線路。 該貫穿孔#巾1專利範圍第8項所述之導通孔結構,其中 型線:長軸方向,該管狀螺旋 -托;::=::=二構,其中 哕技 明專利範圍第Θ項所述之導通孔詰構,其中 该4螺旋型線路係沿著該長軸方向逆^螺繞。 2·如申睛專利範圍第8項所述之孔結構,其中 遠V姐結電紐紅導触結構。 3·—種導通孔結構之製造方&,該導通孔結構你形 ;基板,該基板具有_貫穿孔,貫穿該基板之一上表 面及-下表面,該方法包括: 、 (a)形成複數個導電區段於該貫穿孔之内壁; 16 200830966 'wWINr 1IAL ‘ (b)填充一絕緣層於該些導電區段之間; (c) 形成複數個第一導線及複數個第二導線於該絕 緣層Ji,用以分別連接該些導線區段之上下兩端;以及 (d) 串接該些導電區段、該些第一導線、及該些第二 導線為一立體線路。 14. 如申請專利範圍第13項所述之導通孔結構之製 造方法,其中該步驟(a)包括: (al)形成一導體層於該貫穿孔之内壁;及 • (a2)鑽孔於該導體層以形成複數個凹槽,用以分隔 該些導電區段。 15. 如申請專利範圍第13項所述之導通孔結構之製 造方法,其中該步驟(b)包括: 填充該絕緣層於該貫穿孔之内壁,該絕緣層係位於兩 相鄰之該些導電區段之間。 16. 如申請專利範圍第15項所述之導通孔結構之製 造方法,其中該立體線路包括複數個波型線路,該步驟(d) •包括: 沿著該貫穿孔之内壁環狀排列該些波型線路,以串接 該些兩相鄰之導電區段、該些弟^一導線、及該些第二導線 為一波型環狀線路,該波型環狀線路係用以產生電阻效 應。 17. 如申請專利範圍第13項所述之導通孔結構之製 造方法,其中該步驟(b)包括: 填充該絕緣層於該貫穿孔中,該絕緣層係位於兩相對 17 200830966 cuiN^iJUtiN flAL 之該些導電區段之間。 18.如申請專利範圍第17項所述之導通孔結構之製 造方法,其中該貫穿孔係一長條形通孔,具有一長轴方 向,該步驟(d)包括: 沿著該長轴方向螺旋地串接該些兩相對之導電區 段、該些第一導線、及該些第二導線為一管狀螺旋型線 路,該管狀螺旋型線路係用以產生電感效應。18
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096100229A TWI338549B (en) | 2007-01-03 | 2007-01-03 | Via hole structure and manufacturing method thereof |
US12/005,331 US7999389B2 (en) | 2007-01-03 | 2007-12-27 | Via hole structure with a conductive layer formed therein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096100229A TWI338549B (en) | 2007-01-03 | 2007-01-03 | Via hole structure and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200830966A true TW200830966A (en) | 2008-07-16 |
TWI338549B TWI338549B (en) | 2011-03-01 |
Family
ID=39732498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096100229A TWI338549B (en) | 2007-01-03 | 2007-01-03 | Via hole structure and manufacturing method thereof |
Country Status (2)
Country | Link |
---|---|
US (1) | US7999389B2 (zh) |
TW (1) | TWI338549B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4093164A1 (en) * | 2021-05-18 | 2022-11-23 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with magnetic element, magnetic inlay, and manufacturing method |
CN116634652A (zh) * | 2023-05-06 | 2023-08-22 | 深南电路股份有限公司 | 通过槽壁导通的印制电路板及其制备方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6240622B1 (en) * | 1999-07-09 | 2001-06-05 | Micron Technology, Inc. | Integrated circuit inductors |
-
2007
- 2007-01-03 TW TW096100229A patent/TWI338549B/zh active
- 2007-12-27 US US12/005,331 patent/US7999389B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20080211107A1 (en) | 2008-09-04 |
TWI338549B (en) | 2011-03-01 |
US7999389B2 (en) | 2011-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI466146B (zh) | 共模濾波器及其製造方法 | |
CN104349574B (zh) | 电路板及其制作方法 | |
TW200833188A (en) | Package structure with embedded capacitor and applications thereof | |
CN105265030B (zh) | 多层基板的制造方法、多层基板及电磁体 | |
CN103378814B (zh) | 平衡滤波器 | |
TW201322841A (zh) | 多層微型線圈組成 | |
JP4933318B2 (ja) | 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用するインバーター | |
TWI334325B (zh) | ||
TW200830966A (en) | Via hole structure and manufacturing method thereof | |
US7035082B2 (en) | Structure of multi-electrode capacitor and method for manufacturing process of the same | |
JP2007129197A (ja) | 共通結合領域を持つ埋め込みキャパシタデバイス | |
CN103858066B (zh) | 用于制造用于印刷电路板的z取向的部件的挤压工艺 | |
US7573721B2 (en) | Embedded passive device structure and manufacturing method thereof | |
JP2007073956A (ja) | 印刷回路基板アセンブリー及び該印刷回路基板アセンブリーを使用する電子装置 | |
JP6658234B2 (ja) | 積層型電子部品 | |
CN109757037A (zh) | 高密度电路板及其制作方法 | |
JP2015149337A (ja) | 多層基板およびその製造方法 | |
CN103906356B (zh) | 用于印刷电路板结构中嵌入器件的系统和方法 | |
JP2006108445A (ja) | 多層プリント配線板 | |
JPH104015A (ja) | 電子部品 | |
KR100940529B1 (ko) | 수직한 방향으로 형성되는 인덕터 및 상기 인덕터를포함하는 전자 소자 | |
JP3912248B2 (ja) | 電磁誘導スパイラルインダクタ | |
CN110012598A (zh) | 电池保护板 | |
CN104185372A (zh) | 一种双面电路板及其制作方法、多层电路板及其制作方法 | |
JP2004303776A (ja) | 積層型コモンモードチョークコイル及びその製造方法 |