TW200826261A - Thermally enhanced BGA package apparatus & method - Google Patents

Thermally enhanced BGA package apparatus & method Download PDF

Info

Publication number
TW200826261A
TW200826261A TW096129043A TW96129043A TW200826261A TW 200826261 A TW200826261 A TW 200826261A TW 096129043 A TW096129043 A TW 096129043A TW 96129043 A TW96129043 A TW 96129043A TW 200826261 A TW200826261 A TW 200826261A
Authority
TW
Taiwan
Prior art keywords
substrate
die pad
die
metal
solder
Prior art date
Application number
TW096129043A
Other languages
English (en)
Inventor
Matthew D Romig
Jovanie Dolorico Claver
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of TW200826261A publication Critical patent/TW200826261A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

200826261 九、發明說明： 【發明所屬之技術領域】 本發明係關於積體電路半導體器件及其製造方&。 定言之，本發明係關於針對強化之熱性能的表面安1 陣列（BGA)封裝半導體器件及其製造方法。 【先前技術】 球柵陣列（BGA)係熟知類型的表面安裝封裝，其利用金 屬球之陣列（通常命名為，，焊球”，儘管其不必為球形）作為 用於提供外部電連接的構件。該等焊球係附著於該封掌2 底部側的分層式基板。晶粒或BGA之積體電路（Ic)晶片通 吊藉由導線焊接或覆晶連接來連接至該基板。一 之八 層式基板具有内部導電路徑，其將該等晶片焊接電連接至 球陣列。此基板係通常採用塑膠模型或球形頂部加以囊封 以形成封裝之頂部。通常而言，BGA或為將塑膠或有機材 料用作基板構造的BGA類型之PBGA(塑膠球柵陣列）係安 裝於一印刷電路板（PCB)上並用於需要高可靠性的應用。 〇 基於方便，術語BGA係在本文中用於指BGA及PBGA，除 非另行陳述。在傳統表面安裝類型BGA中，採用黏合材料 將半導體晶片安裝在一基板上。焊接導線將晶片上的接 觸墊與併入該基板之表面中的接觸墊耦合。一封膠材料在 曰曰片、焊接導線及基板之某部分或全部上形成一保護性覆 盍層。將焊球附著於預定接觸點（例如佈置在一陣列中的 土板之底。卩表面上的球附著孔）以安裝於一印刷電路板 (PCB)上。 123531.doc 200826261 用於積體電路（IC)封裝的BGA或PBGA之一優點係其高 互連密度，即每一給定封裝體積的球之數目係較高。然 而’所有封裳皆有缺點’而BGA並不例外。許多靡用需要 的BGA之高密度可導致電路運作期間產生過多熱之集中。 一般而言，封裝式器件中的半導體晶片在運作時會產生熱 而在不活動時會冷卻。由於溫度方面的變化，bga封裝總 體上會趨向於熱膨脹及收縮。然而，因為在許多情況下封 裝的熱膨脹性能、其内部組件（例如晶片、基板及pcB)不
U 同，故應力可能發生在連接焊球中，或在pCB層内，或在 封裝之組件當中。 一般而言，可根據以下三個熱路徑瞭解過多熱從此項技 術中共同的BGA封裝之離開。熱可從晶片透過封裝之頂部 行進。此路徑由於封膠材料之固有抗熱力而係相對較差的 熱路徑’儘管熱傳導有時可藉由使用導熱模型化合物材 枓、散熱器或外部熱導體之内含物，或藉由使㈣模型蓋 而加以改良。另一熱路徑係基板之平面。此與透過封膠 :尤其係在具有多層基板之封裝中）相比係—更佳的熱路 徑’因為其允許基板在熱到達pcB之前更有效地將熱散 出。通常基板之内部層（例如第二與第三層）比外部層（例如 第-與第四層)厚，故可以係更為熱有利的。此外，通常 :第二層連接至接地電位，使其成為最連續層，相反其他 層通常係與隔離信號或電源連接，其並不同樣熱有利。因 =稱主要散熱平面”的層(通常係第二層)通常係BGA 最顯著熱路徑。仍存在從晶片透過基板至PCB的另 123531.doc 200826261 一更直接的熱路徑。有時藉由添加熱通道或熱bga球來改 良此路徑，該等熱通道或熱BGA球係設計成用以增加分別 透過晶片與基板並進入PCB之熱傳導。然而，此等改良必 然受可用面積的限制而且在所有情況下係不夠的，從而需 要熱強化之BGA封裝。 為進一步解決消散過多熱的問題，在該等技術中已知 BGA封裝式半導體器件，其特徵為插在半導體晶片與pcB 之間的一散熱器。該散熱器係設計成將熱從半導體晶片傳 Γ) 導開以便減低熱感應應力並增加封裝與ic可靠性。散熱器 係一般採用因其導熱性質而加以選擇的銅或其他金屬或陶 竟材料製成。然而，此技術具有其自身的問題。一問題係 關於將封裝組裝於PCB上。製造散熱器並將其插入半導體 晶片與PCB之間使生產程序複雜，從而導致增加的成本。 而且，在將散熱器附著於基板以及密封散熱器、晶片與基 板之間的接面方面存在各種挑戰。而且，由於將散熱器剛 性地附著於PCB，故可能由於熱感應應力之效應而存在器 G #之可靠性方面的退化。此外，儘管需要使散熱器較大以 便更有效地散熱，但是較大尺寸可導致另外的問題，例如 增加的赵曲易感性或在應力下減小的可靠性。 A封裝的此項技術中已知的熱強化面臨增加整個封裝 之f本的額外問題。一般而言，針對標準組裝程序係中斷 的程度’效率與產量減小且成本增加。由於此等及其他問 7 ’有用且有利的係提供具有改良式熱傳導特性的可表面 安裝半導體封裝（例如BGA或PBGA封裝），並提供在已建 123531.doc 200826261 立的生產程序之背景内製造與使用該等封裝的方法。 【發明内容】 依據八較佳具體實施例實施本發明之原理及使用與已建 立的製程相容的方法，封裝式積體電路半導體器件具有用 於從晶片移除過多熱的改良式熱路徑。 依據本發明之一態樣，用於製備一多層基板以用於組裝 一 BGA封裝的方法包括透過基板之一表面的一或多個介電 層開一孔以直接在一内部金屬層（通常係第二層）之頂部上 形成一晶粒墊的步驟。在另一步驟中，透過該基板從該晶 粒墊之表面至该基板之相反表面形成通道。使用金屬來電 鍍曝露之晶粒墊並然後係製備用於接收一晶粒。 依據本發明之另一態樣，用於組裝一 BGA封裝的方法包 括用於提供具有複數個交替金屬與介電層之一熱強化之基 板的步驟。該基板於一表面包括一曝露之銅晶粒墊，其係 製備用於接收-晶粒並位於終止於該基板之相反表面的通 道之下面。依據另外步驟，將一晶粒可操作地耦合至該晶 粒塾並將焊球附著於包括通道位置之以與其相鄰的基板 之相反側。 依據本發明之再另一態樣，製備具有複數個交替金屬與 介電層之-基板以用於組裝一 BGA封裝的方法包括用於透 過遺基板之-表面上的_或多個介電層開—孔以便形成一 晶粒㈣㈣。在另_步驟中，透過該基板從該晶粒塾之 表面至該基板之相反表面形成通道。曝露之晶粒墊表面具 有一嵌入式熱導體並然後係製備用於接收一晶粒。 123531.doc 200826261 依據本發明之另一態樣，用於組裝一BGA的方法包括用 於提供具有複數個交替金屬與介電層之一基板的步驟。該 基板於一表面還包括一曝露之銅晶粒墊。該晶粒墊之一嵌 入式熱導體係製備用於接收一晶粒並位於終止於該相反表 • 之l道之下面。依據另外步驟，將一晶粒可操作地耦合 至該熱強化之晶粒墊並將焊球附著於通道位置處之基板表 面。 依據本發明之較佳具體實施例的其他態樣，製備熱強化 C 之基板用於插入使用本發明之組裝程序。 本發明具有以下優點，其包括但不限於提供用於熱從一 封裝式半導體器件排出之一改良式熱路徑與提供與已建立 組裝程序相容或可容易地適配之製造方法。在結合附圖仔 細考量本發明之代表性具體實施例的詳細說明之後，孰習 此項技術者即可瞭解本發明之此等及其他特徵、優點與益 處0 【實施方式】 般而。，本發明強化一半導體器件封裝中從積體電路 (1C)至該封裝之外部表面的熱路徑。—熱強化之基板結構 係製備詩與BGA半導體器件組裝料—起使用。在替代 性具體實施例共同的方法中，在基板㈣ic與—主要散熱 平面之間強化導熱率。 圖1顯示以剖面側視圖顯示依據本發明之一BGA封裝1〇〇 的一較佳具體實施例之—範例的概述。—多層基板102如 此項技術中—般所瞭解提供該封裝1G0之基礎。如此項技 123531.doc 200826261 術中所發現該基板102承載互連電路（未顯示）而該基板ι〇2 2頂部表面104接受焊接導線106，從而完成電連接，如通 常使用環氧樹脂或其他適合的黏合劑109將一積體電路（IC) 或曰曰粒108附著於-晶粒墊UG之操作的特定應用所指示。 該基板H)2之相反底部表面112 一般定義該封裝ι〇〇之底部 的輪摩或周邊，其通常具有焊球114。較佳的係將頂部表 面1〇4、晶粒1〇8及焊接導線1〇6封閉於封膠ιΐ6中用於針對 周圍％境之防護。依據本發明之一較佳具體實施例的一範 Ί 例，於該晶粒墊no提供一喪人式料體118，較佳的係 銅。錢人式熱導體118向該晶粒墊11G提供固態導熱塊， 其由針對其較佳導熱率而選擇的金屬或其他材料製成。在 本發明之另—應用中，或者或此外可包括-嵌人式熱導 體’使其與該封裝之額外層之間（例如^或圖3的底部及 與底部相鄰層之間）的晶粒墊區域對準。 圖2A至2E顯示用於解說本發明之實務内製備熱強化之 I板的兩個替代性較佳方法的範例中的步驟的-系列剖面 丨視圖。熟習此項技術者應明白該說明證實本發明之原理 之實務且不必詳盡說明本發明之範嘴内的所有可能變更， 儘管亦陳述某些替代性具體實施例。 圖2A係一剖面側視圖，其顯示用於製造依據本發明之— 較佳具體實施例的一 BGA封裝的製備一基板之一方法中、 一早期步驟。—基板1G2具有多個層壓式層，通常至少= 括具有一插入介電層210之一第一金屬層2〇4與一第二金= 層2〇6(兩者較佳的係銅）。於該基板1〇2之表面104還存 123531.doc -12- 200826261 介電層212。可存在額外層（簡化圖式中未顯示）而不改變本 發明之實務。如圖2Β所示，曝露該基板1〇2之表面1〇4的一 晶粒墊部分110。此可藉由此項技術中已知的若干方法來 實現，例如圖案化與蝕刻、層壓之前或之後的諸如鑽孔、 • 切割或冲孔之類的機械開孔或藉由雷射鑽孔。該晶粒墊 • U〇較佳的係具有貫通至該基板102之相反表面112的通道 • 216,如圖2(：所描述。接著，較佳的係使用銅218來電鏟該 曰曰粒墊11G ’如圖2D。在本發明之較佳具體實施例中，還 可以將一嵌入式熱導體Π8定位於該晶粒墊110上。該嵌入 式熱導體118可藉由沈積技術來形成，例如一厚電鍍、濺 鍍、糊印刷或其他化學或電化學程序之應用，或可藉由放 置離政金屬（例如銅）片來形成，如附有足以將熱導體ιΐ8嵌 ^忒阳粒墊1 10之位置的適當附著構件（例如環氧樹脂或焊 料）之一取置部件。較佳的係具有該嵌入式熱導體118之晶 净墊110係L π漂的或防焊（s〇lder masked)的以製備用於接 《' &曰曰粒’如圖1之參考數字108所示。較佳的係將如此製 J 備之基板結構102引入此項技術中已知之一半導體封裝組 裝程序流用於包括於一熱強化之封裝中，例如圖1所示之 一 BGA裝配件1〇〇。 多考圖1，可看出併入所示封裝100中的熱強化之基板 102具有一第二金屬層2〇6(在此範例中係銅），其係調適成 、、在曰曰粒墊110中接收一嵌入式熱導體118。熟習此項 技:者應明白應針對所有方向上的改良式熱流來設計此第 ，屬曰206，包括基於熱流路徑之增加的層厚度與佈 123531.doc -13 · 200826261 局熱習此項技術者還應明白可設計與建構熱通道216以 提供從該第二基板層2〇6至該等焊球114的強化之熱傳輸， 括牦加的金屬1或導熱材料與佈局以允許盡可能多的熱 通道216。該基板102較佳的係具有圖案化的焊球附著點或 冑墊用於接收焊球m。該等烊球114之附著包括將焊球 114定位於與該晶粒墊11〇進行交流的通道216之終端。熟 舀此項技術者應明白可在使用該熱強化之基板i 〇2的已建 立BGA與PBGA封裝程序的背景下使用此等熱強化之特 ί) 欲。通常發現遮掩該基板102之第二金屬層206的介電層 212之一部分的消除改良從該晶粒墊11〇至該基板ι〇2之相 反表面112的熱路徑以及該基板1〇2之主要散熱平面中的熱 路徑。該嵌入式熱導體118進一步改良此等熱路徑。 圖3顯示本發明之一替代性具體實施例，其中以類似於 本文中參考圖2Α至2D說明的方式但無圖2Ε所解說的步驟 來製備一熱強化之基板結構302。在此替代性具體實施例 中’以一晶粒墊310直接處於該外部金屬層306(較佳的係 銅）上而不添加如參考圖1與圖2E所示與說明之一嵌入式熱 導體來製備該基板結構3 02。一多層基板3 02如上所述提供 該封裝300之基礎。該基板302承載互連電路（未顯示）並且 該基板302之頂部表面304接受焊接導線306用於使用一適 當黏合劑309將一 1C晶粒308可操作地連接至該晶粒塾 310。該基板之相反底部表面312較佳的係具有焊球314。 較佳的係將頂部表面304、晶粒308及焊接導線306封閉於 封膠3 1 8中。如以上說明的具體實施例所述，曝露該基板 123531.doc -14- 200826261 302之上部金屬層3〇6的介電層312之部分的消除改良從該 曰曰粒墊310至该基板302之相反表面312的熱路徑以及該基 板3 02之平面中的熱路徑。較佳的係將通道3丨6從該晶粒塾 310延伸至該基板3〇2之外部表面312以進一步強化透過該 基板302從該晶粒墊310離開的導熱率。較佳的係，可將圖 3之封裝300中所示與說明的基板熱強化之結構3〇2與已建 立的封裝組裝程序一起使用。 本發明之方法可使用對標準組裝程序的低成本修改加以 實施。圖4係顯示組裝依據本發明之一 bga之一較佳方法 4〇〇中的步驟之替代性視圖的簡化程序流程圖。較佳的係 依據本文中所示與說明的用於產生熱強化之基板結構的方 法來製備一熱強化之基板4〇2。如步驟4〇4所示，製備一晶 粒墊用於接收一晶粒，較佳的係藉由清潔該晶粒墊之金屬 表面或藉由製備一綠漆（solder mask)以強化黏著。現分別 參考步驟406與408，較佳的係使用環氧樹脂來將一半導體 晶粒附著於該晶粒墊之表面並在該基板上的適當位置進行 導線焊接連接。接著可囊封該熱強化之基板與晶粒，步驟 410。較佳的係將焊球附著412於該基板之下部表面，包括 附著於在該基板之下部表面與該晶粒墊之間進行熱交流之 通道。 本發明之方法及裝置提供一或多個優點，其包括但不限 於在調適成用以與已知製程一起使用的封裝式半導體器件 中使用熱強化之基板結構來改良熱消散。雖然已參考特定 解說〖生具體實施例來說明本發明，但本文該些說明並非為 123531.doc •15- 200826261 了限制本發明。例如，可以將所示與說明的具體實施例中 的步驟之變更或組合用於特定情況而不脫離本發明，例如 在該基板之「底部」層之間包括一額外嵌入式熱導體（如 圖所不）。此外，該強化之基板還可包該底部表面之綠漆 圖案化以接收焊球用於增強離開基板之熱流。在參考圖 式、說明及申請專利範圍之後，熟習與本發明相關之此項 技術者即t明㈣等解說性纟體實施例之修改與組合以及 本發明之其他優點與具體實施例。
U 【圖式簡單說明】 圖1係依據本發明之-基板結構的—較佳具體實施例之 一範例的剖面側視圖； 圖2A係一剖面側視圖，其顯示製造依據本發明之較佳具 體實施例的圖之基板結構的一方法之—範例中
期步驟； I 々、〜、佩个I «月之幸 體實施例的圖1與3之基板結構的方法中的另一步驟;一 圖2C係-剖面側視圖，其顯示製造依據本發明之 體實施例的圖1與3之基板結構的方法中的另一步驟；Λ - ⑽係-剖面侧視圖，其顯示製造依據本發=月之較 體實施例的圖丨與3之基板結構的方法中的一步驟. 八 ㈣係-剖面側視圖，其顯μ造依據本㈣之 具體實施例的圖1之一基板結構的一 卜$又佳 步驟丨 在之一範例中的一 替代性具體實施例 圖3係依據本發明之一基板結構的— 123531.doc -16- 200826261 之一範例的剖面側視圖；及 圖4係顯示在一BGA封裝組裝程序中使用本發明之一執 強化之基板結構的較佳方法之一範例中的 ’、’、 流程圖。 叼間化程序
U 【主要元件符號說明】 100 球柵陣列封裝/BGA裝配件 102 多層基板/基板結構 104 基板之頂部表面 106 焊接導線 108 晶粒 109 黏合劑 110 晶粒塾 112 基板之相反底部表面 114 焊球 118 嵌入式熱導體 204 第一金屬層 206 第二金屬層 210 插入介電層 212 介電層 216 通道 218 銅 300 封裝 302 多層基板/基板結構 304 基板之頂部表面 123531.doc -17- 200826261 306 308 309 310 312 314 316 318 Ο 焊接導線/金屬層 1C晶粒 黏合劑 晶粒塾 基板之相反底部（外部）表面/介電層 焊球 通道 封膠 123531.doc -18-

Claims (1)

  1. 200826261 十、申請專利範圍： 1’ -種製造-基板以用於組裝__積體電路半導體器件封裝 (例如一球柵陣列封裝或類似者）的方法，其包含以下步 驟： 在具有複數個交替金屬與介電層之_基板上，曝露該 基板之-表面處的-金屬層之一部分從而形成一晶粒 墊； ζ~\ 成複數個通道； 透過4基板從該晶粒墊之表面至該基板之相反表面形 使用金屬來電鍍曝露之晶粒墊表面；以及 製備電鍍之晶粒墊用於接收一晶粒。 月求項1之方法’其中製備該電鑛之晶粒塾用於接收 :晶粒的步驟進一步包含清潔該晶粒墊之金屬表面並在 該晶粒墊之該金屬表面上芻借 蜀衣由上I備、綠漆；且其中電鍍該晶 粒塾表面之步驟進一步包含施加銅。 3·如請求項1或2之方法，進一牛a人丄 /、進步包含在該晶粒墊上形成 一嵌入式熱導體。 4 ·如清求項3之方法，其中該勃ι | > 、丁发热等體包括以下材料之一 者·· a)銅；b)矽；c)焊料；#陶£材料。 5. 一種組裝-積體電路半導體器件封震（例如—球栅陣列封 裝或類似封裝）的方法，其包含以下步驟： 提供具有複數個交替金屬與介電声 、# ^^ ^ 1电層之—基板，該基板 進一步包含形成一晶粒墊的一上部 丨至屬層之一曝露之部 /刀’該晶粒墊係製備用於接收一曰 叹日日叔並位於終止於該基 123531.doc 200826261 板之w亥相反表面的複數個通道之下面； 將一晶粒可操作地耦合至該晶粒墊； 囊封该晶粒；以及 將焊球附著於該等通道之終端處的該基板。 6·如凊求項5之方法，其中該晶粒墊包含鋼。 7·如明求項5或6之方法，其進一步包含清潔該晶粒墊之該 -屬表面的步驟，以及在該晶粒墊之該金屬表面上製備 一綠漆。 8. 如明求項5或6之方法，其中該晶粒墊具有一嵌入式熱導 體忒肷入式熱導體係位於該複數個通道之下面。 9. 如π求項8之方法’其進—步包含在該基板中與該晶粒 塾對準形成-或多個_外後入式力導體的步驟。 10. 如請求項8或9之方法，其中至少一熱導體包括以下材料 之一者·· a)銅；b)矽；c)焊料；d)陶瓷材料。 11. 一種積體電路半導體器件封裝，例如一球柵陣列封裝或 類似者，其包含·· 一基板，其具有複數個交替金屬與介電層，其中該基 板之-表面的-金屬層之一部分形成一晶粒I;複數個 ^道其係透過垓基板從該晶粒墊之該表面至該基板之 該相反表面；該晶粒墊表面係使用金屬加以電鍍，· 一晶粒，其係可操作地耦合至該晶粒墊，· 封膠材料，其囊封該晶粒； 焊球，其係附著於該等通道之該等終端處的該基板。 A如請求仙之器件，其進一步包含與該晶粒墊對準的至 123531.doc -2- 13·如請求項12之器件，其中該至 之一者：a)銅；b)矽；e)焊料； I4·如請求項U、12或13之器件， 塾表面。 200826261 少一後入式熱導體。 少1導體 d)陶瓷材料 其中使用銅 〇 來電
    U 123531.doc
TW096129043A 2006-08-07 2007-08-07 Thermally enhanced BGA package apparatus & method TW200826261A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/462,736 US20080032454A1 (en) 2006-08-07 2006-08-07 Thermally Enhanced BGA Package Substrate Structure and Methods

Publications (1)

Publication Number Publication Date
TW200826261A true TW200826261A (en) 2008-06-16

Family

ID=39029702

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096129043A TW200826261A (en) 2006-08-07 2007-08-07 Thermally enhanced BGA package apparatus & method

Country Status (3)

Country Link
US (1) US20080032454A1 (zh)
TW (1) TW200826261A (zh)
WO (1) WO2008021797A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090108473A1 (en) * 2007-10-26 2009-04-30 Broadcom Corporation Die-attach material overflow control for die protection in integrated circuit packages
KR101491138B1 (ko) * 2007-12-12 2015-02-09 엘지이노텍 주식회사 다층 기판 및 이를 구비한 발광 다이오드 모듈
US20130093073A1 (en) * 2011-10-17 2013-04-18 Mediatek Inc. High thermal performance 3d package on package structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JPH0846085A (ja) * 1994-08-02 1996-02-16 Fujitsu Ltd 半導体装置及びその製造方法
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
DE69735588T2 (de) * 1996-05-27 2007-01-11 Dai Nippon Printing Co., Ltd. Herstellung eines bauteils für eine halbleiterschaltung
WO1999049512A1 (fr) * 1998-03-20 1999-09-30 Hitachi, Ltd. Dispositif a semi-conducteur et procede de fabrication associe
EP1346411A2 (en) * 2000-12-01 2003-09-24 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6720204B2 (en) * 2002-04-11 2004-04-13 Chartered Semiconductor Manufacturing Ltd. Method of using hydrogen plasma to pre-clean copper surfaces during Cu/Cu or Cu/metal bonding

Also Published As

Publication number Publication date
US20080032454A1 (en) 2008-02-07
WO2008021797A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
CN104051376B (zh) 功率覆盖结构及其制作方法
US6873043B2 (en) Electronic assembly having electrically-isolated heat-conductive structure
TW565917B (en) Structure and method for fabrication of a leadless multi-die carrier
US7196403B2 (en) Semiconductor package with heat spreader
CN103378017B (zh) 高密度3d封装
TWI508255B (zh) 散熱型覆晶封裝構造
TWI419272B (zh) 具有凸柱／基座之散熱座及訊號凸柱之半導體晶片組體
TW200929508A (en) Integrated circuit package system for electromagnetic isolation
TW200818435A (en) Metal core foldover package structures, systems including same and methods of fabrication
JPH07321250A (ja) 熱伝導体を備える玉格子アレー集積回路パッケージ
KR20070010915A (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
US9269685B2 (en) Integrated circuit package and packaging methods
JP2008258547A (ja) 半導体装置およびその製造方法
US9105562B2 (en) Integrated circuit package and packaging methods
US20080099903A1 (en) Stacked chip package, embedded chip package and fabricating method thereof
US9425116B2 (en) Integrated circuit package and a method for manufacturing an integrated circuit package
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
TW201941394A (zh) 線路基板、堆疊式半導體組體及其製作方法
TW200818423A (en) Thermally enhanced BGA packages and methods
TW200826261A (en) Thermally enhanced BGA package apparatus & method
JP4403821B2 (ja) パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体
JP2010114256A (ja) 半導体装置、および半導体装置の製造方法
TW200915443A (en) Manufacturing process and structure for a thermally enhanced package