TW200824072A - Carrier film and semiconductor package improving thermal dissipation - Google Patents
Carrier film and semiconductor package improving thermal dissipation Download PDFInfo
- Publication number
- TW200824072A TW200824072A TW095143104A TW95143104A TW200824072A TW 200824072 A TW200824072 A TW 200824072A TW 095143104 A TW095143104 A TW 095143104A TW 95143104 A TW95143104 A TW 95143104A TW 200824072 A TW200824072 A TW 200824072A
- Authority
- TW
- Taiwan
- Prior art keywords
- heat dissipation
- semiconductor package
- dielectric layer
- pins
- carrier film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
200824072 九、發明說明: 【發明所屬之技術領域】 載體,特別係有 以及使用該載膜 本發明係有關於一種半導體封裝之晶片 關於一種增進散熱效益之半導體封裴載瞑 之半導體封裝構造。 【先前技術】 Ο
依據半導體產品之適用性與用途變化之不同,其晶片載 體可以選用印刷電路板、導線架與薄型電路載膜,其中薄型 電路載膜具有可撓曲性與薄化的優點。,然而在習知的薄膜式 :導體封裝技術中,薄型電路載膜在有限的空間下其散熱效 月匕較差,導致特定發熱部位容易發生永久性變形。若是直接 附加外置散熱片在半導體封裝構造之一外露表面,例如貼附 在裸路的晶背或是封膠體之頂面,以增加散熱效果。但外置 散熱片會改變半導體封裝構造之外觀並增加了厚度與重 量,特別不適用在輕薄要求高的半導體封裝產品,例如薄臈 覆晶封裝構造(COF package, Chip-On-Film package)與捲帶 承載封裝構造(TCP, Tape Carrier Package)。 【發明内容】 ^本發明之主要目的係在於提供一種增進散熱效益之 半導艘封裳載膜及使用該載膜之封裝構造,藉由虛置引腳 耦合其中一側之引腳至位於另一側散熱圖案之配置方 式提供南密度排列引腳之導熱路徑,以更有效地辦 進其散熱效率。 本發明的目的及解決其技術問題是採用以下技術 5 200824072 方案來實現的。依據本發明,一種增進散熱效益之半導 體封裝載膜係包含-可撓性介電層、複數個引腳、至少 -散熱囷案以及至少一虛置引腳。該可撓性介電層係具 有上表面與一下表φ,該上表面係界定有—晶片設置區。 該些引腳係形成於該可撓性介電層之該上表面。該散熱圖 案係形成於該可撓性介電層之該上表面或該下表面。該虛置 引腳係經過該晶片言免置區並熱輕合⑽⑽叫c〇响d)其中 〇 至少—之該些51腳至該散熱圖案。此外,另揭示使用該半 導體封裝載膜之一半導體封 干导髖封裝構造。在不同實施例 •中,該散熱圖案與該虛置引腳係可形成於該可撓性介 ’ 電層之該下表面。 本發明的目的L甘# + β 、/、技術問題還可採用以下技 術措施進一步實現。 在前述的半導體封裝載財,該晶片設置區兩側往外可 區分有一輸入側與一輸出側。 I 在前述的半導體封裝載膜+ 唆 賴中該些引腳係可包含複數個 第一引腳及複數個第二引腳,i • 係形成於該可撓性介電層之 該上表面’且分別位於該輸人側與該輸出側。 在前述料㈣封裝制中,該虛置㈣係可熱耗合其 至> 一之該些第二引腳至該散熱圖案。 ’、’、’、 在前述的半導體封裴載膜 入側。 X散熱圖案係可位於該輸 在前述的半導體封裝裁膜中,該虛置引腳 可撓性介電層之該下表面。 、^成於該 6 200824072
在前述的半導體封裝載財,心撓 複數個通孔,以供該虛置引腳之_合連接。有 該虛置引腳係可形成於該 在前述的半導體封裝載膜中 可撓性介電層之該上表面。 在刖述的半導體封裝載膜中 被熱麵合連接之引腳之内端。 在前述的半導體封装載膜中 在前述的半導體封裝載膜中 在刖述的半導體封裝載膜中 可為同一金屬層結構。 該虛置引腳係可連接上述 該散熱圖案係可為島塊狀。 該散熱圖案係可為網狀。 該散熱圖案與該些引腳係 在前述的半導體封裝載 y ^ T J乃包含有一防銲層,其 係覆蓋該些引腳之一部份以及 仍W及該散熱圖案,該防銲層係具有 一開口,以界定該晶片設置區。 【實施方式】 i 依據本發明之第一具體實施例’揭示一種增進散埶 效益之半導體封裝載膜。如第1A2圖所示,該半導體封裝 載膜100主要包含—a 4 撓生W電層1 1 0、複數個引腳1 2 0 與130、至少一散熱圖帛14〇以及至少一虛置引腳 150。依引腳形成側位置不同,該些弓丨腳區分為複數個 第一引腳120與複數個第二引腳13〇。 該可撓性介電層110係具有一上表φ iu與_下表面 112 ’該上表面U1係界定有一晶片設置區ιΐ3。在本實施例 中’該晶片設置區113兩側往外可區分有—輸入側i "與一 輸出側115。通常該可撓性介電層UG之材f係可為聚亞酿 200824072 胺(polyimide,ΡΙ)或聚酯類(PET)等,作為該此 —一 腳 120、該些第二引腳130與該些散熱圖案140之載膜。 該些第一引腳120係形成於該可撓性介電層丨丨〇之今上 表面111並位於該輸入側114。該些第二引腳13()係形成於 該可撓性介電層110之該上表面U1並位於該輪出側115。 通常該些第二引腳130在數量上係遠多於該些第一引腳 120 ’而達高密度排列。 Ο
該散熱圖案140係形成於該可撓性介電層11〇之該上表 面m或該下表面112。該散熱圖案140係可位於該輸入側 114,相對於該輸出側115能具有更大的散熱設置空間,不 會影響該些第:引腳13G之高密度排列。在本實施例中, 該散熱圖案140係可為島塊狀。較佳地,該散熱圖案14〇、 該些第一引腳120與該些第二引腳13〇係可為同一金屬層結 構,以維持該半導體封裝載膜100之可撓曲性。 該虛置引腳15〇係經過該晶片設置1 1Π 至少-之該些引…130至該散熱圖案14二實: 例中,該虛置引腳15〇係可熱麵合其中至少—之該些第二引 腳130至該散熱圖案140。在本實施例中,該虛置引腳15( 係可形成於該可撓性介電層110之該下表面112。S,該可 撓性介電層110係可具有複數個通孔116,以供該虛置引腳 150之熱耦合連接。藉由該虛置引腳w耦合該些第二 引腳130至该散熱圊案14〇之配置可在不影響位於該 些輸出側之第二引…30之高密度配置,並提供該些 第一"引腳 1 3 0夕道办的 之導熱路徑,以更有效地增進其散熱效 200824072 率ο 在本實施例中,該半導體封裝載膜100係可另包含有一 防鲜層16G’其係覆蓋該些第—引腳12G與該些第二引腳13〇 之一部份以及該散熱圖案140,能防止該些第一引腳12〇與 该些第二引腳130外露被污染而短路,該防銲们60係具有 一開口,以界定該晶片設置區113。通常該防銲層160係可 為液態感光性銲罩層(Hquid ph〇t〇imagable s〇lder )感光性覆蓋層(photoimagable cover layer,PIC)、或可 為一般非感光性介電材質之非導電油墨或覆蓋層(c〇ver layer) °
依據本發明之第一具體實施例,該半導體封裝載膜 100可進一步應用於一半導體封裝構造。請參閱第2 圖 種半導體封裝構造係為薄膜覆晶封裝構造(c〇F
package),主要包含前述之半導體封裝載膜1〇〇及一晶 片1 〇。該晶片1 0係對應於該晶片設置區i i 3而設置 於該載膜1 00上。在本實施例中,該晶片i 〇係具有複 數個凸塊11,其係接合至該些第一引腳12〇與該些第 二引腳130。該封裝構造並可另包含有一封膠體2〇, 例如一種在固化前具高流動性之點塗膠體,其係形成 於該晶片1 0與該載膜i 00之間,以密封該些凸塊工i, 以防止水氣侵入產生水解。 在本發明之第一具體實施例’揭不另一種增進散熱 效益之半導體封裝載膜。如第3及第4圖所示,該半導體封 裝載膜200主要包含一可撓性介電層2丨〇、複數個引腳 200824072 220與230、至少一散熱圖案24〇以及至少一虛置引腳 250。該些可撓性介電層210係具有一上表面211與一下表 面2 12,該上表面2 11係界定有一晶片設置區2 j 3。該晶片 設置區213兩侧往外可區分有一輸入側214與一輸出側 215。該些引腳係可包含複數個第一引腳22〇及複數個第 二引腳230,其係形成於該可撓性介電層21〇之該上表面 211,且分別位於該輸入側214與該輸出側215。
該散熱圖案240係形成於該可撓性介電層21〇之該上表 面211或下表面212。在本實施例中,該散熱圖案24〇係可 為網狀。該虛置引腳250係熱耦合其中至少一之該些引腳 220與230至該散熱圖案24〇。在本實施例巾,該虛置引腳 250係可形成於該可撓性介電層21〇之該上表面2ΐι。該虛 置引腳250係可連接上述被熱耦合連接之第二引腳23〇之内 端而經過該晶片設置區21 3。 在本實施例中,1¾半導體封裝載冑20"系可另包含有一 防銲層260其係覆蓋該些第一引腳22〇與該些第二引腳 之一部份以及該散熱圖案24G,該防銲層26q係具有__開 口,以界定該晶片設晋F,η — 0Β 以 罝£ 21 3。該開口係顯露該些第一引腳 咖之内端與該些第二弓丨腳230之内端,以供一“ 3〇之複 數個凸塊31接合。因此’該半導體封裝載膜200可運用在 一薄膜式半導體封裝構造中,笛 再义宁如第4圖所示,該晶片30之 該些凸塊31係設置於該此第— 一弟一弓|腳230之顯露内端。該半 導體封裝構造可另包含一钮赚妙^ 封膠體40 ’其係可形成於該晶片 30與該載膜200之間,以宗射 乂在封該些凸塊3 1,提供適當的 200824072 封裝保護以防止電性短路與塵埃污染。 Γ c 在本發明之第三具體實施例,揭示另—種增進散執 效益之半導體封裝載臈。如第5圖所示,該半導體封裝載膜 300主要包含一可撓性介電層310、複數個引腳320與330 '、 至少-散熱圖貞340以及至少一虛置引腳35〇。該可撓性介 電層3 10係具有—上表面311與—下表面3 12,該上表面山 係界定有U設置區313。複數則腳係形成於該可挽性 介電層3U)之該上表面311。在本實施例中,該些引腳係可 包含複數個第一引腳320及複數個第二引腳33〇。該散熱圖 案340係形成於該可撓性介電層31〇之該下表面312。其中 該散熱圖案340係可為島塊狀或網狀。該虛置引腳35〇亦與 該散熱圖案340相同地形成於該可撓性介電層31〇之該下表 面312並經過該下表面312對應於該晶片設置區313之一區 域,以熱耦合其中至少一之該些引腳32〇與33〇至該散熱圖 案340。在本實施例中,該虛置引腳350係藉由該可撓性介 電層310之通孔314以熱耦合該些第二引腳330至該散熱圖 案340°該半導體封裝載膜300係可另包含有一防銲層36〇, 其係形成於該可撓性介電層31〇之該上表面311並局部覆蓋 該些第一引腳320與該些第二引腳330,並且該防銲層36〇 係具有一開口,其係顯露該些第一引腳320之内端與該些第 二引腳330之内端,以供一晶片5〇之複數個凸塊51接合。 因此,該半導體封裝載膜3 00可運用在一薄膜式半導體封裝 構造中’該晶片50之該些凸塊51係設置於該些第一引腳32〇 之顯露内端與該些第二引腳33〇之顯露内端。該封裝構造可 11 200824072 另包含有一封膠體60,例如一種在固化前具高流動性之點塗 膠體’其係密封該些凸塊51。 以上所述,僅是本發明的較佳實施例而已,並非對 本發明作任何形式上的限制,雖然本發明已以較佳實 轭例揭露如上’然而並非用以限定本發明,任何熟悉 本項技術者,在不脫離本發明之申請專利範圍内,所 Ο
作的任何簡單修改、等效性變化與修飾,皆涵蓋於本 發明的技術範圍内。 【圖式簡單說明】 第1圖·依據本發明之第一具體實施例,一種增進散熱效益 之半導體封裝載膜之頂面示意圖。 第2圖·依據本發明之第-具體實施例,使用該載膜之一半 導體封裝構造之局部截面示意圖。 第3圖·依據本發明之第二具體實施例,另一種增進散熱效 益之半導體封裝載膜之頂面示意圖。 第4圖:依據本發明之第二具體實施例,使用該載膜之一半 導體封裝構造之局部截面示意圖。 第5圖·依據本發明之第三具體實施例,使用另一種增進散 熱效益之半導體封裝載膜之一半導體封裝構造之 局部截面示意圖。 【主要元件符號說明】 1 〇 晶片 11 凸塊 2 0 封膠體 30 晶片 31凸塊 40封膠體 50 晶片 Η 凸塊 60 封膠體 12 200824072 100半導體封裝栽膜 110可撓性介電層m上表面 113晶片設置區 114輸入側 116通孔 120第一引腳 130第二引腳 150虛置引腳 160防銲層 200半導體封裝載膜 210可撓性介電層211上表面 2 1 3晶片設置區 2 14輸入侧 220第一引腳 230第二引腳 250虛置引腳 260防銲層 300半導體封裝載膜 31〇可撓性介電層311上表面 3 1 3晶片設置區 3 14通孔 320第一引腳 330第二引腳 I 350虛置引腳 360防銲層 112下表面 115輸出側 140散熱圖案 212下表面 215輸出側 240散熱圖案 3 12下表面 340散熱围案 13
Claims (1)
- 200824072 十、申請專利範園: 膜,包含: 面與一下表面,該上 一種增進散熱效益之半導體封裝載 一可撓性介電層,其係具有一上表 表面係界定有一晶片設置區; 複數個引腳’其係形成於該可撓性介電層之該上表面; 至少一散熱圖案’其係、形成於該可撓性介f層之該上表 面或該下表面;以及至少一虛置引腳,其係經過該晶片設置區並熱耦合 (themally coupied)其中至少一之該些引腳至該散熱圖 如申4專利圍第1項所述之增進散熱效益之半導體封 裝載膜,其中該晶片設置區兩側往外區分有—輸入側與 一輸出側。 、 如申明專利範圍第2項所述之增進散熱效益之半導體封 f載膜其中5亥些引腳係包含複數個第一引腳及複數個 第一引腳,其係形成於該可撓性介電層之該上表面,且 分別位於該輸入側與該輸出側。 申明專利範圍第3項所述之增進散熱效益之半導體封 裝載膜,其中該虛置引腳係熱耦合其中至少一之該些第 二引腳至該散熱圖案。 5如申4專利範圍第4項所述之增進散熱效益之半導體封 裳載膜其中该散熱圖案係位於該輸入側。 申清專利範圍第1項所述之增進散熱效益之半導體封 裝載膜,其中該虛置引腳係形成於該可撓性介電層之該 14 200824072 下表面。 如申#專利範圍第6頊所述之增進散熱效益之丰導體封 裝載膜,其中該可撓性介電層係具有複數個通孔,以供 該虛置引腳之熱耦合連接。 申叫專利圍第1項所述之增進散熱效益之半導體封 裝載膜,其中該虛置引腳係形成於該可撓性介電層之該 上表面 〇 (1 9、〜中請專利範圍帛8項所述之增進散熱效益之半導體封 裝載膜,其中该虛置引腳係連接上述被熱耦合連接之引 腳之内端。 10、如申請專利範圍第丨項所述之增進散熱效益之半導體封 裝載膜’其中該散熱圖案係為島塊狀。 11、如中請專利_第i項所述之增進散熱效益之半導體 封裳載膜,其中該散熱圖案係為網狀。 ( 12、如申請專利範圍第1項所述之增進散熱效益之半導體 封裝載膜,其中該散熱圖案與該些引腳係為同一金屬層 結構。 曰 13、如申請專利範圍第i項所述之增進散熱效益之半導體 封裝载膜,另包含有一防銲層,其係覆蓋該些引腳之一 部份以及該散熱圖案,該防銲層係具有一開口,以界定 該晶片設置區。 14種半導體封裝構主I包含-如申請專利範圍第】 項所述之半導體封裝載膜及一晶片,其中該晶片係對應 於該晶片設置區而設置於該載膜上。 15 200824072 15、 如申巧專利範圍第14項所述之半導體封裝構造,其中 該晶片係具有複數個凸塊,其係接合至該些引腳。 16、 如申請專利範圍第15項所述之半導體封裝構造,另包 含有-封膠體’其係、形成於該晶片與該載膜之間,以密 封該些凸塊。 17、 -種增進散熱效益之半導體封I制,包含··一可挽性介電層,其係、具有-上表面與-下表面,該上 表面係界定有一晶片設置區; 複數個引腳,其係形成於該可撓性介電層之該上表面; 至少-散熱圖案,其係形成於該可撓性介電層之該下表 面;以及 至少-虛置引腳,其係、形成於該可撓性介電層之該下表 面並經過該下表面對應於該晶片設置區之一區域,以熱 耦口其中至少-之該些引腳至該散熱圖案。 18、如申請專利範圍第17項所述之增進散熱效益之半 封裝載膜,其巾該散熱圖案係為s塊狀。 ^如申請專利範圍第17項所述之增進散熱效益 封裝載膜,其中該散熱圖案係為網狀。 體 16
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095143104A TWI362093B (en) | 2006-11-21 | 2006-11-21 | Carrier film and semiconductor package improving thermal dissipation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095143104A TWI362093B (en) | 2006-11-21 | 2006-11-21 | Carrier film and semiconductor package improving thermal dissipation |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200824072A true TW200824072A (en) | 2008-06-01 |
TWI362093B TWI362093B (en) | 2012-04-11 |
Family
ID=44771396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095143104A TWI362093B (en) | 2006-11-21 | 2006-11-21 | Carrier film and semiconductor package improving thermal dissipation |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI362093B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103794570A (zh) * | 2012-10-29 | 2014-05-14 | 威盛电子股份有限公司 | 芯片封装结构及封装用线路板制造方法 |
TWI509756B (zh) * | 2013-09-30 | 2015-11-21 | Chipmos Technologies Inc | 薄膜覆晶封裝結構 |
-
2006
- 2006-11-21 TW TW095143104A patent/TWI362093B/zh not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103794570A (zh) * | 2012-10-29 | 2014-05-14 | 威盛电子股份有限公司 | 芯片封装结构及封装用线路板制造方法 |
TWI509756B (zh) * | 2013-09-30 | 2015-11-21 | Chipmos Technologies Inc | 薄膜覆晶封裝結構 |
Also Published As
Publication number | Publication date |
---|---|
TWI362093B (en) | 2012-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI353047B (en) | Heat-dissipating-type semiconductor package | |
TWI333270B (en) | Flip chip contact (fcc) power package | |
JP2881575B2 (ja) | ヒートシンク付着ボールグリッドアレイ半導体パッケージ | |
US7049696B2 (en) | IC package with electrically conductive heat-radiating mechanism, connection structure and electronic device | |
TWI362724B (en) | Semiconductor device and packaging structure therefor | |
JP2008091714A (ja) | 半導体装置 | |
TWI413221B (zh) | 電子封裝結構 | |
US20080211079A1 (en) | Heat dissipation methods and structures for semiconductor device | |
TWI551198B (zh) | 具散熱功能之印刷電路板結構 | |
JP2001291793A (ja) | 半導体装置及びその製造方法 | |
TW200411871A (en) | Thermal-enhance package and manufacturing method thereof | |
TWI359483B (en) | Heat-dissipating semiconductor package and method | |
TWI509756B (zh) | 薄膜覆晶封裝結構 | |
TW200416989A (en) | Semiconductor device and method therefor | |
TW200824072A (en) | Carrier film and semiconductor package improving thermal dissipation | |
JP3922809B2 (ja) | 半導体装置 | |
JPH06268109A (ja) | 半導体チップおよびこの半導体チップを組み込んだ電子装置 | |
TW200807644A (en) | Cooling module against esd and electronic package, assembly, and system using the same | |
CN101231989B (zh) | 增进散热效益的半导体封装载膜与封装构造 | |
TW201644328A (zh) | 晶片封裝結構 | |
TWI282159B (en) | Thermally enhanced thin flip-chip package | |
JP2002319781A (ja) | 電子部品実装モジュール | |
TWI557856B (zh) | 積體電路元件及其封裝結構 | |
KR101279469B1 (ko) | 방열성을 향상시킨 칩 온 필름 패키지 | |
JP2008166711A (ja) | 半導体装置およびその製造方法並びに半導体装置の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |