TW200822726A - Solid-image-pickup device, image-pickup device, and method of driving solid-image-pickup device - Google Patents

Solid-image-pickup device, image-pickup device, and method of driving solid-image-pickup device Download PDF

Info

Publication number
TW200822726A
TW200822726A TW096136477A TW96136477A TW200822726A TW 200822726 A TW200822726 A TW 200822726A TW 096136477 A TW096136477 A TW 096136477A TW 96136477 A TW96136477 A TW 96136477A TW 200822726 A TW200822726 A TW 200822726A
Authority
TW
Taiwan
Prior art keywords
count
counter
analog
counting
period
Prior art date
Application number
TW096136477A
Other languages
English (en)
Other versions
TWI353176B (en
Inventor
Tadayuki Taura
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200822726A publication Critical patent/TW200822726A/zh
Application granted granted Critical
Publication of TWI353176B publication Critical patent/TWI353176B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/1023—Offset correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

200822726 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種固態影像拾取裝置，其組態以藉由使 用複數個配置成矩陣形式的像素將一入射光量轉換成為一 電氣信號；一種影像拾取裝置；及一種驅動該固態影像拾 取裝置的方法。 【先前技術】 ’’W· Yang等人，”一整合800 x600 CMOS影像系統"，國 際固態電路學會（ISSCC)技術論文摘要第304-305頁，1999 年二月”中揭示一裝設於一已知串聯/並聯類比至數位轉換 器（以下簡稱為ADC)上的互補金氧半導體（CMOS)影像感測 器。圖7係說明該已知串聯/並聯ADC上裝設有一 CMOS影 像感測器之組態的方塊圖。即是，包括一光二極體及一像 素間放大器的單位像素12係配置成矩陣形式，以致形成一 像素陣列11。 該ADC包括一比較器13，其組態以比較一產生自一數位 至類比轉換器（以下簡稱為DAC)19的參考電壓RAMP與經 由行線路VO、VI等等獲自用於各列線路HO、H1等等之單 位像素12的類比信號；及一記憶體裝置5 1，其將資料儲存 於由一計數器52獲得之一計數結果上，該計數器52係組態 以計數一比較時間。該ADC包括一 η位元數位信號轉換功 能。該比較器13及該記憶體裝置51係配置用於各該等行線 路VO、VI等等，使得形成一串聯/並聯ADC組塊54。 一水平輸出線路55包括一具有寬度2η位元的水平輸出線 122608.doc 200822726 路及對應於輸出線路的2n感測電路、—減法電路53及一輸 出電路s外，由於一控制電路用以循序讀取自該像素陣 歹J11輸出的仏虎’所以配置一經組態用以產生一内部時脈 信號的計時控制電路20， 列掃描的列掃描電路丨8， 或行掃描的行掃描電路i 7。 將參考圖8的時序圖及圖 一經組態用以控制列位址及/或 及一經組態用以控制行位址及/
7的方塊圖描述上述已知CMOS 影像感測器的操作。在具穩定性的第一時間，自提供於一 任意列HX上至行線路VG、VI等等的單位像素12讀取電氣 信號之後，該DAC 19輸人_隨時間改變的階梯狀波形至 4AMP’當作—參考電壓，且該比較㈣比較該參考電 壓與該任意行線路νχ的電壓。此時，由於當該階梯狀波形 係輸入至該RAMP，所以該計數器52執行第一計數。 田。亥RAMP的電壓係等同於該任意行線路％的電壓時， 該比較器13的-輸出會反轉。此時，對應於比較週期之計 數值上的資料會儲存在該記憶體裝置51内。在執行第一讀 取時，會讀取該等單位像素12的重設成分Δν。每一該2 重設成分Δν包含-雜訊’作為—偏移成分，彡中雜訊隨 δ亥專早位像素12而有所不同。 然而，由於該等重設成分Λν之雜訊變化通t係不㈣ 的，且重設位準對於所有像素12係共同的，所以幾乎已知 該任意行線路Vx之一輸出值。隨後，當執行該等重設成分 △v的第一讀取時，藉由調整RAMP電壓而減少比較週期: 因此根據上述已知範例，使該等重設成分Δν之間的一比 122608.doc 200822726 車乂 n於對應至7位元的計數週期（128時脈信號）。 在第一頃取時間，除了讀取該等重設成分Δν之外，還 項取對應於各該等單位像素12之一入射光量的信號成分， 1執仃與用於執行該第_讀取之操作相同的操作。也就是 兒在具穩疋性的第二時間，自提供於該任意列Ηχ上至該 等订線路VG、VI等等的單位像素12讀取電氣信號之後， A DAC 19輸入隨時間改變的階梯狀波形至該RAMp，當作 該參考電壓，且該比較器13比較該參考電壓與該任意行線 路Vx的電壓。 此時，由於當該階梯狀波形係輸入至該RAMP，所以該 δ十數益52執行第二計數。當該RAMP的電壓係等同於該任 意行線路的電壓時，該比較器13的一輸出會反轉。此 時，對應於比較週期之計數值上的資料會儲存在該記憶體 裝置51内。同時，在第_計數之值上的資料及在第二計數 之值上的資料會儲存在該記憶體裝置51内的不同位置處。 在上述AD轉換週期結束後，該行掃描電路17經由&水 平輸出線路55，發射由第一計數獲得且儲存在記憶體裝置 51中的η位元數位信號及由第二計數獲得且儲存在記憶體 裝置51中的η位元數位信號至該減法電路53，使得由該第 一計數獲得的該等η位元數位信號從由該第二計數獲得的 該等η位元數位信號循序減去，且發射至外部。之後^循 序針對各列執行上述操作，使得產生一二維影像。 【發明内容】 然而，上述CMOS影像感測器具有下列問題。即是，複 122608.doc 200822726 數個時脈信號Cki應該要發射到計數器。另外，當自該等 行讀取信號時，在同一時間週期中會對該等行同時執行計 數操作，其會增加功率消耗。另外，由於該等時脈信號 Cki應為同步，所以時脈速度對CMOS影像感測器的操作會 加諸限制。 因此，根據本發明一項具體實施例的固態影像拾取裝置 包括複數個配置成矩陣形式的像素，該複數個像素係經組 態用以將一入射光量轉換成一電氣信號；複數個第一類比 至數位轉換器，其配置用於第一組列及/或行，該等第一 類比至數位轉換器係經組態用以將一自該像素獲得的類比 信號轉換成一數位信號；複數個第二類比至數位轉換器， 其配置用於第二組列及/或行，該等第二類比至數位轉換 器係經組態用以將另一自該像素獲得的類比信號轉換成另 一數位信號；複數個第一計數器，其執行用於一由該第一 類比至數位轉換器獲得之第一數位轉換結果的計數；複數 個第二計數器，其執行用於一由該第二類比至數位轉換器 獲得之第二數位轉換結果的計數；及一控制裝置，其經組 態用以分別控制一第一計數週期（該第一計數器執行該第 一數位轉換結果的計數）及一第二計數週期（該第二計數器 執行該第二數位轉換結果的計數）。 根據上述具體實施例，分別控制該第一計數週期及該第 二計數週期。因此，該第一計數器執行一計數週期前半段 的计數，而該第二計數器執行相同計數週期後半段的計 數’當作互補計數，以至於可減少在相同計數週期中同時 122608.doc -9- 200822726 操作的計數器數量。 口此，根據本發明一項具體實施例，可提供該計數器作 為非同步δ十數器，使得僅有一個時脈信號會被發射，藉 此減少功率消耗。另外’由於時脈信號不應該為同步的， 所以不會限制時脈速度。另彳，該計數係針對在該計數週 期的别半段及後半段之各個中的一組行及/或列執行，以 至於會-起聯合執行前半段計數及後半段計數。因此，會 持平基於輸人位準而操作㈣數器數量，且功率消耗亦會 被持平。 【實施方式】 以下將參考附圖描述本發明的具體實施例。圖丨係說明 本發明第-具體實施例的方塊圖。^中，會以相同的參 考數字表示與已知範例之零件相同的零件。 即是，在一相關於第一具體實施例的固態影像拾取裝置 (CMOS影像感測器）中’包括—光二極體及—像素間放大 器的單位像素12係配置成矩陣形式，以致形成一像素陣列 11 〇 各ADC 21a及21b包括一比較器13，其經組態用以比較 由一數位至類比轉換器（以下簡稱為DAC)19產生的一參考 電壓RAMP與經由杆線路V0、…等等獲自用於各列線路 HO、H1等等之單位像素12的類比信號；及一非同步上/下 數計數器61，其經組態用以計數比較時間。各ADC 2丨&及 21b具有一η位元數位信號轉換功能，且ADC 2U或ADc 21b係提供用於各行線路V0、V1等等，藉以產生一串聯/並 122608.doc •10- 200822726 聯ADC組塊54。 具體而言’根據上述具體實施例，ADC 2 la及ADC 2 lb 各包括該非同步上/下數計數器61，代替使用在已知範例 中的記憶體裝置5 1。另外，與ADC 21 a相比，ADC 21 b具 有一反轉電路23，且例如ADC 21a係提供用於偶數行而 ADC 2lb係提供用於奇數行，藉此產生該串聯/並聯adc組 塊54。隨後，在一比較信號c〇MP〇UT0及一比較信號 xCOMPOUTl間具有一反轉關係，該等信號係輸出作為一 比較結果。 另外’由於一控制電路係經組態用以循序讀取發射自該 像素陣列11的信號，所以各提供：一計時控制電路2〇經組 態用以產生一内部時脈信號；一列掃描電路18經組態用以 控制一列位址及/或列掃描；及一行掃描電路17經組態用 以控制一行位址及行掃描。 在上述CMOS影像感測器中，於該計時控制電路2〇決定 的預定時間讀取該等電氣信號用於各列，該等電氣信號對 應至一由該像素陣列11中提供之該等單位像素12捕捉的入 射光量。計數該等讀取電氣信號用於各行，及循序輸出作 為數位信號。在上述具體實施例中，偶數行係決定成該第 一組及奇數行係決定成該第二組，且在相同讀取週期内的 不同時間’計數自該第一組輸出的該等數位信號及自該第 二組輸出的該等數位信號。 將參考圖2的時序圖及圖丨的方塊圖描述根據上述具體實 施例之CMOS影像感測器的操作。在具穩定性的第一時 122608.doc -11 - 200822726 間，自提供於一任意列Hx至行線路V〇、V2等等上的單位 像素12讀出電氣信號之後，一參考電壓11八]^1>係自dac w 的輸出端輸出。該參考電壓RAMP的功用係作為一參考電 壓REF，且係輸入為一階梯狀波形。該比較器比較該參 考電壓REF及一任意行線路Vx的電壓。 首先，將描述ADC 2U的操作。該非同步上/下數計數器 61係處於向下計數狀態巾，且執行第_讀取（重設計數卜 當該參考電壓REF變成等量於該任意行線路νχ(例如行線 路V0)的電壓時’自該比較器13輸出的比較信號 COMPOUTO(圖2的一信號c〇Mp〇UTe)會被反轉，進而停 止向下計數操作且儲存計數值。 此時’非同步上/下數計數器61的初始值係決定成他轉 換階段的最小冑，如”〇”。在重設計數器週期期間，讀取 Γ位像素12的重設成分_。之後，當該等行線路V0、V2 專等穩定後，根據入射氺旦袖/一 ^ 射光里執订第二讀取（資料計數）。 在資料計數器週期湘„，办^ ^ 、J d間，參考電壓RAMp係輸入成參考 電壓REF，且該屮私毋，，， 車乂益13比較該參考電壓REF及各該等任 思行線路V 0、V 2蓉望从币r 以等4的電壓。就在當輸入該參考電壓 RAMP的階梯狀波形的 寻各5亥等非同步上/下數計數器 61執行向上計數。卷兮矣 田μ 4考電壓REF之值變成等值於該行 線路Vx的電壓之值眸， 、自该比較器13輸出的比較信號 COMPOUTO被反轉，日紗七 ^ 儲存對應至比較週期的計數值。 ADC 21 a在母一曹讲斗去i 口。 ^ 叹叶數器週期及資料計數器週期的前半 ^又執行計數操作。 122608.doc 200822726 接下來，將描述ADC 2lb的操作。該非同步上/下數計數 器61係處於向上計數狀態中，且執行第一讀取（重設計 數）。當該參考電壓REF及該任意行線路Vx的電壓變成彼 此等值時’自該比較器13輸出的一比較信號COMPOUT1會 被反轉。另外，該非同步上/下數計數器61基於一發射自 该反轉電路23的反信號xC0MP0UT1(圖2中的 xCOMPOUTo)開始執行向上計數操作，且儲存在該重設計 數益週期期間獲得的一互補值，作為該計數值。 此時，非同步上/下數計數器6丨的初始值係決定成AD轉 換階段的最大值，如"4095”。在重設計數器週期期間，讀 取單位像素12之重設成分Δνι的資料。之後，當該等行線 路VI、V3等等穩定後，根據入射光量執行第二讀取（資料 計數）。 在貧料計數器週期期間，參考電壓RAMp係輸入成參考 電壓REF，且一比較器21比較該參考電壓REF及各該等任 意行線路V1、V3等等的電壓。就在當輸入該參考電壓 RAMP的階梯狀波形的同時，各該等非同步上/下數計數器 61執行向下計數。當該參考電壓REF的值變成等值於該行 線路Vx之電壓的值時，會反轉自該比較器13輸出的比較信 號COMPOUT1。另外，基於發射自該反轉電路以的反信號 xCOMPOUT1而儲存對應至該比較週期的計數值。該adc 2 1 b在每一重设计數器週期及資料計數器週期的後半段（互 補）執行計數操作。 另外，根據輸入位準（亮度）而決定要執行計數操作的週 122608.doc -13 - 200822726 期。例如，當輸入位準為高時（光線明亮），在資料計數器 週期的前半段執行計數操作的ADC 21a會執行計數操作： 達-段時間週期，而ADC 21b會執行計數操作達—較短時 間週期。由於ADC 21a及ADC 21b以上述方式彼此互補， 故可持平功率消耗。 儲存在該非同步上/下數計數器61的計數值會由行掃描 電路17掃描，且㈣_水平輸线路55㈣作為—數位信 號。之後，循序針對各列執行上述操作，使得產生一二维 影像。 v 圖3係明確說明上述具體實施例的時序圖。此處，例 如，各該等行線路乂〇及¥1的重設計數值係1〇〇，而各該等 行線路V0及VI的資料計數值係2〇〇〇。 首先將描述預備128個時脈信號作為該重設計數器週 期。就在當開始該等128個時脈信號輸入的同時，該比較 器13比較該參考電壓RAMp及該行線路v〇的電壓。此處， 由於提供輸入至該計數器的upD〇WN信號作為一 DOWNcount週期，故執行向下計數操作。另外，由於該重 設計數值為100，該比較器輸出在當輸入第1〇〇個時脈信號 時會被反轉，進而停止向下計數操作且儲存計數值_100。 接著，該比較器13比較該參考電壓RAMP及在相同重設 什數裔週期内之行線路\^的電壓。此處，由於提供輸入至 該計數器的xUPDOWN信號作為一 UPcount週期，故執行向 上什數操作。另外，由於該反轉電路23反轉一比較器輸 出，該向上计數操作會從第1〇〇個時脈信號輸入時開始， 122608.doc -14- 200822726 使得該參考電壓RAMP及該行線路V1的電壓被反轉，且執 行計數直到輸入該重設計數器週期的第128個時脈信號為 止。因此，維持表達式128_1〇〇=28，以便儲存“個時脈信 號。即，在该行線路¥〇及V1之重設計數器週期的前半段 中’會什數行線路v〇的重設成分。另外，在上述重設計數 益週期的後半段中，會計數行線路VI的重設成分。即，不 會在同一時間計數兩重設成分。 接下來’在貧料計數器週期中預備4096 +128個時脈信 號。就在當開始該等4096+128個時脈信號輸入的同時，該 比較器13比較該參考電壓RAMp及該行線路v〇的電壓。此 處’由於提供輸入至該計數器的UPD0 WN信號作為該 UPcount週期，故執行向上計數操作。另外，由於資料計 數值為2000，該比較器輸出係在第2000個時脈信號輸入時 决疋且彳τ止該專向上計數操作。此時，由於儲存重設計 數值-100，所以該計數器之一輸出值係決定成藉由自·1〇〇 向上計數最多2000((-100)+2000)所計算的19〇〇。 接著’該比較器13比較該參考電壓ramp及在相同資料 計數器週期内之行線路¥1的電壓。此處，由於提供輸入至 該計數器的xUPD0WN信號作為該D〇WNc〇unt週期，故執 订向下計數操作。另外，由於該反轉電路23反轉該比較器 輸出’该等向下計數操作會從第2〇〇〇個時脈信號輸入時開 始’使得該參考電壓RAMP及該行線路VI的電壓被反轉， 且執行计數直到輸入該重設計數器週期的第4〇96+128個時 脈L就為止。因此，維持表達式4〇96+128_2〇〇〇=2224，以 122608.doc -15- 200822726 便向下計數2224個時脈信號。此時，由於重設計數器之值 為4124:所以該計數器之—輸出值係決定成藉由自4124向 下計數最多2224(4124-2224)所計算的19〇〇。 每一重設計數11週期及資料計數器週期係分成前半段週 期及後半段週期，且在前半段週期中執行用於偶數行（如 行V0)的計數，及在後半段週期中執行用於奇數行（如行 VI)的計數。因此，在每—計數器週射，不會同時操作 兩計數器組，使得減少功率消耗。 圖4係說明本發明第二具體實施例的方塊圖。如同在第 -具體實施例中的情況般，—相關於第二具體實施例的固 態影像拾取裝置（C刪影像感測器）包括了具有光二極體 及像素間放大器的單位像素12。該等單位像素⑽配置成 矩陣形式’使得形成像素陣列1 1。 另外’相關於第二具體實施例的該固態影像拾取裝置係 與相關於第-具體實施例的該固態影像拾取裝置相同，其 中各該等ADC仏及川包括該比較器13，其經組態用以： 較產生自該DAC 19的該等參考電独AMp、與獲自經由該 等行線路VG、VI等等用於各該等列線路HQ、Ηι等等之單 位像素12的該等類比信號；及該非同步上/下數計數器 61 ’其經組態用以計數該比較時間。各該等adc仏及2ib 具有該η位元數位信號轉換功能，且ADc 2u或adc 2^係 提供用於各行線路V0、V1等等，藉以產生該串聯/並聯 ADC組塊54。 而’相關於第二具體實施例的該固態影像拾取裝置亦 122608.doc -16 - 200822726 與相關於第一具體實施例的該固態影像拾取裝置有如下差 異。即’對於包括該反轉電路23的ADC 21b，在該非同步 上/下數計數器61的輸出側後階中提供一反轉電路Q 。隨 後，透過向上計數獲得一輸出，且透過向下計數獲得一輸 出，該等輸出係自該等ADC 21a及21b之該非同步上/下數 計數器視為彼此相同發送，並輸出至一單一輸出線路。然 後’基於一計時信號反轉該反轉電路62且僅輸出該 21 b的輸出。
r -I 將參考圖5的時序圖及圖4的方塊圖描述根據上述具體實 施例之CMOS影像感測器的操作。在具穩定性的第一時 間，自提供於該任意列Hx至行線路V0、V2等等上的單位 像素12讀出電氣信號之後，自DAC 19的輸出端輸出該參 考電壓RAMP。該參考電壓RAMp的功用係作為該參考電 壓REF，且係輸入為階梯狀波形。該比較器丨3比較該參考 電壓REF及該任意行線路vx的電壓。 ^ 首先，將描述ADC 21 a的操作。該非同步上/下數計數器 61係處於向下計數狀態中，且執行第一讀取（重設計數卜 當該參考電壓REF變成等值於該任意行線路νχ(例如行線 路vo)的電壓時，自該比較器13輸出的比較信號 COMPOUTO(圖5的信號C0MP0UTe)會被反轉，使得停止 向下計數操作且儲存計數值。 此日守’非同步上/下數計數器61的初始值係決定成Ad轉 換階段的最小值，如"〇”。在重設計數器週期期間，讀取 單位像素12的重設成分Δν〇。之後，當該等行線路v〇、V2 122608.doc -17- 200822726 等等穩定後，根據入射光量執行第二讀取（資料計數）。 在貧料計數器週期期間，參考電壓RAMP係輸入成參考 電壓REF，且該比較器13比較該參考電壓REF及各該等任 意行線路VO、V2等等的電壓。就在當輸入該參考電壓 RAMP的階梯狀波形的同時，各該等非同步上/下數計數器 61執行向上計數操作。當該參考電壓REF之值變成等值於 該行線路Vx的電壓之值時，自該比較器13輸出的比較信號 COMPOUTO被反轉，且儲存對應至該比較週期的計數值。 ADC 21a在每一重設計數週期及資料計數週期的前半段内 執行計數操作。 接下來，將描述ADC 21b的操作。該非同步上/下數計數 器61係處於向下計數狀態中，且執行第一讀取（重設計 數）^該參考電壓Ref及該任意行線路νχ的電壓變成彼 此等值時，自該比較器13輸出的該比較信號C〇Mp〇UT1會 被反轉。另外，該非同步上/下數計數器61基於發射自該 反轉電路23的反信號xC〇Mp〇UT1(圖5中的xC〇Mp〇UT〇) 開始執行向下計數操作，且儲存該重設計數器週期的互補 值作為該計數值。 此時’非同步上/下數計數器61的初始值係決定成Ad轉 換1¾ &的最小值，如”〇，，。在重設計數器週期期間，讀取 單位像素12之重設成分Δνι之互補的資料。之後，當該等 仃線路VI、V3等等穩定後，根據入射光量執行第二讀取 (資料計數）。 在貝料計數器週期期間，參考電壓ramp係輸入成參考 122608.doc •18- 200822726 電壓REF，且該比較器21比較該參考電壓ref及各該等任 意行線路VI、V3等等的電壓。就在當輸入該參考電麼 RAMP的階梯狀波形的同時，各該等非同步上/下數計數器 61執行向上計數。當該參考電壓REF的值變成等值於該行 線路Vx之電壓的值時，會反轉自該比較器13輸出的比較信 號COMPQUT1。另外，基於發射自該反轉電物的反信號 xCOMPOUTl而儲存對應至該比較週期的計數值。該 21b在每一重設計數器週期及資料計數器週期的後半段（互 補）中執行計數操作。 另外，根據輸入位準（亮度）而決定要執行計數操作的週 ^例如，¥輸入位準為高時（光線明亮），在資料計數琴 週期的前半段執行計數操作的ADC 2U會執行計數操作長 達一段時間週期，而ADC 21b會執行計數操作達一較短^ 間週期。由於ADC 2U及ADC 21bg上述方式彼此互補， 故可持平功率消耗。 儲存在該非同步上/下數計數器61的計數值會由行掃描 電路17掃描，且經由該水平輸出線路55輸出作為一數位信 唬。在該情況中，只有當該計數器輸出對應至各該等行線 路VI、V3等等時，該反轉電路㈣最大值減去該計數器 輸出之值，且輸出相減結果的資料作為該數位信號。之 後，循序針對各列執行上述操作，使得產生該二維影像。 圖6係明確說明上述具體實施例的時序圖。此處，例 如，各該等行線路V0及VI的重設計數值係1〇0，而各該等 打線路V0及VI的資料計數值係2000。 122608.doc •19- 200822726 首先’將描述預備128個時脈信號用於該重設計數器週 期的一範例。就在當開始該等128個時脈信號輸入的同 時，該比較器13比較該參考電壓RAMp及該行線路v〇的電 壓。此處，執行該等向下計數操作。另外，由於該重設計 數值為1 〇〇，該比較器輸出在當輸入第100個時脈信號時會 被反轉，進而停止向下計數操作且儲存計數值_1〇〇。 接著，该比較器13比較該參考電壓RAMp及在相同重設 計數器週期内之行線路以的電壓。當完成上述比較時，該 比較器輸出會由該反轉電路23反轉。因此，該等向下計數 操作會從第100個時脈信號輸入時開始，使得該參考電壓 RAMP及該行線路丨的電壓被反轉，且執行計數直到輸入該 重設計數器週期的第128個時脈信號為止。因此，維持表 達式128-100=28，使得藉由最多_時脈信號執行向下計 數，且儲存值-28。即，在提供用於該等行線路V0及VI之 重叹计數斋週期的前半段中，會計數行線路v〇的重設成 分。另外，在上述重設計數器週期的後半段中，會計數行 線路VI的重⑦成分。即，不會在同—時間計數兩重設成 。接>下來，在資料計數器週期中預備4096+128個時脈信 號。就在當開始上述時脈信號之輸人的同時，該比較器13 比較該參考電®RAMP及該行線路V0的電壓。此處，執行 4等向上5十數才呆作。另外，由於資料計數值為2000，該比 較器輸出係在第2_個時脈信號輸入時決定，且停止該等 向上e十數#作。此時’由於儲存重設計數值-100作為該計 122608.doc 200822726 數器輸出，所以該計數器之一輸出值係決定成藉由自_1〇〇 向上計數最多2000((-1〇〇)+2000)所計算的1900。
接著，該比較器13比較該參考電壓RAMP及在相同資料 計數器週期内之行線路VI的電壓。根據上述比較，該比較 器輸出會由該反轉電路23反轉。因此，該等向上計數操作 會從第2000個時脈信號輸入時開始，使得該參考電壓 RAMP及該行線路V1的電壓被反轉，且執行計數直到輸入 對應至该資料計數週期的第4〇96+128個時脈信號為止。隨 後，維持表達式4096+128-2000=2224，以便向上計數2224 個時脈信號。 由於重5又汁數器之值為_28，故該計數器之 此處 出值係決定成藉由自_28向上計數最多2224((_28)+2224)所 計算的2196。此處，提供於該後階中的反轉電路^自最大 值減去該計數器輸出之值，且輸出相減結果的資料作為最 終計數器輸A。料表料4G96_2196 = _，使得該計數 器輸出之值變成1900。 每一重設計數器週期及資料計數器週期係分成前半段週 期及後半段週期，且在前半段週期中執行用於偶數行(如 灯V0)的計數，及在後半段職中執行詩奇數行（如行 V?的::數。：此’在每一計數器週期中，不會同時操作 兩计數器，使得減少功率消耗。 ” 熟習此項技術者應㈣根據料要Μ其㈣素， 修改、組合、次組合及變更均可口 專利範圍或其等效物的範疇内。 -在隨附申請 122608.doc 200822726 【圖式簡單說明】 圖1係說明本發明第一具體實施例的方塊圖； 圖2係u兒明根據該第一具體實施例之一 CM〇s影像感測器 操作的時序圖； 圖3係明確說明該第一具體實施例的時序圖； 圖4係說明本發明第二具體實施例的方塊圖； 固5係說明根據該第二具體實施例之一 cM〇s影像感測器 操作的時序圖； Θ 6係明確說明該第二具體實施例的時序圖； 圖7係說明一已知串聯/並聯ADC上裝設有一 cm〇s$像 感測器的方塊圖；以及 圖8係說明該已知CM0S影像感測器之操作的時序圖。 【主要元件符號說明】 11 像素陣列 12 單位像素 13 比較器 17 行掃描電路 18 列掃描電路 19 數位至類比轉換器（DAC) 20 計時控制電路 21a 類比至數位轉換器（ADC) 21b 類比至數位轉換器（ADC) 23 反轉電路 51 記憶體裝置 122608.doc -22- 200822726 52 計數器 53 減法電路 54 串聯/並聯ADC組塊 55 水平輸出線路 61 非同步上/下數計數器 62 反轉電路 ( 122608.doc -23-

Claims (1)

  1. 200822726 十、申請專利範圍： 一種固態影像拾取裝置，其包括： 处複數個配置成矩p車形式的像素，該複數個像素係經組 態用以將一入射光量轉換成一電氣信號； 複數個第一卖員比至數位轉換器，其酉己置用於一第一組 或行該專第一類比至數位轉換器係經組態用以將 一自該像素獲得的類比信號轉換成一數位信號；
    後數個第二類比至數位轉換器，其配置用於一第二組 列及/或仃，該等第二類比至數位轉換器係經組態用以將 另自该像素獲得的類比信號轉換成另一數位信號； 複數個第一 δ十數器，其執行用於一由該第一類比至數 位轉換器獲得之第一數位轉換結果的計數； 複數個第二計數器，其執行用於一由該第二類比至數 位轉換器獲得之第二數位轉換結果的計數；以及 一控制裝置，其經組態用以分別控制一第一計數週 期，其中該第一計數器執行用於該第一數位轉換結果的 十數，及控制一第二計數週期，其中該第二計數器執 行用於該第二數位轉換結果的該計數。 2·如％求項1之固態影像拾取裝置，其中該第一計數器及 忒第一計數器經配置使得該第一計數器及該第二計數器 彼此相鄰。 如明求項1之固態影像拾取裝置，其中該第一類比至數 位轉換器之一輸出的相位係該第二類比至數位轉換器之 一輸出的一相位的反轉。 122608.doc 200822726 4·如請求们之固態影像拾 及該第二計數週期彼此互補置…弟-計數週期 5·如請求項丨之固態影像拾取裝置， 數二?第一計數器執行-經由執行用於第-時間之計 及執Γ仔之精值的弟—向上計數及/或第—向下計數， 及執仃一經由執行用於第二時 的第二向下古十數及/H ^門之。十數而獲侍之計數值 下⑭Γ 向上計數，以便執行該第二向 。數’作為該第一向上計數的倒數 向上計數，作為該第-向下計數的倒數，·：及“一 計==二計數器執行經由執行用於該第-時間之該 數十數而獲得之計數值的第三向下計數及/或第三向上計 :數以便執行該第三向下計數，作為該第一 2數，及/或執行該第三向上計數，作為該第一向下計數 2倒數’ ·及執行經由執行用於該第二時間之該計數而獲 =特值的第四向上計數及/或第四心㈣1㈣ ^亥弟四向上計數，作為該第二向下計數的倒數，及/或 執行該第四向下計數，作為該第二向上計數的倒數。 6. ^求項i之固態影像拾取裝置，其中根據傳送至該複 $個像素的入射光量決定各該第一計數週期及該第二計 數週期。 7. -種經組態用以藉由使用一固態影像拾取裝置經由一光 學系統捕捉-影像上之資料的影像拾取裝置，該固離影 像拾取裝置包括： & 複數個配置成矩陣形式的後音，守、—也 &㈣素4硬數個像素係經組 122608.doc -2 - 200822726 態用以將一入射光量轉換成一電氣信號； 複數個第一類比至數位轉換器，其配置用於一第一組 列及/或行，該等第一類比至數位轉換器係經組態用以將 一自該像素獲得的類比信號轉換成一數位信號； 複數個第二類比至數位轉換器，其配置用於一第二組 列及/或行，該等第二類比至數位轉換器係經組態用以將 另自δ亥像素獲得的類比信號轉換成另一數位信號； 複數個第一計數器，其執行用於一由該第一類比至數 位轉換器獲得之第一數位轉換結果的計數； 複數個第二計數器，其執行用於一由該第二類比至數 位轉換器獲得之第二數位轉換結果的計數；以及 一控制裝置，其經組態用以分別控制一第一計數週 期，其巾該第一計數器執行用於該第_數位轉換結果的 該計數；及控制一第二計數週期，其中該帛二計數器執 行用於該第二數位轉換結果的該計數。 8·如切求項7之影像拾取裝置，其中該第—計數器及該第 二計數器經配置使得該第-計數器及該第二計數器彼此 的方法，該驅動方法包括 9· 一種驅動一固態影像拾取裝置 以下步驟： 將=射在複數個配置成矩陣形式的像素上的光轉換成 一電氧信號； 像=擇及控制於各収/或行的像素，及㈣掃描該等 122608.doc 200822726 將獲自該等已選擇及已控制像素之至少一者的至少一 類比信號轉換成一第一數位信號’該至少一像素對應至 一第一組列及/或行，及執行用於該轉換之一結果的資料 的第一計數；以及 類比信號轉換成 一弟二組列及/或 的第二計數； 將獲自該等已選擇及已控制像素之至少_者的至小一
    其中執行該第 一週期分開。 122608.doc
TW096136477A 2006-10-13 2007-09-28 Solid-image-pickup device, image-pickup device, an TWI353176B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006279731 2006-10-13

Publications (2)

Publication Number Publication Date
TW200822726A true TW200822726A (en) 2008-05-16
TWI353176B TWI353176B (en) 2011-11-21

Family

ID=39298023

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096136477A TWI353176B (en) 2006-10-13 2007-09-28 Solid-image-pickup device, image-pickup device, an

Country Status (4)

Country Link
US (1) US7755017B2 (zh)
KR (1) KR101459138B1 (zh)
CN (1) CN100527793C (zh)
TW (1) TWI353176B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830582B1 (ko) * 2006-11-13 2008-05-22 삼성전자주식회사 디지털 더블 샘플링 방법 및 그것을 수행하는 씨모스이미지 센서 그리고 그것을 포함하는 디지털 카메라
TWI399088B (zh) * 2007-10-12 2013-06-11 Sony Corp 資料處理器，固態成像裝置，成像裝置，及電子設備
JP5332314B2 (ja) * 2008-05-29 2013-11-06 ソニー株式会社 固体撮像素子およびカメラシステム
JP5372667B2 (ja) * 2009-09-01 2013-12-18 オリンパス株式会社 Ａｄ変換器および固体撮像装置
KR101710109B1 (ko) 2010-10-20 2017-02-27 삼성전자주식회사 아날로그 디지털 컨버터 및 이를 포함하는 이미지 센서
KR101934260B1 (ko) 2012-03-19 2019-01-03 삼성전자 주식회사 이미지 센서
JP6188451B2 (ja) 2013-06-27 2017-08-30 オリンパス株式会社 アナログデジタル変換器および固体撮像装置
CN104079845A (zh) * 2014-07-14 2014-10-01 昆山锐芯微电子有限公司 触发电路、计数器、cmos图像传感器及其读取电路
JP6385190B2 (ja) * 2014-08-04 2018-09-05 キヤノン株式会社 光電変換装置の駆動方法、光電変換装置、および撮像システム
EP3595292B1 (en) * 2018-07-13 2021-06-23 Teledyne Dalsa B.V. Image sensor system
EP3595293B1 (en) * 2018-07-13 2021-02-17 Teledyne Dalsa B.V. Image sensor system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP4193768B2 (ja) * 2004-07-16 2008-12-10 ソニー株式会社 データ処理方法並びに物理量分布検知の半導体装置および電子機器
US7106239B1 (en) * 2005-08-03 2006-09-12 Qualcomm Incorporated Rail-to-rail delay line for time analog-to-digital converters

Also Published As

Publication number Publication date
KR101459138B1 (ko) 2014-11-07
US7755017B2 (en) 2010-07-13
US20080135729A1 (en) 2008-06-12
KR20080033890A (ko) 2008-04-17
TWI353176B (en) 2011-11-21
CN100527793C (zh) 2009-08-12
CN101163208A (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
TW200822726A (en) Solid-image-pickup device, image-pickup device, and method of driving solid-image-pickup device
US9264642B2 (en) Imaging device, imaging system, and method for driving imaging device for generating and converting signals based on photoelectric and noise
US7952630B2 (en) Data processor, solid-state imaging device, imaging device, and electronic apparatus
JP5619434B2 (ja) 固体撮像装置および撮像装置
JP4449565B2 (ja) 物理量分布検知の半導体装置
US7864094B2 (en) Solid-state image sensing device, imaging method, and imaging apparatus
US7642947B2 (en) Data processing method, data processing device, solid-state imaging device, imaging apparatus, and electronic device
JP2013070240A5 (zh)
KR20090014980A (ko) 고체 촬상 장치, 고체 촬상 장치의 아날로그/디지털 변환방법 및 촬상 장치
US9332204B2 (en) AD conversion circuit and solid-state imaging device
TW200541328A (en) Solid-state image pickup device and method for driving the same
JP2009089085A (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
JP2014096670A (ja) コンパレータ、比較方法、ａｄコンバータ、固体撮像素子、および電子装置
CN114845074A (zh) 模数转换电路、图像感测装置及其操作方法
JP2013251607A (ja) 固体撮像装置
US9806737B2 (en) Circuit and method for converting analog signal to digital value representation
JP2018019444A (ja) 撮像装置、撮像システム
JP5293052B2 (ja) 固体撮像素子
JP2011259016A (ja) 固体撮像素子及び撮像装置
JP2017077003A (ja) 撮像装置、撮像システム
WO2021070426A1 (ja) 撮像回路および撮像装置
JP2016201598A (ja) 固体撮像装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees