TW200810055A - Direct power delivery into an electronic package - Google Patents
Direct power delivery into an electronic package Download PDFInfo
- Publication number
- TW200810055A TW200810055A TW096108775A TW96108775A TW200810055A TW 200810055 A TW200810055 A TW 200810055A TW 096108775 A TW096108775 A TW 096108775A TW 96108775 A TW96108775 A TW 96108775A TW 200810055 A TW200810055 A TW 200810055A
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- core
- integrated circuit
- chip package
- connector
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0262—Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
200810055 (1) 九、發明說明 【發明所屬之技術領域】 本發明之實施例係大致有關積體電路封裝之領域,尤 係有關對電子封裝的直接電力傳送。 ^ 【先前技術】 v 第1圖示出一傳統的電子封裝的一實施例之一橫斷面 圖。如圖所示,系統(1 00 )包含一主機板(1 02 ),該主 機板(1 0 2 )包含一電源(1 0 4 ),用以提供諸如裝置工作 電壓等的一恆定電壓或更高之電壓。對於更高之電壓而言 ,在封裝(110 )上提供了一電壓調整(Voltage R e g u 1 a t i ο η,簡稱 V R )電路(〗1 4 )。該電力經由主機板 (102 )內之路徑(106 )而被傳送到下面的插座(1〇8 ) 。該電力經由插座(1 〇 8 )中之接點而被傳送到裝置封裝 (1 1 0 )上之接觸墊。該電力在裝置封裝(Η 〇 )內被傳送 到電壓調整(VR )電路(1】4 ),而在該電路內被轉換爲 、 晶粒(1 1 2 )之工作電壓(通常低於2伏特)。經過調整 的該工作電壓經由裝置封裝(1 1 0 )而被傳送回晶粒(丨! 2 )。由於積體電路組件的複雜性提高及特徵尺寸縮減,所 以變得更難以將所有必要的輸入/輸出(Ϊ/0 )信號及電 力傳送到晶粒。 【發明內容】 在某些實施例中’提供了將電力直接傳送到電子封裝 -4- 200810055 (2) 。就這一點而言,採用了一種具有導電基板核心( substrate core)之基板,該導電基板核心被設計成在實體 上連接到一電源線。本發明也揭示了其他實施例,並申請 這些其他實施例的專利範圍。 【實施方式】 在下文的說明中,爲了便於說明,述及了一些特定細 節,以便提供對本發明的徹底了解。然而,熟悉此項技術 者當可了解:可在無須這些特定細節的情形下實施本發明 的實施例。在其他的情形中,係以方塊圖之方式示出一些 結構及裝置,以避免模糊了本發明。 在本說明書中,提到“ 一個實施例,,、“ 一實施例,,時, 意指參照該實施例所述的一特定的特徵、結構、或特性被 包含在本發明的至少一個實施例中。因此,在本說明書各 處中出現詞語“在一個實施例中,,或“在一實施例中,,時,並 不必然都參照到相同的實施例。此外,可在一或多個實施 例中以任何適當的方式組合該等特定的特徵、結構、或特 性。 第2圖是根據本發明的一實施例的一電子封裝的一實 施例之一橫斷面圖。根據所示之實施例,封裝實施例( 2 0 0 )包含電源線(2 02 )、中介層(204 )、連接器(2〇6 )、基板核心(2 0 8 )、插座(2 1 〇 )、增層(2 I 2/2 1 4 ) 、以及晶粒(2 1 6 )。 電源線(2 02 )代表載送來自一系統內之電源的電力 200810055 (3) 之絕緣纜線。電源線(2 0 2 )可包含多條電壓導線及一接 地導線。在一實施例中’電力來自將一工作電壓提供給晶 粒(216)之電壓調整電路(圖中未示出)。在另一實施 例中,電源線(202 )傳送未經過調整的電力,且用來將 工作電壓提供給晶粒(2 1 6 )之該電壓調整電路被設置在 中介層(204 )上或基板核心(2 0 8 )上 中介層(2 0 4 )將電源線(2 0 2 )經由連接器(2 0 6 ) 而介接到基板核心(2 0 8 )。中介層可包含具有電壓調整 電路或其他電路之一電路板。 連接器(206)代表用來將電力自中介層(204)傳送 到基板核心(2 0 8 )之連接裝置。在一實施例中,連接器 (2 0 6 )包含用來耦合到基板核心(2 0 8 )的一延伸區中之 孔的中介層(2 0 4 )之接腳。其他實施例可使用其他習知 的連接器。 基板核心(2 0 8 )代表可由諸如銅等的金屬製成之核 心。可將基板核心(2 0 8 )與介電材料疊壓,作爲基板增 層的一部分,且基板核心(2 0 8 )可具有通過其中之絕緣 佈線。可將基板核心(20 8 )的電氣絕緣區用來傳輸電力 ,且該電力將被傳送到與晶粒(2 1 6 )連接的佈線。 插座(2〗0 )提供對電子封裝的機械支承。在—實施 例中,插座(2 1 0 )被銲接到一主機板,且包含用來將輸 入/輸出(I / 〇 )信號自該主機板傳送到晶粒(2〗6 )之— 些接點。因此,電力係經由電源線(202 )而被傳送到晶 粒(2 1 6 ),插座(2 1 0 )無須包含用來傳送電力的接點。 200810055 (4) 增層(212/214)包含在基板核心( 2 0 8 )上建構的一 些導電佈線、特徵(feature )、以及介電材料。在工作電 壓下的電流將經由增層(2 1 2 )而自基板核心(2 0 8 )被傳 送到晶粒(2 1 6 )。此外,來自插座(2 1 0 )之I/O信號將 經由增層(2 1 2/2 1 4 )而被傳送到晶粒(2 1 6 )。 " 可將信號佈線及導電佈線分佈在各孔內且通過各孔, . 且可使信號佈線及導電佈線分佈通過信號佈線層( 2 1 2/2 1 4 ),且可加入一些接觸墊,用以耦合到插座接點 。這些導電佈線將使來自插座(2 1 0 )之I/O信號經由基 板核心(2 0 8 )而被傳送到晶粒(2 1 6 )。 晶粒(2 1 6 )可代表任何積體電路裝置。在一實施例 中,晶粒(2 1 6 )是一微處理器或處理器。 第3圖是根據本發明的一實施例的一電子封裝之一俯 視圖。如圖所示,電子封裝(3 0 0 )包含基板(3 0 2 )、增 層區(3 04 )、基板核心延伸區(3 06 )、第一電氣絕緣區 (3 0 8 )、第一電氣絕緣區(3 1 〇 )、絕緣障壁(3丨2 )、 孔(3 1 4 )、以及晶粒(3 1 6 )。 被耦合到晶粒(3 1 6 )之基板(3 0 2 )包含一基板核心 ’該基板核心被建構在一區中,且不是被建構在另一區中 。增層區(3 04 )包含佈線及特徵繞線,且對應於增層( 2 1 2 / 2 1 4 )。係爲基板核心的非增層區之基板核心延伸區 (3 0 6 )提供了用來親合到一電源線之一凸緣。 爲了儲存及傳送電荷,基板核心延伸區(3 〇 6 )可包 3被;ιδ緣障壁(^ 1 2 )隔離之第一電氣絕緣區(3 〇 8 )及第 200810055 (5) 二電氣絕緣區(3 1 0 )。雖然圖中示爲包含兩個電氣絕緣 區’但是基板核心延伸區(3 〇 6 )可包含任何數目的電氣 絕緣區。絕緣障壁(3 1 2 )可包含被建構到該基板核心中 之環氧樹脂或其他介電材料。在另一實施例中,基板核心 延伸區(3 0 6 )包含用來取代一實心金屬核心之被疊壓在 一起的多個導電層。在此種情形中,該基板核心的每一導 電層將相互在電氣上絕緣,且可儲存不同的電壓。 孔(3 1 4 )提供用來匹配來自電源線或中介層(2 04 ) 的接腳之母連接。被設置在第一電氣絕緣區(3 〇 8 )內之 孔可耦合到一些接腳,這些接腳提供與耦合到第二電氣絕 緣區(3 1 0 )中之孔的接腳所提供的電壓不同之電壓。在 此種方式下,電子封裝(3 00 )能夠自一電源線接收及傳 送多個電壓。 第4圖是製造根據本發明的一實施例的電子封裝的一 例示方法之一流程圖。熟悉此項技術者易於得知··雖然可 將下文中之作業說明爲一循序程序,但是事實上可以平行 或同時之方式執行許多該等作業。此外,可在不脫離本發 明的實施例之精神下,重新安排該等作業的順序,或重複 執行一些步驟。 根據一實施例,第4圖所示之方法開始時係在步驟( 4 0 2 )中於基板核心的一保留區(3 0 6 )中鑽孔(3 1 4 )。 然後在步驟(4 0 4 )中,施加一掩蔽層,覆蓋該等孔,以 便使該等孔不會被後續的製程塡充。 然後在步驟(4 〇 6 )中’對該基板進行增層區之處理 200810055 (6) ,使佈線及繞線特徵被容納在小於基板核心的整個區( 3 04 )。 最後,在步驟(408 )中,打開該等孔,移去該掩蔽 層、以及基板核心延伸區(3 0 6 )中之任何增層材料,因 而留下用來親合到一中介層或電源線之一凸緣。可能需要 額外的步驟,以便完成該基板並將該基板稱合到一積體電 路晶粒。 第5圖是適於實施根據本發明的一實施例的電子封裝 的一例示電子器具之一方塊圖。電子器具(500)將代表 多種傳統的及非傳統的電子器具、膝上型電腦、桌上型電 腦、細胞式電話、無線通訊用戶單元、無線通訊電話基礎 結構元件、個人數位助理、視訊機上盒、以及將受益於本 發明的揭不之任何電子器具中之任一電子器具。根據所示 之實施例,電子器具( 500)可包含一或多個處理器(502 )、記憶體控制器(5 04 )、系統記憶體(5 06 )、輸入/ 輸出控制器(5 0 8 )、網路控制器(510 )、以及一或多個 輸入/輸出裝置(512)。可將處理器(5 02 )或電子器具 (5 0 0 )的其他積體電路組件設置在其中包含前文中以本 發明的一實施例的方式說明的一基板之一封裝中。 處理器(5 0 2 )可代表其中包括(但不限於)微處理 窃、可程式連輯裝置(Programmable Logic Device ;簡稱 PLD)、可程式趣輯陣歹Ij ( Programmable Logic Array ;簡 稱 PLA )、特定應用積體電路(Application Specific Integrated Circuit ;簡稱asic )、以及微控制器等的組件 200810055 (7) 中之一或多個組件的多種控制邏輯中之任何控制邏輯,但 是本發明並不受限於這方面。在一實施例中’處理器( 5 02 )是Intel⑧相容處理器。處理器(5 02 )可具有其中包 含複數個機器階層指令的一指令集,而諸如應用程式或作 業系統可呼叫該等指令。 記憶體控制器(5 04 )可代表用來將系統記憶體(506 )介接到電子器具(5 00 )的其他組件之任何類型的晶片 組或控制邏輯。在一實施例中,可將處理器(5 02 )與記 憶體控制器(5 04 )間之連接裝置稱爲前端匯流排。在另 一實施例中,可將記憶體控制器(5 04 )稱爲北橋。 系統記憶體(5 06 )可代表用來儲存可能已被或將被 處理器(5 02 )使用的資料及指令的任何類型之記憶體裝 置。雖然本發明並不限於此方面,但是系統記憶體(5 06 )通常將包含動態隨機存取記憶體(Dynamic Random Access Memory;簡稱 DRAM)。在一實施例中,系統記 憶體(506)可包含Rambus DRAM (RDRAM)。在另一實 施例中,系統記憶體(5 06 )可包含雙倍資料速率同步 DRAM ( Double Data Rate Synchronous DRAM ;簡稱 DDRSDAM)。
輸入/輸出控制器(I/O ) ( 5 0 8 )可代表用來將I/O 裝置(5 1 2 )介接到電子器具(5 00 )的其他組件之任何類 型的晶片組或控制邏輯。在一實施例中,可將I/O控制器 ( 5 08 )稱爲南橋。在另一實施例中,1 / 0控制器(5 0 8 ) 可符合由PCI特殊權益小組(PCI Special Interest Group -10- 200810055 (8) )於2 00 3年4月15日發佈的周邊組件互連(Peripheral Component Interconnect ;簡稱 PCI ) Express™ Base Specification 第 l.〇a 版。 網路控制器(5 1 0 )可代表可讓電子器具(5 00 )與其 他電子器具或裝置通訊的任何類型之裝置。在一實施例中 〜 ,網路控制器(5 1 0 )可符合電機及電子工程師協會( ^ Institute of Electrical and Electronic Engineer s,Inc·;簡 稱IEEE) 802.11b標準(於1999年9月16曰核准,爲 ANSI/IEEE Std 802.11,1999年版的增補標準)。在另一 實施例中,網路控制器(5 1 0 )可以是一以太網路介面卡 〇 輸入/輸出裝置(I/O ) ( 512 )可代表將輸入提供給 電子器具(5 00 )或處理來自電子器具(5 00 )的輸出之任 何類型的裝置、周邊裝置或組件。 在前文之說明中,爲了便於解說,述及了許多特定細 節,以便提供對本發明之徹底了解。然而,熟悉此項技術 者當可了解:無須這些特定細節的某些部分,亦可實施本 發明。在其他的情形中,係以方塊圖之形式示出習知的結 構及裝置。 係在最基本的形式下說明許多方法,但是可在不脫離 本發明的基本範圍下,將一些作業增添到任何方法或自任 何方法刪除一些作業,且可將資訊增添到任何所述的訊息 或自任何所述的訊息刪減資訊。本發明的任何數目之變化 預期都將在本發明的範®及精神內。就這一點而言,所示 -11 - 200810055 (9) 之特定實施例並非用來限制本發明,而只是用來解說本發 明。因此,本發明之範圍並非由前文提供之特定例子決定 ’而只由最後的申請專利範圍之簡單語文決定。 【圖式簡單說明】 已參照各附圖而以舉例但非限制之方式說明了本發曰月 • ’在該等附圖中,相同的代號表示類似之元件,其中: 第1圖示出一傳統的電子封裝的一實施例之〜橫斷面 圖; 第2圖是根據本發明的一實施例的一電子封裝的一實 施例之一橫斷面圖; 第3圖是根據本發明的一實施例的一電子封裝之一俯 視圖, 第4圖是製造根據本發明的一實施例的電子封裝的— 例示方法之一流程圖;以及 第5圖是適於實施根據本發明的一實施例的電子封裝 的一例示電子器具之一方塊圖。 【主要元件之符號說明】 1 〇 〇 :系統 1 0 2 :主機板 1 〇 4 :電源 π 〇 :封裝 Η 4 :電壓調整電路 -12- 200810055 (10) 1 ο 6 :路徑 1 08 :插座 1 1 2,3 1 6 :晶粒 2 0 0 :封裝實施例 2 0 2 :電源線 204 :中介層 2 0 6 :連接器 2 0 8 :基板核心 2 1 0 :插座 2 1 2,2 1 4 :增層 2 1 6 :晶粒 3 00 :電子封裝 302 :基板 3 04 :增層區 3 0 6 :基板核心延伸區 3 0 8 :第一'電氣絕緣區 3 1 0 :第__•電氣絕緣區 3 1 2 :絕緣障壁 3 1 4 :孔 5 0 0 :電子器具 5 0 2 :處理器 5 04 :記憶體控制器 5 06 :系統記憶體 5 0 8 :輸入/輸出控制器 -13 200810055 (11) 5 1 0 :網路控制器 5 1 2 :輸入/輸出裝置。 -14
Claims (1)
- 200810055 (1) 十、申請專利範圍 1 · 一種積體電路晶片封裝基板,包含: 被設計成在實體上連接到一電源線之一導電基板核心 〇 2 .如申請專利範圍第1項之積體電路晶片封裝基板 ’其中該基板核心是實心銅、或多層銅的疊層。 . 3.如申請專利範圍第2項之積體電路晶片封裝基板 ’進一步包含在一維度延伸到該基板的其餘部分之外的基 板核心,用以產生一凸緣。 4 ·如申請專利範圍第3項之積體電路晶片封裝基板 ’進一步包含在該凸緣中之一或多個母連接器,用以容納 來自該電源線之一或多個連接器接腳。 5.如申請專利範圍第1項之積體電路晶片封裝基板 ,進一步包含該基板核心上之一或多個增層,該等增層包 含導電元件,用以將電流提供給一積體電路晶粒。 6 .如申請專利範圍第1項之積體電路晶片封裝基板 ,進一步包含該基板核心內之一或多個電氣絕緣區,用以 致能來自該電源線之一或多個輸入電壓。 7 .如申請專利範圍第1項之積體電路晶片封裝基板 ,進一步包含電壓調整電路,用以自一輸入電壓提供一或 多個輸出電壓。 8. 一種裝置,包含: 一積體電路晶粒;以及 一基板,該基板包含一連接器,用以耦合到一電源傳 •15- 200810055 (2) 輸線。 9 .如申請專利範圍第8項之裝置,進一步包含該基 板的一核心之一延伸區,用以設置該連接器。 10.如申請專利範圍第9項之裝置,其中該連接器包 含該基板核心中之一些孔,該基板核心是一實心導電金屬 、或具有多個導電層之一疊層核心。 . 1 1 .如申請專利範圍第9項之裝置,進一步包含用來 耦合到插座接點的墊,該等墊對應於輸入/輸出(I/O ) 信號,而非對應於電力傳輸。 12. —種電子器具,包含: 一網路控制器; 一系統記憶體;以及 一處理器,其中該處理器包含一基板,該基板包含一 連接器,用以耦合到一電源傳輸線。 1 3 .如申請專利範圍第1 2項之電子器具,進一步包 含電壓調整電路,用以提供經調整的電力,該電壓調整電 路經由一電源傳輸線而耦合到該基板。 14.如申請專利範圍第1 3項之電子器具,其中該電 壓調整電路被設置在一單獨的電路板上。 1 5 .如申請專利範圍第1 2項之電子器具,其中係在 一導電基板核心的一凸緣中建構該連接器。 1 6 .如申請專利範圍第1 2項之電子器具,進一步包 含用來設置該處理器之一插座,該插座包含用來將輸入/ 輸出(I/O )信號提供給該處理器之接點,但不包含用來 -16- 200810055 (3) 提供工作電壓之接點。 17.如申請專利範圍第1 2項之電子器具,其中該基 板包含電壓調整電路。 1 8 . —種方法,包含下列步驟: 在一導電基板核心的一第一區中鑽孔; 覆蓋該第一區中之該等孔;以及 . 在一第二區上以佈線及特徵繞線來增層該基板核心。 1 9 .如申請專利範圍第1 8項之方法,進一步包含下 列步驟:移除該第一區之上的覆蓋物,以便露出該等孔。 2 0.如申請專利範圍第1 9項之方法,進一步包含下 列步驟:將一積體電路晶粒耦合到該被增層的基板。 -17-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/387,512 US7629680B2 (en) | 2006-03-22 | 2006-03-22 | Direct power delivery into an electronic package |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200810055A true TW200810055A (en) | 2008-02-16 |
TWI360869B TWI360869B (en) | 2012-03-21 |
Family
ID=38532493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096108775A TWI360869B (en) | 2006-03-22 | 2007-03-14 | Direct power delivery into an electronic package |
Country Status (4)
Country | Link |
---|---|
US (1) | US7629680B2 (zh) |
CN (2) | CN102130016A (zh) |
DE (1) | DE102007013737B4 (zh) |
TW (1) | TWI360869B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8381393B2 (en) * | 2009-12-30 | 2013-02-26 | Intel Corporation | Patch on interposer through PGA interconnect structures |
US9842818B2 (en) | 2016-03-28 | 2017-12-12 | Intel Corporation | Variable ball height on ball grid array packages by solder paste transfer |
US10123419B2 (en) | 2016-03-30 | 2018-11-06 | Intel Corporation | Surface-mountable power delivery bus board |
WO2017171772A1 (en) * | 2016-03-31 | 2017-10-05 | Intel Corporation | Semiconductor package with programmable signal routing |
US11322445B2 (en) | 2016-09-12 | 2022-05-03 | Intel Corporation | EMIB copper layer for signal and power routing |
US10304799B2 (en) | 2016-12-28 | 2019-05-28 | Intel Corporation | Land grid array package extension |
US11799374B2 (en) * | 2021-09-16 | 2023-10-24 | International Business Machines Corporation | Vertical power delivery packaging structure |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1356632A (en) * | 1971-07-09 | 1974-06-12 | Plessey Co Ltd | Multiplayer printed-circuit boards |
EP0399161B1 (en) * | 1989-04-17 | 1995-01-11 | International Business Machines Corporation | Multi-level circuit card structure |
JP3231349B2 (ja) * | 1991-05-07 | 2001-11-19 | 富士電機株式会社 | コンピュータシステム |
US5612254A (en) * | 1992-06-29 | 1997-03-18 | Intel Corporation | Methods of forming an interconnect on a semiconductor substrate |
US5838603A (en) * | 1994-10-11 | 1998-11-17 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same, memory core chip and memory peripheral circuit chip |
US6239485B1 (en) * | 1998-11-13 | 2001-05-29 | Fujitsu Limited | Reduced cross-talk noise high density signal interposer with power and ground wrap |
US6541712B1 (en) * | 2001-12-04 | 2003-04-01 | Teradyhe, Inc. | High speed multi-layer printed circuit board via |
JPWO2004004000A1 (ja) * | 2002-06-26 | 2005-11-04 | 富士通株式会社 | 半導体装置への電源接続構造 |
US20050133901A1 (en) * | 2003-12-17 | 2005-06-23 | Texas Instruments Incorporated | System and method for delivering power to a semiconductor device |
US20050276029A1 (en) * | 2004-06-14 | 2005-12-15 | Lober David L | Mounting a voltage regulator on top of a processor |
-
2006
- 2006-03-22 US US11/387,512 patent/US7629680B2/en not_active Expired - Fee Related
-
2007
- 2007-03-14 TW TW096108775A patent/TWI360869B/zh not_active IP Right Cessation
- 2007-03-21 CN CN201010555868XA patent/CN102130016A/zh active Pending
- 2007-03-21 CN CN2007100897996A patent/CN101165887B/zh not_active Expired - Fee Related
- 2007-03-22 DE DE102007013737A patent/DE102007013737B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE102007013737B4 (de) | 2012-02-09 |
TWI360869B (en) | 2012-03-21 |
CN101165887A (zh) | 2008-04-23 |
CN101165887B (zh) | 2011-01-12 |
US20070222059A1 (en) | 2007-09-27 |
US7629680B2 (en) | 2009-12-08 |
DE102007013737A1 (de) | 2007-10-25 |
CN102130016A (zh) | 2011-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102150258B (zh) | 堆叠式装置中的信号传递 | |
TWI360869B (en) | Direct power delivery into an electronic package | |
KR101160405B1 (ko) | 고밀도의 범프없는 빌드업 층들 및 더 낮은 밀도의 코어 또는 코어없는 기판을 포함하는 집적회로 패키지들 | |
CN107409469B (zh) | 单层压体电流隔离体组件 | |
US8227706B2 (en) | Coaxial plated through holes (PTH) for robust electrical performance | |
JP3199281U (ja) | 電子装置 | |
CN103270588A (zh) | 具有嵌入式层叠硅通孔管芯的衬底 | |
KR102411667B1 (ko) | 동축 상호접속부를 포함하는 통합 디바이스 | |
CN104051379A (zh) | 具有超薄介电层的无焊内建层(bbul)半导体封装 | |
US8084856B2 (en) | Thermal spacer for stacked die package thermal management | |
CN107431065A (zh) | 堆叠式封装配置及其制造方法 | |
CN107567656B (zh) | 包括管芯到线缆连接器的管芯封装以及被配置成耦合至管芯封装的线缆到管芯连接器 | |
TW200406906A (en) | Electronic circuit apparatus and integrated circuit device | |
US20080128854A1 (en) | Embedded array capacitor with top and bottom exterior surface metallization | |
US20080157313A1 (en) | Array capacitor for decoupling multiple voltages | |
CN106788370B (zh) | 电子器件 | |
WO2024066603A1 (zh) | 芯片封装结构和电子设备 | |
US20080079147A1 (en) | Embedded array capacitor with side terminals | |
TW200306656A (en) | Providing in package power supplies for integrated circuits | |
TWI447890B (zh) | 晶片封裝結構及其製法 | |
TWI509934B (zh) | 封裝式無線充電接收器 | |
TW202345328A (zh) | 包含可抽換phy電路的微電子晶片和包含該晶片的半導體封裝 | |
US7883940B1 (en) | Ball grid array including redistribution layer, packaged integrated circuit including the same, and methods of making and using the same | |
TWM460326U (zh) | 可攜式儲存裝置 | |
TW200845356A (en) | A memory card and the method forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |