TW200805595A - Fan out type wafer level package structure and method of the same - Google Patents

Fan out type wafer level package structure and method of the same Download PDF

Info

Publication number
TW200805595A
TW200805595A TW095129072A TW95129072A TW200805595A TW 200805595 A TW200805595 A TW 200805595A TW 095129072 A TW095129072 A TW 095129072A TW 95129072 A TW95129072 A TW 95129072A TW 200805595 A TW200805595 A TW 200805595A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
wire
type package
diffusion type
Prior art date
Application number
TW095129072A
Other languages
English (en)
Inventor
Wen-Kun Yang
Original Assignee
Advanced Chip Eng Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/456,141 external-priority patent/US7514767B2/en
Application filed by Advanced Chip Eng Tech Inc filed Critical Advanced Chip Eng Tech Inc
Publication of TW200805595A publication Critical patent/TW200805595A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200805595 絕緣層132 錫球136 切割線138 環氧化物層140 :、本案若有化學式時，請揭示最能顯 特徵的化學式： 九、發明說明： 【舍明所屬之技術領域】 本發明與-種半導體之封裝㈣，特別是—種擴散式 (-_ type)晶圓型態封裝（wafer lev ac e ; WLP )。 【先前技術】 半體的技術已經發展的相當的迅速，特別地是半導 體晶粒（dies)有朝向小型化的趨勢。然而，對於半導體 晶粒之功能的需求相對的具有多樣化的趨勢。也就是說， 導體晶粒在-個很小的區域中必須具有更多的輸入 增出古塾⑽pads)，因而使得引線（pins)的密度也快速 勺提同了 &會導致上述半導體晶粒的封裝變的越來越困 難，並且良率也因此降低了。 上述封裝結構的主要目的在於保護上述晶粒免於受到 夕在的損害。再者，由於上述晶粒所產生的熱必須有效率 i透過上述封裝結構來擴散以確保上述晶粒的運作。 進牛線架封裝技術已經不適合引線密度過高之更 v的丰冷肢0日粒。因此，一新的球陣列（BaHGridA胃·· 200805595 經被發展出來，其可以滿足上述更進-疋千¥體晶粒的封砦雲4。l、+、丄+ <又進步 /而永上述球陣列封裝且右, 就是它的球形引線具有比上述導線架 間距（pnch)，並且上述引線不容易損宝盥 小之 較短的訊號傳遞距離可以有益於提昇操;頻;^ 效率的需求。例如：由、相如等 二更快
5,62_鏡專利，其揭露了一球陣;：；；出;之美\國Γ 5’239，198號專利揭露了另一個乂弟 带士认* , 八1示异有一導電圖案 :之FR4底材附著於-印刷電路板（PCB)之上二 擴：：明人所提出之台灣第177,766號專利，其揭露了」 心放式（fan0uttype)晶圓型態封裝（WLp)。
大:分的封裝技術都是先將—晶圓上的晶粒分離成為 :的晶粒’然後再封裝與測試上述個別的晶粒。另外一 ，稱為日日圓型悲封裝之封裝技術可以在分離個別的晶粒之 刖就封裝上述晶圓上之晶粒。上述晶圓型態封裝具有一些 =處，例如：一個較短的生產週期（cycle time)、較低的 仏格以及不需要填充物（under-fill)或鑄模（molding)。 由Adams等人所提出之美國第5,323,〇51號專利“半導體 曰曰圓型態封裝”揭露了一晶圓型態封裝之技術。上面技術 祸述如下。如圖一所示，一晶粒4形成於一半導體晶圓2 之一表面之上，並且一具有預定圖案之玻璃牆熔塊（frit glass walls ) 8以作為黏合劑之上蓋晶圓（cap wafer ) 6置 於上述半導體晶圓2之上，使得上述玻璃牆熔塊8可以完 全包圍著上述晶粒4。然後，研磨沒有晶粒4之半導體晶 200805595 - 圓2之表面以降低上述半導體晶圓2之高戽，這一個步驟 通常稱為背磨” （“back grinding”）。上述晶粒4密封 在一由上述半導體晶圓2、上蓋晶圓6與玻璃牆熔塊8所 組合形成之預定大小的空腔内。一複數個金屬圖形1〇形成 了複數個電極於上述半導體底材晶圓2之上，其係 上述晶粒4之電姓耦合。一複数個金屬線u氣合哥二·形，成 於上述金屬圖形1〇之外部之複數個墊之上，並且透過洞 14延伸而耦接外面的電性晶粒（未示於圖中）。 -如上所述，上述晶粒的大小是非常小的，並且輸入/ 輸出墊是形成於傳統習知技術之晶粒表面上。因此，上述 墊的數目是受到限制的，並且墊之間太短的間距會導致訊 f輕合或訊號干擾的問題。上料錫也會因為上述塾之間 ^勺間距而谷易形成一銲鍚橋（5〇13打心1<3#)。此外， 漸漸地變得越來越小，並且上述晶粒之積 壯_『封衣不但無法透過一些封裝技術（例如晶片大小封 二：具有標準的大小’並且測試設備、封裝設備等等對 ^些固定大小的絲或封裝也不能持續的被使用。 1發明内容】 明，二Γ八鑑於上述習知技術所提到的問題而提出本笋 構與其目的係在於提供擴散式晶圓細 構以維;i:H:目的在於提供擴散式晶圓型態封裝之結 間距述封裝結構之二個相鄰之間的塾具有-適當的 200805595 此外，本發明之再-目的在於提供擴散式晶圓型態封 衣之結構以避免訊號耗合與訊號干擾的情形。 再者，本發明之目的在於降低封裝結構之價柊。 另外，本發明之又-目的在於提高封袭結構:良率。 本發明之另-目的在於提供具有可調整大小之封裝結 構，其係利用測試設備、封褒設-儀.等等_來達到固定― 晶粒或封裝體。 ’ 圓型=述，本發明之再-目的在於提供-種擴散式晶 圓型悲封裝之方法。首先’一複數個晶粒附著到一金屬合 :基：之上。一第一材料層形成於上述金羼合金基底之 、、中上述第一材料層（矽膠）填滿於 底之上之複數個晶粒之間，並且上述第 曰 I且上迷弟—材料層與複數個 曰曰拉之，面在約略相同的高度。然後，烘烤上述第一材料 θ #第材料層（SINR)形成於上述第—材料層與複-數 曰“之上。蝕刻上述複數個晶粒之墊之上之第二材料層 ::部分區域’以形成第一開口。之後，供烤上述第二材 接觸&電層（金屬佈線層）形成於上述第一開口 別與上述墊作電性耗合。一光阻層形成於上述接 層之上。去除上述光阻層之一部分區域以形成一扇 =案並且暴露上述接觸導電層。然後，導線形成於上述 :圖案之上，並且上述導線分別與上述接觸導電層耦 、曾綠/?:剩餘之上述光阻層。之後，—絕緣層形成於上述 ^第二材料層之上、去除上述導線上之絕緣層之一部 刀區或以$成第二開口。然後’烘烤上述絕緣層&最後， 200805595 锻燒凸塊下金屬化層（under ball metallurgy ; UBM )結構 (未示於圖中）與銲接球於上述第二開口之上，並且切割 上述基底以絕緣上述複數個晶粒。 本發明也提供一種擴散式型態封裝之結構。上述封裝 結構包括：一金屬合金基底、一晶粒、第一介電層、第二 介電層、接觸導電層、導線、絕緣·詹、一凸 1 兔全-屬1層與 re-JNi 銲接球。其中所述之金屬合金基底包含鐵j鎳合金 all〇y )、鐵-鎳-姑合金（Fe-Ni-Co alloy )、銅-鐵合金（〇1^6 alloy )、銅 _鉻合金（cu_Cr alloy )、銅-鎳-石夕合金（Cu-Ni-Si alloy)、銅-錫合金（Cu-Sn alloy)或鐵-鎳合金層（laminated) 玻璃纖維材料，上述晶粒係附著到上述金屬合金基底之 上。上述第一介電層形成於上述金屬合金基底之上，其係 在上述金屬合金基底之上之晶粒之外填滿上述第一介電 曰〃中上述第一介電層與晶粒之表面在約略相同的高 度。上述第二介電層形成於第一介電層與晶粒之上，並且 上述第二介電層具有第一開口形成於上述晶粒之墊之上。 觸導電層形成於上述第—開口之上以分別與上述整 接二：Γ上述導線形成於上述第二介電層與相對應的 上，並且上述導線從上述相對應的接觸導電 二:m對應的第一端點’其中上述相對應的端點 疋在上述弟二介電層之表面之内。上 導線與第二介兩呙夕, 、巴、象層形成於上述 成於上二導=二述絕緣層具有第二開口形 上述第二開。之上金屬化層舆銲接球形成於 <上，其係分別與上述導線耦合。 200805595 【實施方式】 本發明之一些實施例將於目前詳細地描述。然而，除 了=明確地描述之外，本發明也可以在一寬廣的範圍之 其它貫施例中被實施，並且本發明之範圍也不限制於 述之專利範圍。 田 一然而’不同構成要素之元#並不依實際的n—来顧-不。一些相關元件的大小是擴大的，並且無意義的部分沒 籲有晝出來，這樣比較容易提供本發明之一更清楚的描述與 理解。 本發明之本質在於拾取與置放標準晶粒於一新的基底 之f以得到一比傳統的晶圓上之晶粒之間的距離更適i與 更=廣的距離。因此，上述封裝結構具有一比上述晶ϋ j還大的球陣列以避免具有太接近的球間距的問題。此 外，上述晶粒可以與被動元件（例如：電容）或其它具有 並列結構或堆疊結構之晶粒一起封裝。本發明之詳細^法 • 將描述如下。 八有Β日粒之元成製造石夕晶圓置放於一框架或底盤 _( ame or tray )上，然後藉由背磨（back &卯_ )上述 完成製造矽晶圓可以得到一範圍為5〇〜3〇〇微米（micron) 之上述完成製造之石夕晶圓厚度。上述之完成製造之砂晶圓 厚度可以很容易地切割上述石夕晶圓上之晶粒以成為個別的 晶粒。如果不經過背磨（backlapping)而上述之完成製造 石夕晶圓不會很難切割的話，上述背磨（back p 是可以被省略的。於切割前，一介電層是選擇二= 200805595 上述完成製造矽晶圓之上以保護晶粒免於損害。 上述個別晶粒接著經過測試以從其中選擇標準的良好 晶粒110。然後，拿取上述標準良好的晶粒11〇並 合金基底1〇〇之上，使得二個相㈣ :之I有一個更寬廣的距離，並且利用一具有良好熱傳 V I·生之UV烘烤型態材料與/或熱烘烤型態附著材—料（未 示）附著上述晶粒110到上述金屬合金基底100之上，二 圖2A所示。上述附著材料係利用塗佈方式形成在上述金 屬合金基底100之上’並且上述附著材料之厚度最好 20〜60微米（mierc)n)之間。當上述晶粒⑽置放於上述 附著材料時，上述附著材料係藉由uv光或熱能來烘烤:L 上述置於金屬合金基底1〇〇之上之二個相鄰晶粒之間的距 離係被安排而具有足夠寬廣的空間以形成以下步驟之扇出 (fanout)終端引線（例如球陣列）。因此，本發明可以維 持一個理想的《間距以避免訊號耦合與訊號干擾的問題、: 亚且可以增加輪入/輸出（1/〇)埠（球）的數 其 粒的大小也變的更小了。上述晶粒110具有輸入/輪出（Ι/0) 墊U6形成於上表面（如圖四所示）。被動元件114或晶粒 112也置放於上述金屬合金基底1〇〇之相鄰的位置之二以 得到一濾波或其它功能，如圖二乙與圖二丙所示。 舉例而言，可用於金屬合金基底1〇〇之材料包含鐵_ 鎳合金（Fe-Ni au0y)、鐵_鎳合金層玻璃纖維材料、鐵-鎳_ 钻 5 至（Fe-Ni-C〇 alloy )、銅-鐵合金（Cu-Fe alloy )、銅· 絡合金（ Cu'Crall〇y)、銅-鎳-石夕合金（Cu-Ni-Sialloy)或 200805595 銅-錫合金（Cu-SnaU〇y)等等，且其中所述之金屬合金基 底之形狀可為圓形或矩形。例如，鐵_鎳合金包含AS TM F3〇 或Alloy 42 ( 42%鎳-58%鐵），其中所述之鐵-鎳合金合成 物包含42%鎳與58%鐵，而A11〇y 42之主要特性包含大 一..、々"於 4.0 至 4.7 ( PPm/£>c )之膨脹係數、約 12 ( w/m-t：) 之熱傳導樣數、約7〇( # ◦ am )之電阻值以及约6-沉) ‘ 之抗彎曲強度；此外，前述鐵_鎳_鈷合金包含astm Fi5 •或K〇Var ( 29Ni 17Co54Fe )，其中所述之鐵-鎳·鈷合金合成 物包含29'%鎳、17%鈷與54%鐵，且Kovar之主要特性包 。3大、·勺；丨於5.1至8.7 ( ppm/ C )之膨脹係數、約4〇 ( w/m_ C )之熱傳導係數、約49 ( # Q -cm )之電阻值。換言之， 本！X明内所述之金屬合金亦被可用於引線合金/引線框架 合金。而這些特殊合金，如：ASTM F3〇或AU〇y 42、astm F15或K〇var，由於其近似陶瓷之熱膨脹係數及其高度可 塑性使之被廣泛地接受，Alloy 42與K〇var 一般係用於陶 i究晶片載體之形成引線/引線框架之用。如前所述，這兩種 材料之熱膨脹係數與矽之熱膨脹係數（2·3 ppm/C>c )和陶 器基底之熱膨脹係數（3.4至7.4 ppm/t：)配合良好，且 Alloy 42與K〇var亦具有較佳之抗彎曲強度，例如aii〇”2 具有620(]\«>〇抗彎曲強度，與一般僅具38〇至55〇(河1^) 抗彎曲強度之銅合金相比可見其優勢。用於引線之材料必 須具備導電性以作為信號傳遞之電性通道媒介，此外用於 引線之材料更需抗腐韻’因為敍錄會增加引線之電阻值進 而產生電性失效，更可能最終導致機械裂痕，本發明内可 200805595 -用於引線之材料包含鐵·鎳合金、鐵-人人 金、=各合金、銅I石夕合金或鋼1合全°孟、銅-鐵合 在本發明中，同時封裝於上述封/專專。 動兀件之數目是不受限制的 冓中之晶粒與被 與被動元件也可同時被封裝在相同二=三個晶粒 之附著材料最好是良好的衣：構中的。本發 t i才c #巳ra认θ 、寻^材料，這樣才▼以ϋ— 上过（日於晶粒11G與金屬合金基底 使付 產生：問題（例如應力)被避免。間溫度差異所 但多實施例雖僅在圖示中描述單-層之導線， 線13。盘第—發明之中’如圖十四中所示。導 _之表上，—具有黏性之材料層⑽形成於基底 成的以::斤:應的圖與其圖示是透過-個單-的晶粒來完 述與理‘簡單化並提供一個對本發明之較清楚的描 第材料層12〇係形成而填滿於上述相鄰 且上則-㈣層12G與晶粒HO之表面在相同 又上述弟一材料層120之材料可以是UV烘烤型態 Z或熱供烤型態材料。然後’藉由―或熱能烘烤上述 弟「材料層！2〇。上述第一材料層12〇可以藉由一網印的 方法或-微影的方法來形成。上述第—材料層ug可以用 轉為-緩衝層以降低由於溫度等所產生之應力。上述第 材料層120可以是一 17¥與/或熱烘烤材料，例如··矽膠、 12 200805595 -環氧化物層、樹脂、BCB等等。上述所提之包括金屬合金 基底100、晶粒110與第一材料層12〇之結構1〇2顗似一 晶圓具有晶粒11 〇形成於其上。 如圖四所示，一第二材料層122塗佈形成於上述結構 —102之上。上述第二材料層122之材料可以是UV烘烤材 料或熱烘烤材料，例如：BCB、聚亞醯胺（1>1)、..幻_17〇. (由Shin-Etsu化學有限公司所製造）等等。然後，利用 一光罩來去除上述晶粒11〇之塾116之上之第二材料層 122之：分區域，以形成第-開口 124於上述墊116之上， t藉自UV或熱過來烘烤上述第二材料層^ 。接著， ，地利用電滎餘刻（咖）或濕餘刻（wet etching)來 =上述塾116之表面以確保沒有殘留的材料留在上述塾 116之上。 ^觸導电層（金屬佈線層）126形成於上 二^：，面之上，如圖六所示。上述接觸導電層 導電# 12:可::？Τ〇、’（CU)或其組合。上述接觸 ^ ^ + , 物理方法、化學方法或其組合之形 成：上述形成方法例如：化學氣相沉積 ===積(。VD)、_與蒸鑛。-光阻層 光罩之= 二觸導電層126之上，然後，藉由利用-:之曝先顯衫以形成上述光之 扇出圖案具有複數個扇 之扇出圖案。上述 上述第二材料層122之^ 口 ’ 5亥開口係從上述墊116到 相鄰的扇出開口之端面内之端點。也就是說’二個 您知點之間距可以比二個相鄰的墊116之 13 200805595 間距寬廣。之後，藉由電鍍方法，導線130形成於上述接 觸導電層126之上，如圖七（垂直圖示）與圖八所示（橫 向圖不，沿著圖七之「a_a，」方向）。上述導線13〇之材 料較佳的是鎳（Ni)、銅（Cu)、金（Au)或其組合。 請參考圖九，蝕刻上述光阻層128與接觸導電層126, 然後，一絕緣層132形成於上述導線13〇與第二材蜱層i22 之上，亚且藉由一光罩使得第二開口 134形成於上述導線 130之上。接著，烘烤上述絕緣層132。上述絕緣層 可以解由旋轉塗佈或網印的方式來形成。上述第二開口 134之位置可以形成上述晶粒11〇或第一材料層之 上較仏地疋分別地形成於上述導線130之端點附近，所 乂相郴的一個第一開口 134之間有一適宜距離可以形成錫 球136於第二開口 134之上，這樣就沒有訊號耦合與訊號 干擾的問題。 請參考圖十，一環氧化物層140形成於上述金屬合金 基底100之背表面之上’也就是沒有晶粒11〇形成於其上 之至屬口 &基底100之表面。然後’就由一光罩使得一上 標形成於上職氧化物層14G之上，並錄烤上述環氧化 物層140或者疋利用印刷模板油印，熱能WV烘烤或雷 射標記（1崎職k)以形成一上標。上述上標是用來確認 兀件的：稱。上述形成環氧化物層⑽之步驟也可以被省 略。接者，上述錫球136置於上述第二開口 134之上，並 且藉由一紅外線回流（IRrefl〇w)的方法將錫球136與上 述H 30之表面連接在一起。而在塾圈陣列封裝（: 200805595
Land grid array )製程中將省略此步驟。 最後，前面所述之封裝金屬合金基底1〇〇沿著切割線 138進行切割以隔絕個別的封裝積體電路。如上所述，上 述封裝積體電路可以包括被動元件142與晶粒n〇，如圖 十一所示。上述封裝積體電路也可以是一並列結構之多晶 粒，如圖十二所示。·… …、 本發明之封裝方法甚至可以應用以形成具有堆疊結構 之多晶粒及/或多層導線。請參考第十三圖，在形成上述絕 緣層132或第二開口 134之步驟之後，於晶粒11〇之垂直 方向將晶粒110a置於上述絕緣層132之上。然後，第三材 料層120a、第四材料層122a與第二接觸導電層u6a也依 序形成。蝕刻第三材料層12〇a、第四材料層122a與絕緣 f 132，以形成第三開口。之後，導電材料148置於上述 弟三開口之内，並且上述導電材料148與上述導線^^耦 合。上述導電材料148可以是一銲錫。接著，類似上述之 圖七到圖十之圖示，-第二導線！施、—第二絕緣層必 與錫球136依序形成》類似地，上述第三材料層i2〇a與第 四材料層、122a之材料可以是uv烘烤型態或熱|烤型態之 材料，上述第二接觸導電層12以之較佳的材料是鈦（丁丨）、 T (CU)或其組合；而上述第二導線ma之較佳的材料 疋銅（Cii)、在臬（Ni)、金（Au)或其組合。雖然圖十三僅 僅顯示了-具有二個晶粒之封裝堆疊結構，很明顯地:個 比二個晶粒還多之堆疊封裝結構也可以由上面所描述的方 式得到。 15 200805595 纽，根據本發明，上述之封裝結構可以 封 L结構之二個相鄰之間的錫球具有的間ϋ = 本發明可以避免訊號耗合與訊號干擾的情形。再 二月也利用了-個玻璃底材提供給LCD，並且上述玻璃= -^大ί是很大的，所以本發明可以降低上述封裳結構的價 ^提南上述封裝結構的良率。料，本發明钱裝、… 大小可以很容易地調整以適合測試設備、封裝設備等等。 1上，領域技一藝者，本發明雖以較佳實例闡明如 精神以限定本發明之精神。在不脫離本發明之 t申;:所作之修ί與類似的配置，均應包含在下述 槿日月虛，乾圍内’此範圍應覆蓋所有類似修改與類似結 構’且應做最寬廣的詮釋。 【圖式間單說明】 圖:為傳統技術之一半導體晶圓型態封裝之示音圖。 *心圖Γ甲到圖二丙為利用拿與取之方式以重置標準的晶 拉於一新基底之示意圖。 圖三為形成第一材料層於金屬合金基底之上之示意 圖。 " =四為形成第二材料層於第一材料層之上之示意圖。 以形晶粒之塾之上之第二材料層之一部分區域 战弟開口之示意圖。 圖Ζ、為形成接觸導電層於第一開口之上之示意圖。 圖七為^ 一 巧稽由一光阻層以形成導線於扇出圖案之上之縱 向示意圖。 16 200805595 圖八為藉由一光阻層沿著圖七之、，」以形成導線 於扇出圖案之上之橫向示意圖。 圖九為形成絕緣層於上述導線與第二材料層之上之 意圖。 日 ” 圖十為根據本發明之一封裝結構之示意圖。 之 圖十一為根據本發明之一具有一晶粒與一被_-動„元件 封裝結構之示意圖。 之 一圖十二為根據本發明之一具有二個晶粒之封裝結構 示意圖。 圖十二為根據本發明之一具有二個晶粒之封裝堆疊垆 構之示意圖。 ^ 意圖 圖十四為據本發明之一具有多層導線之封裝結構 之示 【主要元件符號說明】 半導體晶圓2 晶粒 4、110、112、110a 上蓋晶圓（cap wafer) 6 玻璃牆溶塊8 金屬圖形10 金屬線12 .洞14 金屬合金基底100 結構102 17 200805595 被動元件114、142 墊116 第一材料層120 第二材料層122 第三材料層120a 第四材料層122a 第一開口 124 接觸導電層126 第二接觸導電層126a 光阻層128 導線130 第二導線130a 絕緣層132 第二絕緣層132a 第二開口 134 錫球136 切割線138 環氧化物層140 導電材料148 具有黏性之材料層150

Claims (1)

  1. 200805595 十、申請專利範圍： L 一種擴散式型態封裝之結構，包括： 一金屬合金基底，其中所述之金屬合金基底之材料包含 鐵-錄合金（Fe-Ni alloy )、鐵-錄-銘合金（ alloy )、銅-鐵合金（cu-Fe alloy )、銅-鉻合金 all〇y )、銅·鎳·石夕合金（Cu-Ni-Di alloy )、鋼_錫合金 (Cu-Sn alloy)或鐵-鎳合金層（laminated)玻璃纖維 材料； ' 一晶粒，附著至該金屬合金基底； 一第一介電層，形成於該金屬合金基底之上，其係在該 金屬合金基底之上之該晶粒之外填滿該第一介電層· 一第二介電層，形成於該第一介電層與該晶粒之上，並 且該第二介電層具有第一開口形成於該晶粒之第—墊2
    -第-接觸導電層，形成於該第一開口之上，以八 該第一墊作電性耦合； 刀一 網Ϊ導線，形成於該第二介電層與該相對應的第-接 ，電層之上，並且該第一導線從該相對 ^層往外延伸到相對應的第1點，其中該_ = 弟—端點是在該第二介電層之表面之内； ，W的 第、/%緣層，形成於該第—導線與該第二介 上，並且該第一絕緣声且右筮 包^之 之上；以及 層具有弟二開口形成於該第—導線 19 200805595 凸塊下金屬化層（under ball metallurgy ; UBM)及/或銲 接球，形成於該第二開口之上，其分別與該第一導線耦 合。 2·如申請專利範15第1項之擴散式型態封裝之結構，其中 〜斤C之第一介電層之表面與該晶粒在約略相同的高度。 3.如申請專利範圍第丨項之擴散式型態封裝之結_構，其中 所述之晶粒包含一被動元件。 _ 4.如中請專利範圍第1項之擴散式型態封裝之結構，其中 所述之晶粒係藉由切割—完成製造之基底而形成。 5. 如申請專利範圍第4項之擴散式型態封裳之結構，其中 所述之疋成製造之基底係利用背磨以得到一厚度約 50〜300微米（micr〇n)之該完成製造基底。 6. 如申請^利範圍帛1項之擴散式型態封裝之結構’其中 所ίί之第；1電層與該第二介電層之材料包括Uv烘烤 型態材料、熱烘烤型態材料與其組合〆 _ 7.如中請專利範圍第i項之擴散式型態封裝之結構，其中 所述之第一接觸導電層包括鈦（Ti)、銅（Cu)與其电 合。 、 8. 如申料利範圍帛1項之擴散式型態封裝之結構，其中 所述之第一導線層包括鎳（Ni)、銅、金（Au)與其组 合' 八 9. 如中請專利範圍第1項之擴散式型態封裝之結構，其中 戶斤述之鐵-鎳合金合成物包含42%鎳·鄕鐵（合金· 10. 如申請專利範圍第i項之擴散式型態封裝之結構，其中 20 200805595 所述之鐵-鎳-鈷合金合成物包含29%鎳_17%鈷_54%鐵 (Kovar) 〇 11.如申請專利範圍第1項之擴散式型態封裝之結構，更包 括一環氧化物層形成於該金屬合金基底之背表面之上。 12·如申請專利範圍第丨項之擴散式型態封裝之結構，其中 所述之絕緣層包括環氧化物層、樹脂、SINR、—聚亞_醯胺 (PI)與其組合。 13.如申請專利範圍第丨項之擴散式型態封裝之結構，更包 括： 一第二晶粒’附著至該金屬合金基底與該第一介電屌 間於該晶粒之垂直方向； " 二第三介電層，形成該金屬合金基底與該第一介電； 間； Θ心 一第四介電層，形於人+ 弟—日日粒之間，並且該第四介電層具開、 於二晶粒之第二塾之上； #弟-開口形成 -弟二接觸導電層，形成於該第三 巧二塾作電性耗合； 之i其分別與 形成於該第一介電層、該第四介電層與該 …0弟—接觸導電層，並且該第二導線係從 應的該第_ 守、、果係攸垓相對 點，复中:接觸導電層往外延伸到相對應的該第二蠕 表面之内之相對應的第二端點係在該第四介電層之 第〜巴緣層，形成於該第一導線、該第四介電層與該 21 200805595 ' 第一介電層之上； 其中該第二絕緣声、兮楚 第一介雪思 5亥弟一介電層與該第二導線上之今 弟一j電層之上形成一第四開口；以及 裏上之石亥 導電材質，填充於該第四開口内，且 導線與該第二導線作電性耦合。、…別與該第- 11申請專㈣13項之難式㈣料之&構置 中所述之第三介電層之表面與該其 的高度。 ，、成弟一日日粒在約略相同 中：述之第三介電層與該第四介電層包括uv烘烤型熊 材料、熱烘烤型態材料與其組合。。 16.如申請專·圍第13項之擴散式型態封裝之結構，其 中所述之第—接觸導電層包括欽、銅與其組合。八 Π.如申請專=範圍第13項之擴散式型態封裝之結構，其 中所述之第二導線包括鎳、銅、金與其組合。 18.如申凊專利範圍第13項之擴散式型態封裝之結構，更 包括一個或多個被動元件形成於該金屬合金基底之上。 22
TW095129072A 2006-07-07 2006-08-08 Fan out type wafer level package structure and method of the same TW200805595A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/456,141 US7514767B2 (en) 2003-12-03 2006-07-07 Fan out type wafer level package structure and method of the same

Publications (1)

Publication Number Publication Date
TW200805595A true TW200805595A (en) 2008-01-16

Family

ID=44786192

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095129072A TW200805595A (en) 2006-07-07 2006-08-08 Fan out type wafer level package structure and method of the same

Country Status (1)

Country Link
TW (1) TW200805595A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786110B2 (en) 2010-09-24 2014-07-22 J-Devices Corporation Semiconductor device and manufacturing method thereof
US9343396B2 (en) 2010-02-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD in fan-out wafer level chip scale package
CN112687650A (zh) * 2019-10-17 2021-04-20 浙江荷清柔性电子技术有限公司 超薄芯片的封装结构、柔性集成封装方法
CN112825310A (zh) * 2019-11-21 2021-05-21 浙江荷清柔性电子技术有限公司 超薄芯片的封装结构和柔性集成封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343396B2 (en) 2010-02-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD in fan-out wafer level chip scale package
US8786110B2 (en) 2010-09-24 2014-07-22 J-Devices Corporation Semiconductor device and manufacturing method thereof
CN112687650A (zh) * 2019-10-17 2021-04-20 浙江荷清柔性电子技术有限公司 超薄芯片的封装结构、柔性集成封装方法
CN112825310A (zh) * 2019-11-21 2021-05-21 浙江荷清柔性电子技术有限公司 超薄芯片的封装结构和柔性集成封装方法

Similar Documents

Publication Publication Date Title
US7514767B2 (en) Fan out type wafer level package structure and method of the same
TWI377630B (en) Semiconductor device and fabricating method thereof
TWI375309B (en) Wafer level package with die receiving through-hole and method of the same
TWI244149B (en) Chip-size package structure and method of the same
TW558929B (en) Flip chip type semiconductor device and method for manufacturing the same
US7550317B2 (en) Method for manufacture of wafer level package with air pads
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
US20020037603A1 (en) Microelectronic device package with conductive elements and associated method of manufacture
TWI267174B (en) Method of eliminating back-end rerouting in ball grid array packaging and apparatus made from same
TW201044548A (en) Package on package to prevent circuit pattern lift defect and method of fabricating the same
TW200832653A (en) Package substrate, method of fabricating the same and chip package
TWI380500B (en) Integrated circuit device having antenna conductors and the mothod for the same
JP2005175019A (ja) 半導体装置及び積層型半導体装置
TW200531142A (en) Semiconductor device and method for making same
TW200924090A (en) Protected solder ball joints in wafer level chip-scale packaging
JP2010521587A (ja) 微細ピッチのマイクロ接点及びその成形方法
TW200807702A (en) Structure of image sensor module and a method for manufacturing of wafer level package
TW201637138A (zh) 半導體元件的堆疊結構
US6351035B2 (en) Strain release contact system for integrated circuits
TW201703212A (zh) 晶片封裝
TW200830524A (en) RF module package
TW201243972A (en) Semiconductor chip with supportive terminal pad
TW200845359A (en) Semiconductor device package having multi-chips with side-by-side configuration and method of the same
CN109390312A (zh) 半导体封装装置和其制造方法
JP6803042B2 (ja) 貫通電極及びその製造方法、並びに半導体装置及びその製造方法