TW200541075A - Semiconductor devices with high voltage tolerance - Google Patents

Semiconductor devices with high voltage tolerance Download PDF

Info

Publication number
TW200541075A
TW200541075A TW094119473A TW94119473A TW200541075A TW 200541075 A TW200541075 A TW 200541075A TW 094119473 A TW094119473 A TW 094119473A TW 94119473 A TW94119473 A TW 94119473A TW 200541075 A TW200541075 A TW 200541075A
Authority
TW
Taiwan
Prior art keywords
transistor
gate
region
item
well
Prior art date
Application number
TW094119473A
Other languages
English (en)
Inventor
Shine-Chien Chung
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200541075A publication Critical patent/TW200541075A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

200541075 九、發明說明： 【發明所屬之技術領域】 本發3_半導體裝置喊計，制是有· 半導體裝置。 【先前技術】
—類似如積體電路⑽的半導體裝置在不同的電壓下運作。由於一特 定^ 1C可能會面對兩種以上的電壓，所以製造商面對了需要經濟地製造出 /、有能夠在不同電壓τ工狀元件的Ic產品的考驗。高電壓通常需要額外 瓣卜哪爾外__。再者，製贈可能和標 準電壓裝置的製程需求不相容。 高電壓可能改變IC中的金氧半場效電晶體（M0SFET)之效能和運作 =，=為和高電壓運作相_—個議題。尤其是，高賴接面具有_ ^、可以將電子加速到—能量階，使其如同熱電子—般可以射入到閑 2化物中，在那雜們可能會直接造成損害，或者他們可能會滯留並改 交該閘極的有效電荷。上述之淨效應為，該聰FET的闕電壓可能會改變， 進而改變該1C的聽和運作參數。高賴M〇s裝置之另—議題 3接面需要能夠保持施加到祕之高電壓，而不會破壞該汲極接面或該 通道。 傳t使用没極延伸電晶體來提供上述問題的部分解決，其特別設計 用來承心龍。在此猶置中，祕汲極接觸之重度摻雜域係設置於 /、該閘極她-距離之處，並設於域有蝴麵摻雜之井巾。該井將該 =電壓分散到—較大的範财。另—傳_方法，係錢厚陳氧化層， 寺別精來承受高電麼。然而，可能會需要額外以及不相容的製程步驟 “產生該厚_氧化層，因此增加了製造的複雜度及穌。如果使用一長 通這，則會犧牲掉空間和速度。
0503-A30973TWF 5 200541075 因此，需要一種能夠承受高電 的製程相容性。 壓的MOS結構， 其節省空間並具有更高 特別是有關於具有高壓耐受性的
【發明内容】 本發明係有關於半導體裝置的設計， 半導體裝置。 ^本發明提供_種高M電晶體，其包括第_主動區域、第二主動區域、 第低=雜區域以及第一低接雜區域。該第一主動區域係設於一基底間 〃第你】該第一主動區域，其係設於該基底之該閘極的一第二側。 /第低t雜區域’其係开》成於該閘極與該第一主動區域之間。該第二低 掺雜區域，其係形成於該_與該第二主祕域之間，其長度較該第一拿 一換雜區域明顯較長 本發明並提供-種高壓電晶體，其包括第—絲區域、第二主動區域、 以及溝槽絕緣。該第—主舰域係設於—基底中之—雜之—第一側及一 預疋型之井中。該第二主動區域，其係設於該閘極的一第二侧。該溝槽絕 緣（trenchiS〇lati〇n，TI)，其具有預定深度，並設於該井中，並位於該第一 主動區域及該閘極之間。其中包含該第一主動區域之該井係作為該電晶體 之汲極 本發明並提供一種半導體電晶體，其包括一閘極、源極區域、汲極區 域、及溝槽絕緣（trench isolation，TI)。該源極區域，其係設於一基底之該 閘極之一第一側。該没極區域，其係設於該基底之該閘極的一第二側。該 溝槽絕緣係設於該基底，並介於該源極區域與該汲極區域之間，位於該閘 極下方’其具有一預定頂部，其形成該源極區域與該汲極區域之間一通道 之一部分。 本發明並提供一種電晶體的製造方法。該方法首先於一基底形成至少3 個溝槽’其中一中央溝槽被2個邊界溝槽包圍。繼之，以一預定的介電物 0503-A3 0973 TWF 6 200541075 —質填充該3娜槽。再於射央賴之—敢了_設置—就補質。繼 之，將該設置之該德質結晶化。並於該基底形成_酿，其位於該中央 溝槽中心。繼之，形成-源極及-沒極’其係於該開極之兩侧及該對應之 邊界溝槽之鄰。 【實施方式】 本發明係有關於半導體裝置的設計，_是有·具有高壓财受性的 半導體裝置。 為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉較佳實 施例’並配合所關示第丨圖至第8圖，做詳細之制。本發明說明書提 供不同的實施絲綱本發料同實施方式的技術雜。其巾，實施^中 的各元件之配置麵制之用，麟肋關本伽。且實翻中圖式標 號之部分重複’係為了簡化說明，並非意指不同實施例之間的關聯性。 本說明書提供-概夠承受高電_ MOS結構，其節省 高的製程相容性。 尺 參見第1圖’其顯示-Nii道金氧半場效電晶體（M〇贿）觸，並 具有-改㈣祕結構。此種半導體電晶體具有重度摻耗财型没極區 域102，其係用於與金屬化的積體電路線路良好的電性接觸。然而，若—n +至P井接·破壞，就會形成—，肖電場。該陡餐場會加速電流載體 =電子其破壞’並降低其可靠性。㈣在該閘極氧化 1 閥電壓及該M〇s電晶體的通道之導電度。為了 減輕上述效應’除了—個普通的LDD112之外，還使 酬LDD)觸。該延伸低摻雜區域在形成側壁間隔層 散1 於該側壁_下方，直接使該N+_域和^ &域在閘極電極n〇下連社 、 广廷、、。由於LDD*N+汲極區域藉由分散於一較長
0503-A30973TWF 7 200541075 的距離而具有—些電阻，而使得電場較為不㈣,。，電子不會被加速 到那麼，的能量，而較不容易射人該薄相極氧化層。 如弟1圖所示’LDD區域106在和N+區域1〇2相接之前，延伸一較 長的距離d。延長LDD106意味著，一高電壓可以分散到一足狗的距離，使 得電場強麟弱，而不會把錢倾電子加制具树害力量。設於 該閘極結翻-狀LDD區域112，難有_般錢，並設於該侧壁間隔 層下方。延長LDD106較普通長度的LDD區域112要長許多，而且至少有 部分裸露於該閘極（以及該閘極間隔層）及N谨極區域撤之間，反觀 普通LDD區域112則大部分被該閘極以及該閘極間隔層⑽所覆蓋。㈣ 區戍的長度可以被控制’以決定其效能，例如該電晶體之可持續電堡。由 於+汲極區域搬不是自我對準的，所以可能需要一個額外光罩操作，這 和源極部分不同。 當可理解，如上辆樣的域可以顧在—具有不相同ldd之源極盘 没極結構之P通道M0耐中。類似於第1圖所顯示者，一腦贈之^ +區域（其係為-祕或没極區域）和—閘極氧化層之間具有—延長咖 區域。當形成-典型的側壁間隔層和_多_電極時，在舰極端之該延 長LDD區域係部分設置賊側隔層之下，而·另—㈣LDD區域 則設置於對應的嶋下方。位_極端的普通咖區域⑴之側面長度 約為0.2〜0.3,，而設於汲極端的延長LD⑽6的侧面長度d可以為〇 5〜 〇·7哗。設於汲極端的延長测〇6的側面長度d較位於源極端的普通ldd £域m之·長度至少長〇·2,。更可理解，N型基底也可以絲製造類 =電顏構。例如繼函裝置可以設於_n舰上，儀〇s 衣置可以設於p财中。兩種裝置都具有缺極端的延長ldd區域。 依據本發明_實施例，第2瞻示_ 裝置細 "r^;;^N(rjt""2〇2) ^ - P t基底中。N型井的濃度及_、度，物轉和LDD區域相仿的高
0503-A30973TWF 200541075 一電閘極204之間，係藉由-溝槽絕緣來分離，例如 二Ν型井的低電阻率使得該_維持_。具有 ^溝槽^之該Ν型井能夠作為該電晶體的祕區域。 有/齡數可· _整霞耐受能力及其他贼置聽。外賦驗
=邊緣到Ν谨極邊緣的距離dl來決定。依據本實施例，閘 極見度W為do。N型井進人通道的側擴散d2則決定本質驗極電阻。該 2阻，據該N型相濃度而定。實際通道長度3，黯定該主動通道區域。 需庄思的疋，該裝置的行為類似具有—舆_ N型絲度相同之接面的没 極。因此，該通道長度可以靴—必縣度短，來引峻穿效應。這3種 讀可以適當調整該裝置的效能。為了確保適#的操作，這3種參數之間 較t的關係為，dl不小於〇，33不小於心。 類似於第2圖所顯示者’ 一高電壓pM〇s可以具有p型井來取代第2 圖中的N型井。有別於直接設於一 p型基底，在p型基底中形成一深n型 井’並在其上形成一電晶體。 依據本發明另-實施例，上述裝置的進—步改良，可以藉由在其中間 加入-第3STI結構來實現。氧化雜壁可以橫跨該通道中間。在下文中說 明，上述構造應用在高電壓時的效用。 第3〜8圖顯示依據本發明實施例，形成一半導體結構3〇〇㈣程。第 3圖顯不’在P型係基底304巾，形成3個淺溝槽302,以作為在形成_ 井之後，製造-組淺溝槽絕緣結構的準備。半導體結構3〇〇稍後將經過處 理’以形成P通道MOSFET。2個外側的或邊界的STI結構，定義了用以 形成該電晶體的大致區域，而會在該基底上，及該巾央STI部位形成_閑 極0 麥見第4圖，半導體結構3〇〇中，設於p型矽基底3〇4中的外側2個 次溝槽被氧化物402填充。在中央溝槽中，當與其他溝槽一起填充進該氧 化物之後’該氧化物有一部份被蝕刻，以形成另一個‘較短的絕緣STI4〇4，
0503-A30973TWF 9 200541075 因此而形成一個凹陷406。 參見第5圖’㈣物質5〇2沈積於中間的溝槽，以填滿凹陷概。立他 區域也可以先崎养質沈積，然後再_侧或是化學機械研磨（CMP) 等方式將《要物«移除。繼之，高温製程，將填充财施以再 結晶化處理，使得其形成單晶破物質，以與單晶碎p型基底綱緊密結合。 上述物質可以植入適當的摻雜物，以形成適當的聰通道區域撕。 參見第6圖，其顯示—閘極結構之形成。在閘極氧化層602及-閘極 單晶石夕604沈積並圖案化之後，將石夕物f 5〇2施以再結晶處理，並設於该 閘極氧化層602下方，以及絕緣STI綱正上方。N型井鄕包括上 結構。 參見第7圖’P型井低摻雜汲極（LDD)區域7〇2及氣經過植入處理， 上述結構係設於N型井506中。 參見第8圖，形棘極側壁間隔層艱及—汲極侧壁間隔層綱，且位 於源極側壁間隔層802及-汲極側壁間隔層8〇4下方的在LDD區域7〇2和 704在源極/汲極植入過程中，仍保持完整，而其他區域接受n+植入並形 成源極806和汲極808。再結晶的石夕物質5〇2成為在問極氧化層6〇2下方及 絕緣STI404上方之通道的一部份。 上述再結晶善質5〇2的短片段，是M〇s通道的一部份。再結晶石夕物 質5〇2係具有偽S0I結構的功能。由㈣犯和p +沒極_所形成的該 雜之空乏區域，當反偏壓時，可以被ST腦中斷而不會接觸到源極8〇6。 因此，該裝置可以耐受較高的電壓。乏區域所包含的結構，意味著較 少的接面面積，及目此而來陳低的漏f。上述結構允許具有良好控制以 及較少突穿效應之較短的通道長度。 同樣的結構也可以特定變化，在N通道MOSFE丁中完成。其中-種方 式’是將所有的P型和N型倒反過來，包含從N型井變成p型井，從p型 基底變成N錄底。—餘佳的方式是，保留p型基底。畴，卩型咖
0503-A30973TWF 10 200541075 和p+源極及汲極也改變成N型LDD和N+源極與没極。另夕 能不再需要。
較佳實施纖露如上，«麵肋限定本發明， 何熟悉此項技藝者，在不麟本發明之精神和 任 乾圍内，當可做些許更動| 潤飾，因此本發明之保鳟齡園去雜銘糾^ (保她® *視伽之申請專繼騎狀者為準
0503-A30973TWF 11 200541075 【圖式簡單說明】 為使本發明之上4目的、特徵和伽缺_ 並配合所附圖示，進行詳細說明如下·· 卜文特舉，、細例 意圖第聰示依據本發明實施例之具有長ldd結構之半導體電晶體的示 第2圖顯示依據本發明實施例之在依間極和一主動區域之間具有溝样 絕緣之半導體電晶體的示意圖。 ' 第3〜8圖顯示依據本發明實施例形成一半導體結構的過程。
【主要元件符號說明】 金氧半場效電晶體〜100 ; N+型汲極區域〜102 ; 薄層閘極氧化層〜104 ; LDD 〜112 ; 延伸低摻雜汲極（LDD)〜106 ; 側壁間隔層〜108 ; 閘極電極〜110 ; NMOS裝置〜200 ; 汲極〜202 ; 閘極〜204 ; 淺溝槽絕緣〜206 ; 半導體結構〜300 : 基底〜304 ; 淺溝槽〜302 ; 氧化物〜402 ; 氧化物〜404 ; 凹陷〜406 ; MOS通道區域〜504 ; 矽物質〜502 ; N型井〜506; 閘極氧化層〜602 ; 閘極單晶石夕〜604 ; P型井低摻雜汲極（LDD)區域〜702 > P型井低摻雜汲極（LDD)區域〜704 源極側壁間隔層〜802 ; 汲極側壁間隔層〜804 源極〜806 ; 沒極〜8〇8 ; LDD 〜812。 0503-A30973TWF 12

Claims (1)

  1. 200541075 十、申請專利範圍： 1· 一種高壓電晶體，其包括·· ' 第一主動區域’其係設於-基底閘極之-第-側； 第-主動區域’其係設於該基底之該間極的一第二側； 一f一低摻雜區域’其係形成於該閘極與該第-主動區域之間；以及 -第二低摻纏域’其係形成於該_與該第二主動區域之間，其 度較該第一第一摻雜區域明顯較長。 ’、' 2·如帽專利範圍第】項所述之高㈣晶體，其中該第二主動區域為 該電晶體之沒極。 3·如申請專利範圍第i項所述之高壓電晶體，其中該第—低接雜區域 在該閘極及一設於該閘極之該第一側上的一間隔層之下，其中該第二低摻 雜區域係部分没於該閘極與設於該閘極之該第二側之一間隔層之下。 4·如申請專纖圍第丨項所述之紐電晶體，其中該第二低換雜區域 至》較該弟一低換雜區域的長度多〇·2μιη。 5·如申請專利範圍第丨項所述之高壓電晶體，其中該第一低摻雜區域 具有一低於0·3μιη之側面長度。 6. 如申請專利範圍第1項所述之高壓電晶體，其中該第二低摻雜區域 Φ 具有一低於0·7μιη之側面長度。 7. —種高壓電晶體，其包括： 一第一主動區域，其係設於一基底中之一閘極之一第一側及一預定型 之井中； 一第二主動區域，其係設於該閘極的一第二側； 一預定深度之溝槽絕緣（trench isolation，ΤΙ)，其係設於該井中，並位 於該弟一主動區域及該閘極之間， 其中包含該第一主動區域之該井係作為該電晶體之没極。 8·如申請專利範圍第7項所述之高壓電晶體，其中當該電晶體為 13 0503-A30973TWF 200541075 NMOS電晶體時，該井為n型井。 9·如申請翻翻第7項所述之高壓電晶體，其中當該電晶體 PMOS電晶體時，該井為p型井。 '' 1G.如中請專利範圍第7項所述之縫電晶體，其中該電晶體之—效能 係依據該閘極-邊緣與該第一主動區域之一邊緣之間的距離⑹而定， 其係決定一没極電阻。 η·如申請專利範m第1G項所述之高壓電晶體，其中該祕電阻進一 步依據該井之一電子濃度或電洞濃度而決定。 12. 如申請專利顧第1G項所述之隸電晶體，其中該電晶體之—效 能進-步依據該井中之該·-邊緣和該通道在該井之外部之邊緣的距離 (d2)而定。 13. 如申請專利範圍第12項所述之高壓電晶體，其中該電晶體之一通 道長度長於該距離d2〇 14. 一種半導體電晶體，其包括·· 一閘極； 一源極區域，其係設於一基底之該閘極之一第一側； 一汲極區域，其係設於該基底之該閘極的_第二側；以及 -溝槽絕緣（trenchiS〇lati〇n，TI) ’其係設於該基底，並介於該源極區 域與該汲極區域之間，位於該閘極下方，其具有一預定頂部，其形成該源 極區域與該、/及極區域之間一通道之一部分。 15·如申請專利範圍第14項所述之半導體電晶體，其中該溝槽絕緣之 該頂部包含一結晶型矽物質。 16. 如中請專利範圍第14項所述之半導體電晶體，分別於該閘極之該 第-側及該第二側包含_第-及第二淺溝槽絕緣（shalk)W treneh isa[atk)n， STI)，用以定義該電晶體的邊界。 17. 如申請專利範圍第14項所述之半導體電晶體，、更包一第一及第 0503-A30973TWF 14 200541075 *二低摻雜極延倾域’其分顺觀極與賴極之至少-部份重疊。 18. —種電晶體的製造方法，其包括·· 於基底$成至夕3個溝槽，其中一中央溝槽被2個邊界溝槽包圍； 以一預定的介電物質填充該3個溝槽； 於該中央溝歡-敢了轉設置—歉雜f ; 將該設置之該石夕物質結晶化，· 於該基底形成-閘極，其位於該中央溝槽中心；以及 瓜成源、極及’及極，其係於該閑極之兩側及該對應之邊界溝槽之鄰。 春 19·如申明專利範圍第18項所述之電晶體的製造方法，其中該設置步 驟進-步包含將該介電物質從該中央溝槽之該預定頂部移除。 20·如帽專利顧第18項所述之電晶體的製造方法，更包含形成一 第-及第二低摻雜汲極延伸區域其分別與該汲極與該源極之至少一部份重 疊。 21·如申請專纖圍第18項所述之電㈣的製造方法，其中形成該間 極的步驟包含在該閘極之兩側形成2間隔層。 22·如巾請專利範圍第18項所述之電晶體的製造方法，更包含形成一 井包圍該3溝槽。 0503-A30973TWF 15
TW094119473A 2004-06-12 2005-06-13 Semiconductor devices with high voltage tolerance TW200541075A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US57904404P 2004-06-12 2004-06-12
US11/077,606 US20050275037A1 (en) 2004-06-12 2005-03-11 Semiconductor devices with high voltage tolerance

Publications (1)

Publication Number Publication Date
TW200541075A true TW200541075A (en) 2005-12-16

Family

ID=37609709

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094119473A TW200541075A (en) 2004-06-12 2005-06-13 Semiconductor devices with high voltage tolerance

Country Status (3)

Country Link
US (2) US20050275037A1 (zh)
CN (1) CN1897250A (zh)
TW (1) TW200541075A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280100A1 (en) * 2004-06-17 2005-12-22 Michael Artaki Laterally diffused MOS device
US8138559B2 (en) * 2007-04-03 2012-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed drift region for HVMOS breakdown improvement
WO2009063542A1 (ja) * 2007-11-12 2009-05-22 Fujitsu Microelectronics Limited 半導体装置
US8350327B2 (en) 2008-08-29 2013-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device with reduced leakage
US20100109080A1 (en) * 2008-11-05 2010-05-06 Sheng-Yi Huang Pseudo-drain mos transistor
SG183751A1 (en) * 2009-07-10 2012-09-27 Globalfoundries Sg Pte Ltd High voltage device
KR101777643B1 (ko) 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
US8614484B2 (en) * 2009-12-24 2013-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage device with partial silicon germanium epi source/drain
US9741793B2 (en) * 2012-04-16 2017-08-22 Nxp Usa, Inc. Semiconductor device with false drain
US8674441B2 (en) * 2012-07-09 2014-03-18 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
US9159803B2 (en) * 2012-08-21 2015-10-13 Freescale Semiconductor, Inc. Semiconductor device with HCI protection region
TWI501558B (zh) * 2012-11-13 2015-09-21 Ind Tech Res Inst 栓鎖裝置及其應用
US9041144B2 (en) * 2013-05-17 2015-05-26 Micron Technology, Inc. Integrated circuitry comprising transistors with broken up active regions
JP2015023208A (ja) * 2013-07-22 2015-02-02 旭化成エレクトロニクス株式会社 電界効果トランジスタ及び半導体装置、電界効果トランジスタの製造方法
US10076800B2 (en) * 2015-11-30 2018-09-18 Cree Fayetteville, Inc. Method and device for a high temperature vacuum-safe solder stop utilizing laser processing of solderable surfaces for an electronic module assembly
JP2018125518A (ja) * 2017-02-03 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 トランジスタ、製造方法
US10263623B1 (en) * 2018-08-21 2019-04-16 Xilinx Inc. Circuit for and method of storing data in an integrated circuit device
CN113629144B (zh) 2020-05-08 2023-07-07 长鑫存储技术有限公司 半导体器件及其制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455565A (en) * 1980-02-22 1984-06-19 Rca Corporation Vertical MOSFET with an aligned gate electrode and aligned drain shield electrode
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US5198699A (en) * 1988-09-09 1993-03-30 Texas Instruments Incorporated Capacitor-driven signal transmission circuit
US5155563A (en) * 1991-03-18 1992-10-13 Motorola, Inc. Semiconductor device having low source inductance
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5252848A (en) * 1992-02-03 1993-10-12 Motorola, Inc. Low on resistance field effect transistor
TW289153B (zh) * 1994-09-26 1996-10-21 Ibm
US5841166A (en) * 1996-09-10 1998-11-24 Spectrian, Inc. Lateral DMOS transistor for RF/microwave applications
US5912490A (en) * 1997-08-04 1999-06-15 Spectrian MOSFET having buried shield plate for reduced gate/drain capacitance
KR100244282B1 (ko) * 1997-08-25 2000-02-01 김영환 고전압 트랜지스터의 구조 및 제조 방법
US5949104A (en) * 1998-02-07 1999-09-07 Xemod, Inc. Source connection structure for lateral RF MOS devices
US6001710A (en) * 1998-03-30 1999-12-14 Spectrian, Inc. MOSFET device having recessed gate-drain shield and method
US6063678A (en) * 1998-05-04 2000-05-16 Xemod, Inc. Fabrication of lateral RF MOS devices with enhanced RF properties
US6172401B1 (en) * 1998-06-30 2001-01-09 Intel Corporation Transistor device configurations for high voltage applications and improved device performance
US6215152B1 (en) * 1998-08-05 2001-04-10 Cree, Inc. MOSFET having self-aligned gate and buried shield and method of making same
US6181200B1 (en) * 1999-04-09 2001-01-30 Integra Technologies, Inc. Radio frequency power device
US6462380B1 (en) * 2000-01-21 2002-10-08 Texas Instruments Incorporated ESD protection circuit for advanced technologies
JP4646284B2 (ja) * 2000-02-10 2011-03-09 インターナショナル レクティフィアー コーポレイション 単一表面上のバンプコンタクトを有する垂直伝導フリップチップ半導体デバイス
US6372557B1 (en) * 2000-04-19 2002-04-16 Polyfet Rf Devices, Inc. Method of manufacturing a lateral fet having source contact to substrate with low resistance
JP3614125B2 (ja) * 2000-10-23 2005-01-26 三星電子株式会社 Ｃｐフリップフロップ
US6677641B2 (en) * 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6822294B1 (en) * 2001-06-29 2004-11-23 National Semiconductor Corporation High holding voltage LVTSCR
US6600182B2 (en) * 2001-09-26 2003-07-29 Vladimir Rumennik High current field-effect transistor
US6511884B1 (en) * 2001-10-09 2003-01-28 Chartered Semiconductor Manufacturing Ltd. Method to form and/or isolate vertical transistors
JP4088063B2 (ja) * 2001-11-14 2008-05-21 株式会社東芝 パワーｍｏｓｆｅｔ装置
US6501315B1 (en) * 2001-12-12 2002-12-31 Xilinx, Inc. High-speed flip-flop operable at very low voltage levels with set and reset capability
US6521923B1 (en) * 2002-05-25 2003-02-18 Sirenza Microdevices, Inc. Microwave field effect transistor structure on silicon carbide substrate
US6831332B2 (en) * 2002-05-25 2004-12-14 Sirenza Microdevices, Inc. Microwave field effect transistor structure
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
US6876035B2 (en) * 2003-05-06 2005-04-05 International Business Machines Corporation High voltage N-LDMOS transistors having shallow trench isolation region
US7138690B2 (en) * 2003-07-21 2006-11-21 Agere Systems Inc. Shielding structure for use in a metal-oxide-semiconductor device
US7126193B2 (en) * 2003-09-29 2006-10-24 Ciclon Semiconductor Device Corp. Metal-oxide-semiconductor device with enhanced source electrode

Also Published As

Publication number Publication date
CN1897250A (zh) 2007-01-17
US8476949B2 (en) 2013-07-02
US20080136481A1 (en) 2008-06-12
US20050275037A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
TW200541075A (en) Semiconductor devices with high voltage tolerance
TW455995B (en) Semiconductor apparatus and its manufacturing method
JP6101689B2 (ja) ゲート抵抗器とダイオード接続ｍｏｓｆｅｔが統合されたパワーｍｏｓｆｅｔ
TWI231044B (en) Semiconductor device
TWI488289B (zh) 高電壓裝置
CN103872132B (zh) 金属氧化物半导体(mos)晶体管及其制作方法
TW515083B (en) Semiconductor device and portable electronic machine
TWI353025B (en) Semiconductor structure with improved on resistanc
TW400651B (en) The semiconductor device with high voltage CMOS structure and the manufacture method thereof
TWI257649B (en) Semiconductor device and manufacturing method of the same
TW201246547A (en) Field effect transistor
US20060001122A1 (en) Semiconductor device and method for manufacturing the same
KR101355282B1 (ko) 반도체 장치 및 그 제조 방법
KR20080114608A (ko) 반도체 장치 및 반도체 장치의 제조 방법
TW200403849A (en) Semiconductor chip using both polysilicon and metal gate devices
TW201017886A (en) (110)-oriented p-channel trench MOSFET having high-k gate dielectric
JP2009520365A (ja) 超接合パワーｍｏｓｆｅｔ
TW200830458A (en) Lateral trench MOSFET with direct trench polysilicon contact and method of forming the same
US7629645B2 (en) Folded-gate MOS transistor
TW201232760A (en) Semiconductor device and fabrication method thereof
TW200414374A (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
KR100344734B1 (ko) 자기 정렬 동적 임계치 전계 효과 디바이스 및 그의 제조 방법
JP2006100404A (ja) 半導体装置及びその製造方法
TW533596B (en) Semiconductor device and its manufacturing method
US20100032676A1 (en) Semiconductor integrated circuit device and a manufacturing method for the same