TW200539403A - Method for manufacturing a chip arrangement and varnish for carrying out the method - Google Patents

Method for manufacturing a chip arrangement and varnish for carrying out the method Download PDF

Info

Publication number
TW200539403A
TW200539403A TW93115291A TW93115291A TW200539403A TW 200539403 A TW200539403 A TW 200539403A TW 93115291 A TW93115291 A TW 93115291A TW 93115291 A TW93115291 A TW 93115291A TW 200539403 A TW200539403 A TW 200539403A
Authority
TW
Taiwan
Prior art keywords
insulating material
contact layer
particles
contact
semiconductor wafer
Prior art date
Application number
TW93115291A
Other languages
English (en)
Inventor
Holger Klapproth
Original Assignee
Micronas Holding Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronas Holding Gmbh filed Critical Micronas Holding Gmbh
Publication of TW200539403A publication Critical patent/TW200539403A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

200539403 玖、發明說明： 【發明所屬之技術領域】 本發明係有關一種晶片組合之製造方法，其中至少使用 兩半導體晶片，其至少各具一電接點，至少一半導體晶片 之接點被塗佈一具導電顆粒的接觸層，半導體晶片以其接 點相對而組合在一起，其接點因中間的接觸層而彼此連 接，該接觸層由鐵磁性顆粒及一第一絕緣材料構成，該顆 粒在第一絕緣材料中彼此及對接點有一距離，第一絕緣材 料被以液態塗佈於接點，然後固化，在塗佈於接點後以熱 處理方式使該絕緣材料至少在接點之間的部分熔化，熔化 處至少一顆粒的位置由於一磁場而被改變，使得接點經該 顆粒而被電性連接，以冷卻固化絕緣材料。此外，本發明 並有關一種該方法所使用之塗料。 【先前技術】 專利DE 2 9 0 2 0 0 2 A1曾提出一種上述的方法，其將多 個半導體晶片疊成一疊。相鄰半導體晶片之間各設有一接 觸層，使得半導體晶片彼此有一距離。接觸層各由一導電 絕緣材料構成，亦即一黏合劑，其含許多針狀鐵磁性顆粒， 該顆粒塗佈一貴金屬以改善其導電性。黏合劑硬化時使半 導體豐層產生一^磁場而接觸。不導電材料的不導電性被以 雷射束加熱而局部不可逆轉提高。 此方法為避免不在磁場中的鐵磁性顆粒彼此接觸，及接 觸層中電性連接半導體晶片之導電路徑彼此短路及/或串 擾，而使絕緣材料中的導電顆粒具相當低的密度。其缺點 6 312/發明說明書(補件)/93-08/93115291 200539403 為，雷射束及磁場所產生的導電路徑導電性低。半 片圖案小時，其接點亦小，故接點接觸會出現瑕疵 【發明内容】 因此本發明目的在於提供一種上述之方法，其尤 半導體晶片的小接點彼此良好電性連接，而避免絕 中所產生之連接半導體晶片的導電路徑出現串擾。 另一目的在於提供一種該方法所使用之塗料。 本目的由本發明方法達成，其使顆粒被一聚合物 第二絕緣材料包覆，然後塗佈於至少一半導體晶片 點，熱處理時第一與第二絕緣材料皆被熔化。 亦即使液態塗佈於接點之第一絕緣材料中的顆粒 覆的固態第二絕緣材料而彼此隔離及絕緣，故液態 緣材料中的顆粒可具高密度，而不會有與半導體晶 及/或其他顆粒接觸的危險。熱處理時，顆粒應與去 或與其他顆粒產生電性接觸之部分的第二絕緣材料 化。熱處理時所包覆第二絕緣材料未被熔化的顆粒 對晶片接點及/或其他顆粒絕緣，而不會形成可能產 及/或短路的導電橋。故可藉看似無用的第二絕緣材 高接觸層中的顆粒密度。如此可使熱處理時絕緣材 處達到良好的電性接觸。第二絕緣材料的熔點較佳 一絕緣材料。 半導體晶片間之接觸層應構成電性連接之導電處 緣材料熔化，使得顆粒相對於彼此及接點的位置改 成使接點彼此電性連接的橋。然後將熔化的絕緣材 312/發明說明書(補件)/93-08/93115291 導體晶 0 其可使 緣材料 本發明 構成的 的接 因包 第一絕 片接點 I點及/ 被熔 仍保持 生串擾 料而提 料熔化 面於第 的絕 變而構 料固 7 200539403 化，而使形成橋的顆粒被固定在該位置上，故磁場 除。如此可簡單地將熱輸入絕緣材料欲產生橋之處 得整合在半導體晶片中的電子元件及/或電路任意4 接。因此，相同半導體晶片可簡單地組合成不同的 合。亦可使不同的半導體晶片彼此電性連接，其絕 熔化處視所使用半導體晶片接點的位置而定。本方 彼此連接的半導體晶片在以接點相對定位之前先塗 接觸層。但亦可以反過來，使半導體晶片先以接點 位並構成一間隙，然後在此間隙中塗佈接觸層。顆 由鐵磁性材料構成，尤其是鐵。絕緣材料可構成顆 蝕保護。 第一絕緣材料可是一塗料或一澆注材料，第二絕 可是一聚合物。顆粒的聚合物塗層可使顆粒彼此及/ 點達到良好的絕緣。包覆層較佳由一不溶於或難溶 材料的聚合物材料構成，以使顆粒進入澆注材料後 聚合物材料包覆。聚合物材料可是一低分子量的聚 稀。洗注材料亦可含一聚合物材料。 在本發明一較佳實施例中，顆粒為長形，尤其是 顆粒可因磁場而被偏轉至一預定位置，而使半導體 點彼此連接。 接觸層覆蓋至少一接點且接觸層中的顆粒以其縱 行於接點表面。絕緣材料熔化後至少一顆粒因一磁 轉成垂直於接點表面。如此可使具小圖案及小接點 體晶片可靠接觸。 312/發明說明書(補件)/93-08/93115291 可被消 ，而使 史此連 晶片組 緣材料 法使欲 佈一層 相對定 粒較佳 粒的腐 緣材料 或對接 於澆注 仍被該 苯乙 棒狀。 晶片接 向平 場而偏 的半導 8 200539403 在本發明一較佳實施例中，顆粒具尖端或邊緣且較佳為 針狀。顆粒因一磁場而在絕緣材料中被偏轉及/或定位，使 得至少一顆粒以至少一尖端或邊緣接觸接點及/或穿入接 點材料中。如此可提高顆粒所形成接點連接橋的導電性， 並可降低顆粒與相鄰顆粒之間及顆粒與接點之間的功率損 失。為此顆粒需可以其尖端穿入包覆接點的氧化物層，故 使絕緣材料在加熱接觸層時的膨脹大於顆粒，且/或在冷卻 接觸層時的收縮大於顆粒。 第一絕緣材料液態塗佈於至少一半導體晶片後可因所 含溶劑蒸發而固化。第一絕緣材料及第一絕緣材料中被第 二絕緣材料包覆的顆粒可例如以離心法簡單地塗佈到半導 體晶片上。第一絕緣材料可是聚丙烯酸，溶劑可是水。 半導體晶片彼此相對接點的距離大於顆粒長度，且絕緣 材料熔化後至少兩顆粒因一磁場而偏轉錯置，故構成至少 一行連續的顆粒，而電性連接接點。藉磁場可使顆粒的對 正特別良好。該連成一行的半導體晶片可使接點電性連 接，有時並可產生多行顆粒。 在本發明一較佳設計中，半導體晶片平面彼此平行且因 接觸層而有一距離。半導體晶片及接觸層夠成一疊層，其 使半導體晶片組合可特別輕薄短小。 熱處理時較佳以電磁輻射，尤其是紅外線輻射及/或微 波，照射接觸層。輻射較佳穿過至少一半導體晶片而進入 接觸層。如此可對接觸層進行局部及小體積的有限熱處 理，使得熱穿過至少一半導體晶片而進入接觸層被該半導 9 312/發明說明書(補件)/93-08/93115291 200539403 體晶片覆蓋的部分。輻射波長較佳在半導體晶片對紅外線 輻射為可透性的範圍内。半導體晶片具一矽基板時，紅外 線輻射的波長需大於1 0 8 0 n m。 較佳為使輻射構成一能量束，且能量束先後對準接觸層 至少兩個彼此有一距離的部分。該能量束可由一雷射及/ 或一脈射（Maser)以相當高的能量密度產生。能量束可被一 具一或多個偏向鏡的偏向裝置簡單地投射到接觸層欲導電 部分。偏向鏡可如習知被一驅動馬達，例如一電流計或一 步進馬達，調整。驅動馬達的控制可使用一微電腦。 本發明一較佳實施例在至少一半導體晶片的至少一接 點上塗佈一層薄黏合層，而在至少另一半導體晶片上塗佈 接觸層，接觸層絕緣材料冷卻後使半導體晶片以其接點相 對而使黏合層貼合在接觸層上，然後壓緊半導體晶片，使 絕緣材料塑性變形且接觸層的顆粒穿入黏合層。亦即在半 導體晶片彼此定位前就使絕緣材料熔化而藉磁場使顆粒偏 轉，使得接觸層在熱處理時不朝向其半導體晶片的一面外 露，而使輻射可充分進入。冷卻及固化絕緣材料後才使半 導體互相定位，而將接觸層壓緊在黏合層上。該壓緊力需 使絕緣材料塑性變形而與黏合層黏合在一起。將接觸層與 黏合層壓緊時，顆粒穿入黏合層而與接點接觸，甚至穿入 接點中。黏合層可由矽烷構成，較佳只塗一層在半導體晶 片上，例如使用浸塗法。碎烧黏合層較佳含苯酮-丙基-三 矽烷。 本發明一較佳實施例使至少兩彼此垂直的能量束對準 10 312/發明說明書(補件)/93-08/93115291 200539403 接觸層，且該能量束穿過兩接點之間。如此可使熔化絕緣 材料所需的熱更準確到達接觸層的局部範圍。能量束的能 量配合絕緣材料的熔點，而只使能量束通過的絕緣材料熔 化。如此可使具兩個以上半導體晶片的晶片組合内部接觸 層的局部範圍被溶化。 本發明另一較佳實施例使微波及/或紅外線輻射經一光 罩而投射到接觸層上。該光罩較佳被設在半導體晶片不朝 向接觸層的一側。如此可使接觸層多處同時被局部熔化。 較佳為使至少三半導體晶片彼此平行組合成一疊層，並 在兩相鄰半導體晶片間各設一接觸層，該接觸層之絕緣材 料對電磁輻射具不同的吸收特性。故可配合各接觸層的吸 收特性調整輻射，而使輻射穿過疊層時只有一接觸層被熔 化。如此可使疊層内部的半導體晶片產生三度空間的接 觸。絕緣材料的熔化可使用窄頻微波輻射，各接觸層的絕 緣材料可具吸收不同波長範圍之微波的鍵基，例如一 c〇 基（如聚丙烯酸）或一 Ν Η基（如聚丙烯醯胺）。 特佳為使接觸層連續覆蓋至少一半導體晶片的多個接 點，如此可使接觸層整面塗佈於該半導體晶片上，而不需 一遮蔽步驟。接觸層必要時亦可作為連接半導體晶片的黏 合層。 本發明之塗料包含一溶劑及至少一溶於其中的第一絕 緣材料，其可因溶劑蒸發而固化，該第一絕緣材料含鐵磁 性顆粒，該鐵磁性顆粒被由一聚合物構成的第二絕緣材料 包覆，固化狀態的第一及第二絕緣材料可熱熔化。第二絕 11 312/發明說明書(補件)/93-08/93115291 200539403 緣材料不溶或難溶於溶劑，使得溶劑中的顆粒因第二絕緣 材料而彼此有一距離及絕緣。使用此種塗料可簡單地使一 半導體晶片塗佈本發明接觸層，塗料可以喷塗、浸塗及/ 或離心法塗佈到半導體晶片上，之後溶劑可蒸發，而在半 導體晶片上留下一由第一及第二絕緣材料構成的絕緣材料 層及其内部所含的導電鐵磁性顆粒。 被第二絕緣材料包覆的鐵磁性顆粒懸浮於第一絕緣材 料與溶劑構成的溶液中。該溶液被塗佈於半導體晶片上而 構成具均勻分佈之顆粒的接觸層，使得具小圖案的半導體 晶片可以本發明達到電性接觸。為達到穩定性，可使塗料 含顏料製造習知的懸浮佐劑。 以下將依據附圖詳細說明本發明之實施例。 【實施方式】 製造元件符號1所示晶片組合之方法使用兩半導體晶片 2，其各具一矽基板，該基板上如習知設有一電子電路。該 電路具電接點3，其設在半導體晶片2表面或一接近表面 的塗層中。圖1至3為清楚顯示而只顯示每一半導體晶片 2的一個接點3。半導體晶片2以其接點彼此相對。半導體 晶片2之間設一接觸層6，其由鐵磁性導電顆粒4、一第一 絕緣材料5a及一第二絕緣材料5b構成。 顆粒4由一鐵磁性導電材料，例如鐵，製成。顆粒4為 針狀且具一未示出之尖端。顆粒4長度視接點大小而為1 0 nm 至 10 μπι 〇 顆粒4被絕緣材料5 b完全包覆，然後被置入第一絕緣 12 312/發明說明書(補件)/93-08/93115291 200539403 材料5a與——溶劑構成的塗料中，第一絕緣材料5a溶於該 溶劑中。第二絕緣材料5 b不溶於該溶劑中，故顆粒4置入 塗料後仍被第二絕緣材料5b包覆，而彼此有距離。 將如此產生的塗料整面塗佈於半導體晶片2設有電接點 3的面上。第二絕緣材料5 b可防止導電顆粒4與半導體晶 片2表面接觸。塗料塗佈於半導體晶片2表面最好不產生 氣泡，例如使用離心法。圖1所示實施例中顆粒4藉一磁 場而以其縱向平行於半導體晶片2表面。磁場產生時及/ 或產生後塗料由於溶劑蒸發而固化，使得以縱向平行於半 導體晶片2平面且被第二絕緣材料5 b包覆的鐵磁性顆粒4 在第一絕緣材料中固定於其相對於半導體晶片2的位置 上。 然後組合塗佈著絕緣材料5 a， 5 b及顆粒4所構成塗層 的半導體晶片2，使得塗層以不朝向其半導體晶片2的一 面貼合，而構成位在兩半導體晶片2之間的接觸層6。由 圖1可看出，以接觸層6而彼此有距離的半導體晶片2彼 此平行且其接點在接觸層6的兩側彼此相對。 接下來使接點3間的絕緣材料5 a， 5 b藉局部輸入熱至 接觸層6中而熔化。熱輸入方法為，以紅外線輻射7穿過 至少一半導體晶片2而照射該部分接觸層，該紅外線輻射 7被絕緣材料5 a，5 b吸收。紅外線輻射由未示出的半導體 雷射發出的雷射束產生，其藉一可調整的偏向鏡而投射至 接點3之間的接觸層6。紅外線輻射7波長的選擇需使半 導體晶片2對紅外線輻射7為可透性，以使紅外線輻射穿 13 312/發明說明書(補件)/93-08/93115291 200539403 過半導體晶片時不減只略微減弱。 絕緣材料5 a， 5 b熔點在半導體晶片2正常工作溫度之 上，且絕緣材料5 a，5 b可被紅外線輻射7熔化而不會使半 導體晶片2因熱而受損。 絕緣材料5 a，5 b部分熔化時，產生一磁場8，其垂直於 半導體晶>! 2平面穿過接觸層6至少在接點3之間的部 分。如圖3所示，絕緣材料5 a，5 b熔化處的磁場使得顆粒 4的位置及/或方向被改變而構成橋，其使得彼此相對的接 點3電性連接。然後冷卻絕緣材料5 a，5 b將其固化而使顆 粒4被固定在其相對於半導體晶片2的位置上。 如圖3所示，半導體晶片2彼此相對之接點3的距離A 大於顆粒長度，絕緣材料5 a， 5 b熔化後顆粒4在磁場8 中被偏轉而垂直於半導體晶片2平面連成一行，其末端並 與接點3電性接觸。 【圖式簡單說明】 圖1係本發明晶片組合之截面圖，包括兩半導體晶片， 其藉一中間的接觸層而彼此連接，該接觸層具一固態絕緣 材料，其内含有鐵顆粒，該鐵顆粒平行於半導體晶片平面。 圖2係如圖1所示晶片組合之截面圖，其一部份接觸層 被紅外線輻射照射而熔化。 圖3係如圖2所示晶片組合之截面圖，其中紅外線輻射 照射一部份接觸層且一磁場改變接觸層中的顆粒方向。 (元件符號說明） 1 晶片組合 14 312/發明說明書(補件)/93-08/93115291 200539403 2 半導體晶片 3 接點 4 顆粒 5a 第一絕緣材料 5 b 第二絕緣材料 6 接觸層 7 輻射 8 磁場 15 312/發明說明書(補件)/93-08/93115291

Claims (1)

  1. 200539403 拾、申請專利範圍： 1 . 一種晶片組合（1 )之製造方法，其中至少使用兩半導 體晶片（2 )，其至少各具一電接點（3 )，至少一半導體晶片 (2 )之接點（3 )被塗佈一具導電顆粒（4 )的接觸層（6 )，半導 體晶片（2 )以其接點（3 )相對而組合在一起，其接點（3 )因中 間的接觸層（6 )而彼此連接，該接觸層（6 )由鐵磁性顆粒（4 ) 及一第一絕緣材料（5 a )構成，該顆粒（4 )在第一絕緣材料中 彼此及對接點（3 )有一距離，第一絕緣材料（5 a )被以液態塗 佈於接點（3 )，然後固化，在塗佈於接點構成接觸層（6 )後 以熱處理方式使該絕緣材料（5 a )至少在接點（3 )之間的部 分熔化，熔化處至少一顆粒（4 )的位置由於一磁場而被改 變，使得接點（3 )經該顆粒（4 )而被電性連接，以冷卻固化 絕緣材料（5 a )，其特徵為，顆粒（4 )被一聚合物構成的第二 絕緣材料（5 b )包覆，然後塗佈於至少一半導體晶片（2 )的接 點（3 )，熱處理時第一絕緣材料（5 a )與第二絕緣材料（5 b ) 皆被熔化。 2 .如申請專利範圍第1項之方法，其中，顆粒（4 )為長 形，尤其是棒狀。 3. 如申請專利範圍第1或2項之方法，其中，接觸層（6 ) 覆蓋至少一接點（3 )，接觸層中的顆粒（4 )以其縱向平行於 接點（3 )表面，且絕緣材料（5 a， 5 b )熔化後至少一顆粒（4 ) 因一磁場（8 )而偏轉成垂直於接點（3 )表面。 4. 如申請專利範圍第1至3項中任一項之方法，其中， 顆粒（4 )具尖端或邊緣且較佳為針狀，顆粒因一磁場（8 )而 16 312/發明說明書(補件)/93-08/93115291 200539403 在絕緣材料（5 a，5 b)中被偏轉及/或定位，使得至少一顆粒 (4 )以至少一尖端或邊緣接觸接點（3 )及/或穿入接點（3 )材 料中。 5. 如申請專利範圍第1至4項中任一項之方法，其中， 半導體晶片（2 )彼此相對接點（3 )的距離（A )大於顆粒（4 )長 度（L )，且絕緣材料（5 a， 5 b )熔化後至少兩顆粒（4 )因一磁 場而偏轉錯置，故構成至少一行連續的顆粒（4 )，而電性連 接接點（3 )。 6. 如申請專利範圍第1至5項中任一項之方法，其中， 半導體晶片（2 )平面彼此平行且因接觸層（6 )而有一距離。 7. 如申請專利範圍第1至6項中任一項之方法，其中， 熱處理時以電磁輻射（7 )，尤其是紅外線輻射及/或微波， 照射接觸層（6 )，輻射（7 )較佳穿過至少一半導體晶片（2 ) 而進入接觸層（6)。 8. 如申請專利範圍第1至7項中任一項之方法，其中， 輻射（7 )構成一能量束，且能量束先後對準接觸層至少兩個 彼此有一距離的部分。 9. 如申請專利範圍第1至8項中任一項之方法，其中， 在至少一半導體晶片（3 )的至少一接點（3 )上塗佈一層薄黏 合層，而在至少另一半導體晶片（2 )上塗佈接觸層（6 )，接 觸層（6 )絕緣材料（5 a， 5 b )冷卻後使半導體晶片（2 )以其接 點（3 )相對而使黏合層貼合在接觸層（6 )上，然後壓緊半導 體晶片（2 )，使絕緣材料（5 a， 5 b )塑性變形且接觸層（6 )的 顆粒（4 )穿入黏合層。 17 312/發明說明書(補件)/93-08/93115291 200539403 1 0 .如申請專利範圍第1至9項中任一項之方法，其中， 至少兩彼此垂直的能量束對準接觸層（6 )，且該能量束穿過 兩接點（3 )之間。 1 1 .如申請專利範圍第1至1 〇項中任一項之方法，其 中，微波及/或紅外線輻射（7 )經一光罩而投射到接觸層（6 ) 上，該光罩較佳被設在半導體晶片（2 )不朝向接觸層（6 )的 一側 〇 1 2 .如申請專利範圍第1至1 1項中任一項之方法，其 中，至少三半導體晶片（2 )彼此平行組合成一疊層，並在兩 相鄰半導體晶片（2 )間各設一接觸層（6 )，該接觸層（6 )之絕 緣材料（5 a , 5 b )對電磁輻射具不同的吸收特性。 1 3 .如申請專利範圍第1至1 2項中任一項之方法，其 中，接觸層（6 )連續覆蓋至少一半導體晶片（2 )的多個接點 (3)。_ 1 4. 一種晶片組合，其特徵為，晶片組合以申請專利範 圍第1至1 3項中任一項所述之方法而製造。 1 5 . —種塗料，尤其使用於申請專利範圍第1至1 3項中 任一項所述之方法，其包含一溶劑及至少一溶於其中的第 一絕緣材料（5 a )，其可因溶劑蒸發而固化，該第一絕緣材 料（5 a )含鐵磁性顆粒（4 )，該鐵磁性顆粒（4 )被由一聚合物 構成的第二絕緣材料（5 b )包覆，固化狀態的第一絕緣材料 (5 a )及第二絕緣材料（5 b )可熱熔化。 1 6 .如申請專利範圍第1 5項之塗料，其中，鐵磁性顆粒 (4 )具尖端及/或鋒利邊緣。 18 312/發明說明書(補件)/93-08/93115291 200539403 1 7 .如申請專利範圍第1 5或1 6項之塗料，其中，顆粒 (4 )為長形，尤其是棒狀或針狀。 1 8 .如申請專利範圍第1 5至1 7項中任一項之塗料，其 中，顆粒（4)長度或最大尺寸小於10 μπι，甚至1 μιη，尤 其是小於100 nm且最佳小於10 nm。 1 9.如申請專利範圍第1 5至1 8項中任一項之塗料，其 中，被第二絕緣材料（5 b)包覆的鐵磁性顆粒（4 )懸浮於第一 絕緣材料（5 a )與溶劑構成的溶液中。 19 312/發明說明書(補件)/93-08/93115291
TW93115291A 2003-05-23 2004-05-28 Method for manufacturing a chip arrangement and varnish for carrying out the method TW200539403A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003123842 DE10323842B3 (de) 2003-05-23 2003-05-23 Verfahren zum Herstellen einer Chipanordnung und Lack mit ferromagnetischen Partikeln

Publications (1)

Publication Number Publication Date
TW200539403A true TW200539403A (en) 2005-12-01

Family

ID=33461883

Family Applications (1)

Application Number Title Priority Date Filing Date
TW93115291A TW200539403A (en) 2003-05-23 2004-05-28 Method for manufacturing a chip arrangement and varnish for carrying out the method

Country Status (4)

Country Link
EP (1) EP1627425B1 (zh)
DE (2) DE10323842B3 (zh)
TW (1) TW200539403A (zh)
WO (1) WO2004105119A2 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3330693A (en) * 1962-10-29 1967-07-11 Pateco Method of making a magnetic record member with encapsulated ferromagnetic particles in a binder and resulting product
DE2902002A1 (de) * 1979-01-19 1980-07-31 Gerhard Krause Dreidimensional integrierte elektronische schaltungen
US4283591A (en) * 1980-05-22 1981-08-11 Ses, Incorporated Photovoltaic cell
US4448837A (en) * 1982-07-19 1984-05-15 Oki Densen Kabushiki Kaisha Pressure-sensitive conductive elastic sheet
US4546037A (en) * 1984-09-04 1985-10-08 Minnesota Mining And Manufacturing Company Flexible tape having stripes of electrically conductive particles for making multiple connections
US4644101A (en) * 1985-12-11 1987-02-17 At&T Bell Laboratories Pressure-responsive position sensor
DE3709852A1 (de) * 1987-03-24 1988-10-06 Silica Gel Gmbh Adsorptions Te Stabile magnetische fluessigkeitszusammensetzungen und verfahren zu ihrer herstellung und ihre verwendung
EP0692137B1 (en) * 1994-01-27 2002-04-10 Loctite (Ireland) Limited Compositions and methods for providing anisotropic conductive pathways and bonds between two sets of conductors
DE19517062A1 (de) * 1994-06-29 1996-01-25 Bosch Gmbh Robert Anisotrop leitender Kleber und Verfahren zur Herstellung eines anisotrop leitenden Klebers
JP3689159B2 (ja) * 1995-12-01 2005-08-31 ナミックス株式会社 導電性接着剤およびそれを用いた回路
US6011307A (en) * 1997-08-12 2000-01-04 Micron Technology, Inc. Anisotropic conductive interconnect material for electronic devices, method of use and resulting product
DE19954960A1 (de) * 1998-12-09 2000-06-15 Henkel Kgaa Klebstoff mit magnetischen Nanopartikeln
DE19924138A1 (de) * 1999-05-26 2000-11-30 Henkel Kgaa Lösbare Klebeverbindungen
US6541853B1 (en) * 1999-09-07 2003-04-01 Silicon Graphics, Inc. Electrically conductive path through a dielectric material

Also Published As

Publication number Publication date
EP1627425A2 (de) 2006-02-22
EP1627425B1 (de) 2006-08-30
DE502004001367D1 (de) 2006-10-12
WO2004105119A3 (de) 2005-06-16
WO2004105119A2 (de) 2004-12-02
DE10323842B3 (de) 2005-01-20

Similar Documents

Publication Publication Date Title
EP0480703B1 (en) Producing metal patterns on a substrate
KR101735710B1 (ko) 광 및／또는 레이저 소결을 향상시키기 위한 버퍼층
TW577132B (en) Semiconductor device and method of manufacturing semiconductor device
US20090314522A1 (en) Printed Circuit Board With Additional Functional Elements, Method of Production and Use
JPS63254634A (ja) ワイヤボンド形マイクロヒューズ及びその製造方法
EP0364570A1 (en) MICROFUSES WITH METALLO-ORGANIC FILM AND MANUFACTURING METHOD.
KR101658248B1 (ko) 직접 저항 가열을 이용한 프릿 밀봉
JPH0856066A (ja) 基板の表面に金属化を施す方法
KR20100101560A (ko) 레이저 공정을 이용한 에스엠디 및 관통-홀 퓨즈의 제조능력
US6423939B1 (en) Micro soldering method and apparatus
US10692794B2 (en) Radiation plate structure, semiconductor device, and method for manufacturing radiation plate structure
CN114303231A (zh) 防止焊接点之间的桥接
JPS58132941A (ja) 部品搭載基板のリ−ド接続方法
KR101022304B1 (ko) 고효율 ｌｅｄ 패키지기판용 베이스 금속 인쇄회로기판 및 그 제조방법
CN107004454B (zh) 用于制造电加热装置的层的接触区的方法及用于机动车的电加热装置的设备
TW200539403A (en) Method for manufacturing a chip arrangement and varnish for carrying out the method
KR101125144B1 (ko) 적층형 패키지 요소, 적층형 패키지 요소의 단자 형성방법, 적층형 패키지, 및 적층형 패키지의 형성방법
CN112602183A (zh) 用于制造导体电路的方法和电子模块
JPH08148804A (ja) 電気回路の作成方法
US8952259B2 (en) Method for producing a ceramic component, ceramic component and component assembly
JPH1140716A (ja) 半導体装置およびその製造方法
EP4187594A1 (en) Metal substrate structure and method of attaching a terminal to a metal substrate structure for a semiconductor power module and semiconductor power module
US20120074131A1 (en) Integrated resistive heaters for microelectronic devices and methods utilizing the same
KR20010063394A (ko) 그 표면에 세라믹이 코팅된 정전척과 세라믹 코팅방법
JP2001176921A (ja) バンプ付き配線回路基板及びその製造方法