TW200536034A

TW200536034A - Test structure embedded in a shipping and handling cover for integrated circuit sockets and method for testing integrated circuit sockets and circuit assemblies utilizing same

Info

Publication number: TW200536034A
Application number: TW093132564A
Authority: TW
Inventors: Kenneth P Parker
Original assignee: Agilent Technologies Inc
Priority date: 2004-04-28
Filing date: 2004-10-27
Publication date: 2005-11-01
Also published as: GB2413642A; US20050242823A1; CN1690722A; US7068039B2; SG116567A1; DE102005002187A1; GB0508689D0

Description

200536034 九、發明說明：【發明所屬之技術領域】、本舍明係有關於内嵌於積體電路插座運送處理蓋之測試結構及用以測試積體電路插座及利用該積體電路插座之 5 電路總成的方法。 L· mr ^ 發明背景 10 15 在製造之際，電路總成（如印刷電路板與多晶片模組) Hit如焊點開啟、連接器斷開、與導線(如接腳、焊球或彈^接點）f曲或不對準之相互連接故障被測試。用於此類故障之測試方法為經由電容導線框測試。第撕圖顯示電令V線框測叙釋舰設立。第18|顯示一電路總成削，包含-積體電路(IC)封裝舰與一印刷電路板刚。IC封裝内所封者為—IC106。該1C經由數條黏結線112，U4被黏結至 V線板之導線1G8 ’ 11Q。該等導線狀被意為將被焊接至騎刷電路板上之傳導性軌跡。然而，注意導線之一未被焊接至該印刷電路板而形成-「斷開」故障。被疋位於1C封裝102上者為一電容導線框測試總成、，所巧不之釋例性測試總成116包含一感應板ιι8、一接地平面12 0與—緩衝n丨2 2。該測試總成丨丨6魏合於一交流電（AC)偵測器124。一第_接地測試探針τρ—}被搞合於^ 封^之‘線11〇。一第二接地測試探針τρ-2被耗合於1C封裝之‘線108。该第二測試探針亦被耦合於電源us。第2圖顯不第1圖之裝置用的一等值電路。在該等值電 20 200536034 路中，Csence為該感應板118與被感應之導線108間被看到之電容，及Cjoint為導線108與導線應被焊接之傳導執跡(在印刷電路板上）間被看到的電容。開關S呈現正被測試之導線的品質。若正被測試之導線為好的，開關S被關閉，及被 5 AC偵測器看到之電容為Csence，若正被測試之導線為壞的，開關S被打開，及被AC偵測器看到之電容為 CSence* Cj〇int/(Csenee+Cj〇int)。若Csence被選擇為比任何可能的 Cj0int顯著地較大，壞的導線將形成該AC偵測器看到靠近 Cj0int之電容。結果為該AC偵測器必須具有充分的解析度以 10 分辨 csenee與 cj()int 〇電容導線框測試之額外更多詳細解釋在Crook等人之才示通為 Identification of Pin-Open Faults by Capacitive Coupling Through the Integrated Circuit Package”的美國專利第 5,557,209 號及在 Kerschner 之標題為 “Capacitive 15 Electrode System for Decting Open Solder Joints in Printed Circuit Assemblies”的美國專利第5,498,964號中被找到。過了幾年，各種因素已與電容導線框測試之成功干擾。一因素為缺乏1C導線框與偵測器之感應板間的電容耦合。此問題大部分被追踪到IC封裝與其導線框之進行中的 20小型化以及接地屏蔽及導線框與感應板（其有些在1C封裝之内邛）間之散熱态的位置不對。導線框之小型化亦被「區域連接」封裝放大。在區域連接封裝中，封裝之導線框被配置為在該封裝之表面上的一陣列而非沿著封裝邊緣之列。封I區域連接之例包括球格陣列(BGA :在封裝表面包 200536034 含數個焊球之導線框)與地格陣列(LGA:在封裝表面包含數個做成模板或被篩過之接點填襯的導線框）。區域連接封裝的好處為其經常使耦合封裝之1C至其導線框的信號轨跡之長度最小化。然而其亦可能與電容導線框測試之干擾在於 5有時要將電容導線框測試器置於足夠接近其導線框為困難的0 應付1C小型化之某些問題的方法在parker等人之標題為 “Integrated or Intrapackage Capability for Testing Electrical Continuity Between an Integrated Circuit and other 10 Circuitry”的美國專利第6,087,842中被揭示。此專利教習在 1C封裝内部放置一電容感應器。若此放置一電容感應器小心地被選擇，感應器與封裝之導線框間電容耦合可被提高，部份地係因該電容感應器之内部放置可為1C封裝之繞行屏蔽與熱消散構造。 15 與電容導線框測試之成功干擾之另一因素為一 1C封裝上之非信號導線對總導線之比值。隨著1C已變得更複雜及以較高頻率作業，非信號導線對總導線之比值已提高。典型上，該等非信號導線供應電力與接地連接且以並聯冗餘地被連接(在印刷電路板上、在1C封裝内、或在1C本身内）。 20 電容導線框測試並非被設計以偵測在這類導線上之斷開。因而，1C導線之重大部分可能遭到無法被測試之斷開。與電容導線框測試之成功干擾還有的另一因素為安裝插座之1C封裝。這些封裝不直接安裝於電路板，而是安裝於插座内，其在一電路板被製造後讓它們被添加或被更 200536034 換。此添加測試之一層複雜性在於電路板與封裝間之適去連結要求電路板與插座之適當連接。若封裝被置於插座内，二組連接（即電路板與封裝間與電路板與插座間）可經由電路内測試、界限掃描測試、與電容導線框測試等_次被 5測试。然而，所有這些依被插入之裝置對斷開涵蓋之一致可測試性而定，且就算被插入之裝置適用這些技術，僅有信號導線將適當地被測試，且冗餘的電子與接地連接將僅被「總體地」被測試。若被插入之裝置之可測試性不良，被插入之裝置與插座均無法適當地被測試。同時，由於插座易於損壞，所以在製造、運送、處置、附掛至印刷電路板、測試或於插座插入IC之際有機會插座損壞而必須被最小化。因之，對測試積體電路插座之方法與裝置使插座損壞之風險最小化、降低測试與處置成本及提高測試與處置產出有所需求。、 L發明内容】發明概要一種用於促成通過一電路總成之電氣路徑測試的裝置被提出。該裝置可包括一促進測試之運送處理蓋用於該電 20路總成之插座。該促進測試之運送處理蓋可具有一傳導層用於在測試之際電容式地搞合於該插座中一陣列之接腳。一種用於測試通過一電路總成之電氣路徑連續性的方法被提出。該方法可包含刺激該電路總成之一個以上的節點被、電容式_合該電路總成上之插座的接點與偶配於 200536034 該插座之一運送處理蓋的傳導層、及以被耦合於該運送處理蓋之一測試器測量該電路總成之一電氣特徵以決定通過該電路總成之電氣路徑連續性。圖式簡單說明 5 本發明之更完整之了解與其很多伴隨的優點將在同者配合附圖被考量時藉由參照下列詳細的描述變得較佳地被了解下為易於明白的，其中類似的元件編號表示相同或類似的元件，其中：第1圖顯示電容導線框測試的釋例性之設立； 10 第2圖顯示用於電容導線框測試的釋例性之電路；第3圖顯示具有積體電路被罩於其中的釋例性之積體電路插座的側面切開圖，第4圖顯示釋例性之積體電路插座的上方圖；第5圖顯示安裝於一電路總成之未被鎖定的空積體電 15 路插座之側面切開圖；第6圖顯示具有一運送處理蓋被罩於其中的釋例性之積體電路插座的側面切開圖；第7圖顯示具有一運送處理蓋被罩於其中的釋例性之積體電路插座的上方圖； 20 第8圖顯示用於測試通過具有插座之電路總成的電氣路徑連續性之一裝置的釋例性之實施例；第9圖顯示用於測試通過具有插座之電路總成的電氣路徑連續性之一裝置的釋例性之實施例而以一電容導線框測試總成被搞合於該裝置； 200536034 第10圖顯示在測試的一部分之際用於第9圖之裝置的等值電路；第Π圖顯示具有一傳導層用於電容測試之一運送處理盖的釋例性之實施例的側面切開圖； 5 第12圖顯示具有一傳導層用於電容測試之一運送處理蓋的底部圖；第13圖顯示用於促成通過與一插座偶配之電路總成的 —插座連接器之電氣路徑測試的可測試之運送處理蓋的釋例性之實施例，而以電容導線框測試被耦合於該可測試的 10運送處理蓋；第14圖顯示在一測試的一部分之際用於第13圖之裝置的等值電路；从及第15圖顯禾用於通過一電路總成之插座連接器的電氣路&連續性釋例性之方法的流程圖。 15 【方fek 式】較佳實施例之詳細說明一些複雜的積體電路未直接被安裝於電路板上，而是欲駐於插座内讓其在電路板被製造後被添加或被更換，經由插座連接器被安裝至一電路板的釋例性之1C於第3與4圖 20中被顯示，其中IC10利用蓋子或夾板14與夾子或鎖16被固定於一插座基座12。IC10用夾板14被夾住或被鎖至插座12 内’其如第3圖顯示地壓下IC10至與插座12底部之焊球（或接腳)24 —對一對應的接點腳彈簧指28的區域上。ic 10可經由成千上百支專用接腳指黃指28與一電路板（未晝出）成電 10 200536034 氣接觸。1C10可具有一陣列之填襯、接腳、焊球或焊接柱 22，其與各別的接㈣簧指28成物理與電氣接觸，其對應至被附掛於電路板上之執跡、填襯或其他接點的一陣列之填襯、接腳、焊球或焊接柱24。 5 如在第4圖之上方圖看出者，插座蓋或夾板Η可具有一窗或搆取孔18以讓可附掛的散熱器2〇被固定於插座基底12 内後被附掛至IC1G。散熱n2G可透過夾板14巾之搆取孔18 被連接至icio。若被安裝之IC1_後必須被拆除，散熱器 20首先被拆除以促成炎板14之動作。夾板咐用绞鍵％被 10裝在一側並用一個以上的夹子16被夾於一側以上，或其可在二側26以上被夾住。第5圖顯示一個空的未鎖上之Ic插座12，具有夾板14、爽子16、彈簧接腳指Μ、間隔架3〇與焊球％用於附掛插座 12至印刷電路板32上之電氣接點。包含成千上百支專用彈 15簧接腳指28之插座12在運送與處置及電路板裝配之際易於污損，所以如第5圖顯示之空插座需要被保護。此一般藉由在離開插座製造商前如第6與7圖顯示地插入便宜（如塑膠）的運送處理蓋40至插座12内被完成。運送處理蓋4〇被夾在該彈簧接腳指28但未觸及之。運送處理蓋4〇上之間隔凸緣 20 44與插座12之間隔架柄合30以確保運送處理蓋不會觸及彈簧接腳指28或損毁之。因而彈簧接腳指28在插座12運送、處置與附掛於電路板之際不會受到壓力。運送處理蓋40具有一拾取與放置目標42，其穿過夾板 14之孔18伸出。一放置機器在使用該拾取與放置目標42附 11 200536034 掛之際將插座12定位於電路板32上。決定插座12是否會令人滿意地被附掛於板32，特別是所有其連接（包括電力與接地)是否被附掛於板32是重要的。

Kenneth P· Parker等人之2003年10月9日建檔的美國專 5 利UPSTO苐 10/683,693號’標題為“Methods and Apparatus for Testing Continuity of Electrical Paths Through

Connectors of Circuit Assemblies”(律師案第 10030864-1 號) 在此被納為參考並揭示如何決定通過一插座或其他連接器之數條電氣路徑上是否存在故障。 10 前述專利申請案中揭示的一釋例性之裝置於第8圖中被顯示，其顯示一第一釋例性之實施例裝置3〇〇用於測試通過一電路總成之一插座的電氣路徑連續性。該裝置3〇〇包含一封裝302含有不完整或無任務之電路，用於受到測試插座的電路總成形成一部分。若該裝置包含無任務電路，該裝 15 置300可根據插座之結構設計且不須知道該電路總成之任何功能設計知識地被生產。封裝302被提供數個接點（定為接點A-L)用於與受到測試之插座的接點偶配。這些接點可類似第3-7圖之插座12的插座接腳28。如第8圖顯示者，封裝上之接點可包含一球格 2〇陣列(BGA)。該等接點亦可採用地格陣列（LGA)之形式、接腳或其他形式之接點(如PBGA，TGBA，CBGA，CCGA， CLGA，HiTCE或有機/疊層接點）。與封裝302成整體之一測試感應器埠可採用一種以上之形成。例如第8圖顯不者’该測試感應器璋可包含一電容 12 200536034 板304與歐姆接點鳩之—或二者均可，若該測試感應器璋包含一電容器板、該板可採用外部電容器板之形成，或如顯示地圍在封裝302内之-電容器板，使其可被柄合於使用該封裝302作為介質。 5 細裝搬成整體(可能被㈣其⑴者為數純動電路元件(被定為電容器C1-C12)，其以並聯_合於封裝3〇2上的數個接點A-L之一與測試感應器埠3〇4，3〇6間。在第8圖中’該等被動電路元純顯示為電容器，其每_個被麵合於不同封裝接點與共同内部電路節點3〇8間。然而，這些被 1〇動電路元件可採用如電阻器R1_R12之其他形式。在弟8圖顯示之裝置貫施例中，並聯電容器匸1 _c 12值實負上相符。此即，電容器間之相對變異（或誤差幻被維持如 0.5%之小值。只要ε為小的且該等電容器所趨近之值比起受到測试之接點間的電容正常值小時，該等電容器趨近之值 15不須緊急地被控制。因而，例如若受到測試之接點間的電容正常值為約1 picoFai*ad(pF)，該等並聯電容器趨近之值可為 15 femtoFarad(fF)±0.25%或 14.5fF±0.25%。然而模型上之考虿可能要求維持該等並聯電容器之值在某所欲值（如 15fF±5%)内。該等並聯電容器之值比起連接器電容之正常 20 值可被維持為小的，使得受到測試之插座插入裝置3〇〇不會在一插座之接點間增加重大的額外電容，其可能是電路總成之某些測試的重要因素。當裝置300被偶配至具有數個電氣式被耦合之接點A-L 的插座（如具有冗餘接地接點之插座），該等電氣式被麵合之 13 200536034 接點的刺激會形成在測試感應器埠看N*C電容之結果(其中 N為連接器之冗餘接點的數目，C為每一裝置之並聯電容器的值）。若通過該等冗餘接點的路徑之一有斷開，則在測試感應為埠被看到之電容將為(N-1 )*C，而額外的斷開會有電 5 容之進一步降低。然而未解之問題為「若有故障存在，該故障相對於冗餘接點為在何處？」雖然前述之專利申請案，693揭示如何使用電容器之相交集合來診斷故障的位置，用於診斷故障的位置之改良方法為所欲的。 10 2003年11月6日建檔之Kenneth P· Parker等人的美國專利申請案UPSTO第10/703,944號，標題為“ Meth〇ds and Apparatus for Diagnosing Defect Locations in Electrical

Paths Through Connectors of Circuit Assemblies”（律師案第 10031191-1號)被納於此處作為參考並揭示如何使用耦合電 15容以耦合一對以上之連接器接點來診斷故障之位置。在該/944專利申請案中之方法以第10與11圖中的釋例性之實施例被顯示。，944申請案之方法與裝置5〇〇類似，693 申請案之方法與裝置300,具有一封裝5〇2、一歐姆接點 508、測試感應器埠504與數個電容器C1_CIW並聯被耦合於 20封裝502之數個接點A丄及測試感應器埠504間。該，944申請案包括第二數個被動電路元件（電容器C13 C18)亦與封裝 502成整體(且可能被包於其内）。該等第二數個被動電路元件被柄合於該封裝上數個接關。例如，電容器⑶觀合於接點A與B間。雖然第二數個被動電路元件在第$圖中被 14 200536034 顯示為電容器，其可採用如電阻器之其他形式。為防止裝置500之被動電路元件免於由雙到測試之電路總成拾取迷失電容，一接地屏蔽506可圍住該等元件。該接地屏蔽506可於其中具有孔，元件接點與其他信號配線可 5 穿過此被路由。該接地屏蔽506可為各種組配，但在一實施、例中包含上層與下層平面用數個傳導孔被耦合。舉例而言，裝置500之測試感應器埠可包含一歐姆接點 508用於耦合至該接地屏蔽5〇6。以此方式下，一電容導線框測試總成500可耦合該接地屏蔽506至信號接地而在接點 · 10 504讀取裝置5〇〇之電容（或其他電氣特徵）。現在假設如上面段落描述地被組配之裝置5〇〇被用以測試一電路總成200。為準備測試，裝置500如第9圖顯示地被偶配至一插座202。然後一電容導線框測試總成510被耦合於裝置500之測試感應器埠504。如顯示者，電容導線框 15 測試總成510可包含一緩衝器512。被耦合於受到測試之插座202的接點A-L之電路總成 200的這些節點被耦合於數支測試探針（如探針Τρ_ι， ® TP—2，TP一3，TP一4，TP—5，TP—6，TP—7與TP—8)。就被組 ‘ 在一起之插座202的插座（如被耦合於GROUND之接點B，一 20 D ’ F與Η及被耦合於POWER之接點J與L)而言，僅有單一測试探針須被被耦合於被組在一起之節點。舉例而言，第9圖中顯示之測試探針可被包括於「釘床」測試固定裝置上。在準備電路總成200用於測試後，該電路總成200之一個以上的節點被刺激(如經由AC信號源600)，而該電路總成 15 200536034 之其他節點較佳地被接地（以降低雜訊與外生的信號拾取）在私路總成2〇〇之所有其他節點（如節點6〇4_6〇8)被接地日寸釋例性之測減數列便以節點602之刺激開始。在此測試點假設電容器Cl，C2，與C13之值為C1=C， 5 C2=C及C13=l〇C，第9圖顯示之裝置可被降為第1〇圖顯示之等值電路。右插座202之狀況良好且適當地被耦合於節點6〇2,則即點602應被短路至裝置5〇〇之接點a，及節點6〇4應被短路至裝置500之接點B。假設在接點8之電位為〇，在埠5〇4看 10到之電容應等於C土ε。舉例而言，在埠5〇4看到之電容可藉由使用儀表700測量通過埠5〇4之電流被導出。現在假設插座202故障或未適當地被耦合於節點6〇2使知在節點602與接點Α間存在斷開。此斷開會形成小電容與電容器成串聯地被放置而降低在埠5〇4看到之電容。例如， 15若c值為15fF且該斷開所貢獻之電容為lfF，則在埠504看到之電容將為0.94fF。此在埠504看到之電容的變化(如15汴至〇.94fF)若可用電容導線框感應器51〇之靈敏度為可偵測的 (且右大於ε)，可被用以決定一斷開存在於接點A之電氣路徑中。 Z〇最後假設插座202故障或未適當地被耦合於節點6〇4使得在接點A與接點B二者均存在斷開。在接點B未被接地，耦合電容C13現在被置於與電容C2成串聯。若C1ubc2大很多（如第10圖顯示之幅度較大），則在埠5〇4看到之電容將大約為Cl+C2(或在第1〇圖中為2*〇。 16 200536034 最後假設插座202故障或未適當地被耦合於節點6〇2與 604使得在節點602與604與接點a間存在斷開。在此情形中，在埠504看到之電谷應幾乎為〇。因而，在接點a之電氣路徑中有斷開，其難以評估在接點電氣路徑是否亦有斷 5開。然而，節點602之刺激本身未讓裝置500提供設施用於診斷是否一斷開存在於接點Ar或」接點B之印刷電路板中。電路總成200之測試可在所有其他節點被接地時以節點604之刺激來繼續。注意，節點6〇4為一接地平面，其電氣式地耦合裝置500之接點β，D，]?與11。若插座2〇2狀況良 10好且適當地被耦合於節點604，則節點604應被短路至該裝置之接點B，D，F與Η，且在埠504看到之電容應等於 4C±4e(假設電容器C1_C12之值都等於c)。現在假设插座202故障或未適當地被耦合於節點6〇4，使得一個以上的斷開存在於節點6〇4與接點B，D，]?與{1者 15間。就每一斷開而言，在埠504看到之電容將被降低。例如，在節點604與接點B間若有一斷開，在埠5〇4看到之電容將大略以電容器C2之值被降低。類似於其中接點B之電氣路徑連續性可在刺激節點602 時被評估的方式，節點A，C，^G之電氣路徑連續性可在 2〇刺激郎點604時被評估至一程度。電路總成200之測試可用被連接至探針τρ—3_τρ—8之節點的循序刺激來繼續。雖然在先前指出接點八之電氣路徑中有斷開會形成對接點B之電氣路徑巾是否亦有斷開之診斷模漏結果，由數 17 200536034 個節點之循序刺激可以各方式被比較以可能地去掉診斷模糊。進而5之，數個診斷結果之評估可促成吾人決定一超級即點（如電力或接地平面）是在裳置5〇〇之特定接點附近或更在特定測試探針附近（即，使得該故障在裝置500的數個 5 接點被注思到）。雖然申請案’693與，944之裝置與方法提供用於測試一插座及其與一電路總成之連接性的釋例性之方法，這些解法增加損毀專用插座特別是插座接腳28之機會。典型上如參加第3-7圖先前所注意者，一處置蓋4〇在製造後被插入插 · 10座12内，且欲在電路總成32，200放置之際透過焊接或其他設施之附掛、透過處理、組裝與該電路總成上其他元件設施之附掛、以及在運送與處置之際，保護插座接腳28在插座12，202被製造起之時間免於污損，直至積體電路1〇最終被插入插座12，202内為止。 15 上面申請案％93與'944之測試技術要求將電容感應板裝置300，500置於與插座12，202之插座接腳28成歐姆接觸或緊密接近（以便電容耦合）。歐姆接觸或緊密接近之要求在 ® 若插座12，202與典型的運送處理蓋40偶配時無法被滿足。 - 因而，此後這些技術已要求運送處理蓋40被拆除、然後電 2〇容感應板裝置300，500被插入插座12，202内（且潛在地與接腳28實體接觸）、然後開始執行測試、電容感應板裝置由插座12，202被拆除、以及運送處理蓋將於插座12，202内被替換，以進一步處置至所欲的積體電路10最終被置入插座12，202内時為止。 18 200536034 拆除運送處理蓋40、以測試感應器裝置300，500對插座接腳28實體接觸（歐姆耦合）或緊密接近（電容耦合）、與然後替換運送處理蓋40之動作呈現插座或插座接腳28損毀之危險，以及增加會降低測試產出及提高成本之處置時間。 5 若該插座可不須拆除運送處理蓋、不須插入額外的測試裝置300，500及不須實體地接觸插座接腳28地被測試，則插座損毀風險、零件成本、人力、與測試及處置時間的降低可被實現。一可測試的運送處理蓋140在第11與12圖中被顯示，其 10 可為簡單、便宜的射出成型塑膠件或其他便宜製造簡單的介質材料。上升之拾取與放置目標142可如第12圖底部顯示地具有被挖空區148而為了強度留下數條強化束帶146。該運送處理蓋140可如上面描述及教習與在申請案 '693與'944地被修改以支援電容測試技術。運送處理蓋14〇 15之下側可用實質均勻厚度之傳導塗層152被塗覆。該傳導塗層可藉由對運送處理蓋140之底側用喷霧、刷抹或陽極傳導漆刷而被施用至蓋140。傳導層152之厚度可根據被測試之等疋插座的幾何被選擇。例如，插座接腳頂端與運送處理 -下側間之_、正被測試之特定插座的接腳間之所欲的 20電容與接腳對接腳電容。以〇hm/SqUare表示之電感僅須足以形成小的電容器（如 15-30fF)’其本身具有可觀的阻抗。因塗層152所致的幾千區人姆串如阻抗對所完成之測量將具有可忽略的影響。間隔凸緣m決定插座接_應電容器之板隔離，此處插座15〇 19 200536034 之端部為底板，及運送處理蓋140之下側上的塗層152為共同頂板。若可測試的運送處理蓋係由刮擦而非施用傳導層至架蓋上被製造，該等間隔凸緣可被設計，使得塗層152在插座 5 接腳！50頂端上方約2〇-50mil被隔開以創立15-30fF範圍之感應電容器。該拾取與放置目標142之頂部大小被做成在利用自動設備或處置器製造、測試、運送及處置時促成插座 12之容易處置。該拾取與放置目標142下在153處可被降低、或修改大小與形狀或取消，以確保傳導層152與插座接 10腳150頂端間之緊急接近而促成其間之電容耦合。第13圖顯示在電路總成32上之插座12，202内的可測試之運送處理蓋140，具有一電容感應板與信號緩衝器71〇被编合於該拾取與放置目標142。被定位於該蓋子上方的電容感應板間之耦合於測試之際在只要其相對於每一感應電容 15杰之典型值為較大時並非重要的參。其可為l〇-l〇〇pF範圍而大約為典型感應電容器之值的1，〇〇〇-1〇〇〇〇倍，其有效地意即以可忽略的數量使典型的感應電容器降級且對蓋子厚度與介質常數之可變性為不敏感的。該可測試的運送處理蓋140可簡單用添加傳導層至典型的運送處理蓋14〇下側被 20 形成。為準備測試，一電容導線框測試總成71〇電容式地被耦合於該可測試之蓋140(此亦可包括歐姆連接）。該電容導線框測試總成710可包含一緩衝器。被耦合於受到測試之插座 12的接點A-J之電路總成300的接點被耦合於數支測試探針 20 200536034 PJ，TP-2專）。舉例而言，第13圖顯示之測試探針可被包括於如Agilent Technologies，lnc·之3〇7〇測試器的「釘床」測試裝置中。在準備電路總成300用於測試後，該電路總成之一個以 5上的接點被刺激(如經由AC信號源708)，而該電路總成其他接點較佳地被接地（以減少雜訊與外生信號拾取）。然後一釋例性之測試數列可用接點714之刺激開始，而電路總成3〇〇之其他接點被接地。在此實施例中，感應電容器（Ca，Cb等）為被設於插座 10 接腳28之每一端部50與運送處理蓋14〇之傳導層152間。這些感應電容器（Ca，Cb等）於此實施例中與在第9_n圖之測试裝置300 ’ 500的C1-C12為實質上等值。該等感應電容器 (Ca ’ Cb等）不同的感應電容器（Ca，Cb等）之相對電容為在蓋板152與插座接腳150之頂端間，且就該插座在整個接腳 15 28之陣列為實質上等值。相鄰的插座接腳28間之感應電容器（Cab等）於此實施例中與第ίο-ll圖之測試裝置5〇〇的 C13-C18為實質上等值。相鄰插座接腳28間之電容Cab在整個插座接腳28之陣列為實質上相符。

在此測試點，假設電容器Ca與Cb之值（分別在插座接腳 20 “a”與蓋140間及在插座接腳“b”與蓋140間的電容）為Ca=C 與Cb=C。假設Cab之值(插座接腳“a”與插座接腳“b”間的電容）為Cab=10C。在前面的假設下，第13圖顯示之裝置可被減為第14圖顯示之等值電路。第15圖顯示在一部分測試之際第13圖之裝置的等值電 21 200536034 路。若插座12之狀況良好且適當地被耦合於接點714，則接點714應被短路至插座12之接點A，且接點712應被短路至插座12之接點B。假設在接點b之電位為〇，在感應板71〇看到之電容應等於C土ε。舉例而言，在感應板710看到之電容可 5使用儀表測量通過感應板710之電流而被導出。現在假設插座12故障或未適當地被搞合於節點714使得在節點714與接點Α間存在斷開。此斷開會形成小電容與電谷裔Ca成串聯地被放置而降低在感應板71〇看到之電容。例如，若C值為15pF且該斷開所貢獻之電容為lfp，則 10在感應板710看到之電容將為〇.94fF。此在感應板71〇看到之電容的變化（如15fF至0.94fF)若可用電容感應板710之靈敏度為可偵測的（且若大於ε)，可被用以決定一斷開存在於接點Α之電氣路徑中。現在假設插座12故障或未適當地被耦合於節點712使 15得在節點712與接點B間存在斷開。在接點B未被接地，耦合電容Cab現在被置於與電容Cb成串聯。若Cab比Cb大很多 (如第14圖顯示之幅度較大），則在感應板710看到之電容將大約為Ca+Cb(或在第14圖中為2*C)。現在假設插座12故障或未適當地被搞合於節點714與 20 712使得在接點A與接點B二者均存在斷開。在此情形中，在感應板710看到之電容應幾乎為〇。因而，在接點α之電氣路徑中有斷開，其難以評估在接點B之電氣路徑是否亦有斷開。然而’節點714之刺激本身未提供設施用於診斷是否一斷開存在於接點A或接點B之印刷電路板中。 22 200536034 電路總成300與插座12之測試可用被連接至其他測試探針之其他接點的循序刺激而繼續。第15圖顯示使用上述任一測試裝置或技術（及其他者) 用於測試通過一電路總成之電氣路徑連續性的方法1〇〇〇。 5該方法以耦合（1〇〇2)—感應板呈被偶配至一插座的促進測試之運送處理盍而開始。雖然此搞合在此就說明之目的被描述為電容式的，該感應板可用如歐姆接點之其他方式被耦合。然後一個以上的接點被刺激（1〇〇4)，及一電氣特徵經由被耦合於該運送處理蓋感應板被測量（1006)。然後被測量 10之電氣特徵與至少一門檻被比較以評估（1〇〇8)通過該電路總成之電氣路徑連續性。雖然特定的實施例已在此被揭示以說明及教習本發明，其他的實施例亦可被預期。例如，本測試技術提供用於測試該電路總成之連續性、該插座與電路總成之接觸， 15以及該插座之内部電氣連續性，而不須拆除該插座之保護性的運送處理蓋。該插座本身在附掛至一電路總成前之内部電氣連續性亦可藉由刺激該插座之接點而非刺激該電路總成之接點地被測试。其可欲於測試大插座、具有内部電路之插座、複雜的插座、或在附掛至印刷電路總成前易於 20 故障之插座。此處之教習亦可被用以除了電氣連續性外實施插座或具有插座之電路總成的其他測試，如決定特定插座在包含一個以上的插座之電路總成上特定插座位置的附掛，或決定插座是否在該電路總成上以適當的定向被附掛。同時， 23 200536034 在-電路總成上-個以上的插座間之電氣連續性可藉由使用本發明之教習同步地被測試。所以上面的測試情^為在這些教習之領域内且被本發明人所預期。雖然本發明之比較實施例已就說明的目的被揭示，^ 5習本技藝者將了解，各種修改、添加與替代為可能的，^ 不致偏離本發明之領域與精神，且形成留在所附的申請專利範圍之領域内的等值實施例之結果。該所附之申請^利範圍欲於被構建以包括除了習知技藝所限制者外之^類燃化。、、夂 10 【圖式簡單說明】第1圖顯示電容導線框測試的釋例性之設立；第2圖顯示用於電容導線框測試的釋例性之電路；第3圖顯示具有積體電路被罩於其中的釋例性之積體電路插座的側面切開圖； ' 15 第4圖顯示釋例性之積體電路插座的上方圖；第5圖顯示安裝於-電路總成之未被鎖定的空積體電路插座之側面切開圖；第6圖顯示具有一運送處理蓋被罩於其中的釋例性之積體電路插座的側面切開圖； 20 第7圖顯示具有一運送處理蓋被罩於其中的釋例性之積體電路插座的上方圖；弟8圖顯示用於測试通過具有插座之電路總成的電氣路徑連續性之一裝置的釋例性之實施例；第9圖顯示用於測試通過具有插座之電路總成的電氣 24 200536034 路徑連續性之一裝置的釋例性之實施例而以一電容導線框測試總成被耦合於該裝置；第10圖顯示在測試的一部分之際用於第9圖之裝置的等值電路； 5 第11圖顯示具有一傳導層用於電容測試之一運送處理蓋的釋例性之實施例的側面切開圖；第12圖顯示具有一傳導層用於電容測試之一運送處理蓋的底部圖；第13圖顯示用於促成通過與一插座偶配之電路總成的 10 一插座連接器之電氣路徑測試的可測試之運送處理蓋的釋例性之實施例，而以電容導線框測試被耦合於該可測試的運送處理蓋；第14圖顯示在一測試的一部分之際用於第13圖之裝置的等值電路；以及 15 第15圖顯示用於通過一電路總成之插座連接器的電氣路徑連續性釋例性之方法的流程圖。【主要元件符號說明】 10 …1C 26…敍鍵 12…插座基座 28…接點腳彈簧指 14…蓋或夾板 30…間隔架 16…夾鎖 32···印刷電路板 18…窗、搆取孔 40…運送處理蓋 20…散熱器 42···拾取與放置目標 22…焊接柱 44···間隔凸緣 24…焊球 50…插座接腳 200536034 100···電路總成 102···積體電路(1C)封裝 104…印刷電路板 106 …1C 108…導線 110…導線 112···黏結線 114···黏結線 116···電容導線框測試總成 118···感應板 120···接地平面 122···緩衝器 124…交流電(AC)偵測器 126*"AC 電源 140…運送處理蓋 142···拾取與放置目標 144…間隔凸緣 146···強化束帶 148···挖空區 150···傳導性塗層 152···傳導性塗層 153…修改區 200…電路總成 202…插座 300…裝置

302·· 封裝 304·· 電容板 306" 歐姆接點 308" 共同内部電路節點 500" 裝置 502·· 封裝 504·· 測試感應器埠 506" 接地屏蔽 508·· 歐姆接點 510·· 電容導線框測試總成 600" AC信號源 602" 節點 604·· 節點 606·· 節點 608" 節點 708·· AC信號源 710·· 電容導線框測試總成 712·· 接點 714·· 接點 1000 ••方法 1002 ••步驟 1004 ••步驟 1006 ••步驟 1008 ••步驟 26

Claims

200536034 十、申請專利範圍： 1. 一種用於測試通過一電路總成之積體電路插座的電氣路徑連續性之裝置，包含：一運送處理蓋，具有一頂側與一底側；以及 5 在該運送處理蓋之底側的一傳導層。 2. 如申請專利範圍第1項所述之裝置，其中該運送處理蓋被組配以與通過一電路總成之積體電路插座電容式地 _合。 3. 如申請專利範圍第2項所述之裝置，其中該運送處理蓋 10 被組配以與一測試器之電容感應板電容式地耦合。 4. 一種用於測試通過一電路總成之積體電路插座的電氣路徑連續性之方法，包含：一促進測試之運送處理蓋被被組配以在該插座内偶配及電容式地被耦合於通過該插座之電氣路徑； 15 一電容感應板被組配以與該促進測試之運送處理蓋電容式地耦合；以及一測試器被組配以刺激被耦合於通過該電路總成之積體電路插座的電氣路徑之電路總成上的接點及測量被該電容感應板感應之積體電路插座的電氣特徵。 20 5.如申請專利範圍第4項所述之裝置，其中該測試器進一步被組配以比較被測量之該電氣特徵與至少一門檻以評估通過一電路總成之積體電路插座的電氣路徑連續性。 6. —種用於製造一電路總成之插座用的一運送處理蓋之 200536034 方法，其中該插座具有一陣列之接腳，該方法包含：形成一蓋具有介質材料之頂表面與底表面，其中該蓋被組配以在該插座内偶配，以該蓋之底表面緊密地接近該陣列之接腳，而在被偶配時不致實體地接觸該陣列 5 之接腳；在蓋之底表面形成傳導性材料之層。 7. 如申請專利範圍第6項所述之裝置，其中該傳導性材料之層以適當的厚度被形成，使得當該蓋在該插座内被偶配時，該傳導層與該插座内該陣列之接腳電容式地耦 10 合。 8. —種在一運送處理蓋為在一插座内時用於測試通過該積體電路插座之電氣路徑連續性的方法，包含：電容式地耦合該插座之接點至一運送處理蓋之一傳導層； 15 耦合一電容感應板至該運送處理蓋；刺激該插座之一個以上的接點；測量一電氣特徵；以及比較被測量之該電氣特徵與至少一門檻以評估通過一電路總成之積體電路插座的電氣路徑連續性。 20 9.如申請專利範圍第8項所述之方法，其中被測量之該電氣特徵為電容。 10. —種用於測試通過一電路總成之電氣路徑連續性的方法，包含：偶配一促進測試之運送處理蓋至該電路總成之一 28 200536034 插座；刺激該插座之一個以上的接點；測量一電氣特徵；以及比較被測量之該電氣特徵與至少一門檻以評估通 5 過一電路總成之積體電路插座的電氣路徑連續性。 11. 如申請專利範圍第10項所述之方法，其中被測量之該電氣特徵為電容。 12. —種用於決定通過具有一促進測試之運送處理蓋之一電路總成的電氣路徑連續性之方法，包含： 10 刺激該電路總成之一個以上的接點；藉由電容式地耦合該運送處理蓋來測量該電路總成之一個以上的電氣特徵；以及使用一個以上的被測量之該等電氣特徵以評估通過該電路總成之電氣路徑連續性。