TW200535935A - System for reducing corrosion effects of metallic semiconductor structures - Google Patents

Description

200535935 九、發明說明： 【省X明所屬之技術領域】 本發明大抵關於半導體製程之領域， 俏坌此入Μ , 且更特別地關於降 低某些金屬半導體構造之不利腐蝕效應之方法。 【先前技術】

加強型積體電路性能之不斷需求，已經特料致 裝置幾何戲劇性之降低，且不斷致力於任何半導體裝置内 各結構性能之最佳化。許多製程之沿革及發展、J料組成 及半導體裝置主動電路位準之佈局已導致非常高密产之電 路設計。逐漸密集之電路設計不僅改良許多性能特也 增加半導體材料性質及行為之重要性，且專注於此。 積體電路漸增封裝之密度魅許多半導體製程之挑戰。 近來各裝置必須體積小但不致降低該積體電路之操作性 能：高封裝密度、低熱量產生、低功率消&，以及良好的 可靠度必須維持但不致功能降低。積體電路漸增之封裝密 度通常由較小裝置尺寸完成。 Χ 當積體電路密度變大時’該金屬結構與電晶體及積體電 路内其他哀置互連之寬度將減少。當金屬互連寬度減少 時，其電阻增加。結果，半導體製造商利用例如一銅質互 連替代一傳統鋁質互連以尋求產生較小及較快之裝置。、不 巧地，銅-不同於鋁-非常難以在大多數半導體製造流程中以 所可獲取之蝕刻科技移除。所以，鑲嵌技術已被提出及實 方也以形成銅質互連。 鑲肷技術通常包含在該含銅結構下方及任一侧上之介電 99073.doc 200535935 層中，形成一溝槽或開口， Μ提供其間之絕緣。一旦該溝 槽或開口形成時，該含鋼抽 一 ^ 才枓之掩盍層將沈積在整個晶圓

上，藉此填充該溝槽或開D — 電化學沈積（ECD)係典型唯/ 之實際方法’以形成-鋼掩蓋層。此掩蓋層厚度必須至少 具有最深溝槽或開口之厚度。在該溝槽或開口以該含銅材 枓填充之後’覆蓋其上之含鋼材料藉由-清洗過程-例如化 子機械拋光（CMP)法·移除，以便留下該含銅材料於該溝槽 開中仁不覆盍在该介電層或該溝槽或開口上層 部分。 溝槽結構及緊鄰介電結構可 於滑洗期間 由-半導體晶圓移除。例如，⑽典型包含施加一銅選擇 陡化子泥水’在此之後，第_回抛光發生。然後，在更多 ，光步驟之後，施加一介電質選擇性泥漿。在一些情形， I過程可以一相當平均之方式移&金屬及介電材料。不 时何種α洗過私-CMP或其他方法_被使用，這些過程之最終 ‘通#係達成所有銅溝槽及緊鄰介電結構之一完美或幾 乎元美之平面化。 一平面化完成後，一半導體晶膜接受許多不同裝置之 2清洗及處理m圓之處理、轉移及㈣提供許 夕/曰在之污染源_例如空氣中所傳播之氣體或分子狀粒子_ :能沿該曝露金屬及介電表面產生各種異常。一種此類異 吊特別有問題-特別是在銅型半導體製程中-係金屬之腐蝕 (例如氧化）。 平面化銅結構之腐蝕能由覆蓋在緊鄰隔離（例如介電層） 99073.doc 200535935 結構之開放表面上之銅表面展開。留下未修正部分，這能 :低側：隔離結構之有效截面積_因此有效降低裝置： 施、可靠度及產出。依據處理條件，腐钱能完全覆蓋側面 2構-因此使裝置故障且甚至降低以。對於具有較小互連 寬度及互連線間較小空間之小型半導體幾何形狀而言，此 降低作用會加深。 某些傳統半導體製程包括所將清洗金屬腐韻之處理。血

型上，這些製程降低金屬之腐餘。不巧地，大多數這類製 程降低金屬内原來位置之腐姓-留下先前腐敍位置中之最 後金屬。在腐姓已散佈覆蓋緊鄰介電結構之情形中，金屬 現在將覆蓋該介電質’如果不是更糟’不致造成其可靠度 及產出之問題。 某些傳統製程可結合額外處理步驟、裝置或資源，利用 重新平面化或重新清洗以實際剝除這類腐姓，藉此隔離非 反應環境中之平面化晶圓，或建立—最大日日日圓曝光時間。 不巧地，這些努力對於半導體處理會產生某些成本、缺點 及不良製造率。再者，即使進行這類努力，任何後續曝露 至周圍環境仍會導致腐餘問題_直到後續裝置層依問題沈 積在該金屬結構上為止。 結果，其存在一種多樣系統之需求，其以-簡易、有效 及成本經濟方式’利用現存之半導體製程及材料，降低側 面隔離結構上金屬腐餘之不利效應。 【發明内容】 本發明提供一 種以簡易、有效及成本經濟方式控制半導 99073.doc 200535935 體晶圓内緊鄰隔離結構上金屬結構之不利腐蝕效應之系 統。本發明可特別應用於CMP後所發生不利腐蝕之控制。 本發明提供一種金屬結構之最佳凹陷以阻礙該結構上所形 成任何腐颠之向外擴張。

本發明系統能輕易在高容積半導體製程内實施。本發明 系統不需額外裝置處理步驟，反而僅操作現存裝置製程及 材料性質’以提供一最佳結果一半導體晶圓内之金屬結 構-透過現存化學、機械或混合化學/機械量測-以標準方式 凹陷，這樣該金屬結構之腐名虫能實際拘限於—特定區域， 而留下所未影響之側面隔離結構之有效截面積。本發明因 此以-有效及經濟方式改良裝置可靠度及產出，藉以克服 與最傳統般系統共同有關之特定限制。 更特別地，本發明提供—種形成半導體裝置段之方法。 本方法包含提供一基礎區域，此區域上沈積一非金屬結 構。-金屬結構沈積在該基礎區域上，直接緊鄰於該非= 屬結構。在本裝置段被清洗之後，該金屬結構之上曝露表 面以一所需之量由該非金屬結構之上曝露表面凹陷。 本土月也提供-種於—半導體襄置段製造期間，用於阻 礙金屬溝槽構造腐名虫出 ㈣出現m本方法包括提供第—及 -非金屬構造’其中—金屬溝槽構造插置於該 二非金屬構造之間。在 次弟 4置&被〉月洗之後，該金屬構造 曝路表面以一所需之量由該第-或第二非金屬構造之 上曝露表面凹陷。 蜀稱坆之 本發明進一步提供由一 製程所形成之半導體裝 置，該製 99073.doc 200535935 程包含提供一基礎，而此基礎上沈積一非金屬結構。一金 屬結構沈積在直接緊鄰該非金屬結構之基礎上。該金屬 非金屬結構沿各上表面清洗，在此之後，該金屬結構之上 曝露表面以一所需之量由該非金屬結構之上曝露表 陷。 又凹 本發明之其他特徵及優點，當參考下面詳細說明連同誃 附圖將能為習於此技者明白。 μ

【實施方式】 本發明認知到某定性能及產出之降低，、由非金屬結構 上金屬腐姓之擴張所致其係傳統系統所未注意或被忽略 的超因此’本發明以一簡易、有效及成本經濟之方式限制 金屬結構之腐蝕。 雖然本發明各種實施例之達成及使用詳細討論如下，但 必須瞭解本發明提供許多可應用之發明觀念，這些觀今能 在各種特定内容中實施。本發明現在將連同所提供之;^ 控制系統加以說明，該系統使用銅互連控制—半導體晶圓 内側面：非金屬結構(即介電層)上金屬結構腐蝕之不;:效 ，隹;、、；°亥等在此討論之特定實施例僅以特定方式說明， 精以達成及使用本發明，但不限制本發明之範圍。 /本發明系統能輕易在高容量半導體製程内實施。本發明 糸統不需額外裝置處理步驟，反而僅在現存裝置製程及材 :::質操作，以提供一最佳結果。一半導體晶圓内之金屬 、、’：^過現存化學、機械或混合化學/機械方法·加以凹 陷，廷樣該金屬結構之腐蝕能實際拘限於一特定區域。本 99073.doc 10 200535935 發明藉此改善裝置之可靠度及產量。 為完全瞭解本發明所提供之利益，首先檢視一不具本發 明利盃之樣本系統係有利的。現在參考圖1，將一不具本於 明利益之一圖解截面之半導體裝置段100加以說明。段⑺0 表示在平面化（例如CMP)之後，但在沈積較高層材料（例如 介電層、金屬層、障蔽)之前之一半導體結構。段1〇〇包含 —前金屬介電區域102,在此區域上形成三個銅溝槽結構 04 106及108。直接環繞各銅溝槽結構者係一障蔽結構 U0。障蔽110包含一相當薄之選擇材料層，以輔助銅之沈 積’以限制該銅擴散至緊鄰結構，及改良該裝置之電氣性 能。金屬間介電結構112及114沈積在區域102上，及分別插 置結構104及106之間與結構1〇6及1〇8之間。表面116表示段 100新近平面化曝露之表面。 在表面116曝露至—污染環境（例如周圍空氣）達一段時間 後，形成物118、120、122、124及126開始沿表面116，接 近該銅溝槽之外緣發展。形成物m、㈣、122、124及126 匕3《夕種腐㈣例如氧化），大致源自該銅溝槽之外緣。 在D亥銅、、Ό構及緊鄰結構之間所曝露之接壤區域係一高殘留 應力區域’這有助於提相與污染物之反應以形成腐姓。 依據所使用之特別半導體材料，環境中所呈現之特別污染 物及曝露至該環境之具择 衣兄之長度，形成物118、12〇、122、124及 12 6之相對尺寸及证g 丄 展％大大改變_由相當標準之尺寸 至相當延伸之尺寸。一妒而t , 、… ’又σ，曝露至污染環境愈久將產 』之腐蝕程度。當腐蝕形成時，其典型以一非固定方 99073.doc 200535935 式展開至結構104、l〇6、108、112及114之曝露表面上。在 某些情形中，該氧化僅可覆蓋該非金屬結構之一小部分， 如結構112及形成物118及12〇所描述。即使該形成物沿該結 構112曝露表面之侵入相當少，儘管如此其降低結構112之 有效寬度。在更嚴重情形，如結構丨14及形成物122及124所 示’該形成物可混合以完全覆蓋該結構丨12之曝露表面。即 使後續製程降低金屬銅之腐钱，此銅大致留在原位_侵入或 覆蓋緊鄰結構112及124之表面。 結構112或124中有效寬度之最終降低或消除導致嚴重裝 置之芩數及性能問題。裝置會因此完全不宜操作，這導致 有效貧源浪費及產出損失。在其他情形，某些裝置參數值 會以意外方式產生不利改變-因此導致許多可靠度之議 題。例如’銅腐蝕沿金屬間之介電質侵入能有效降低裝置 崩潰電壓-藉此指示一不良互連之可靠度。如果偏差留存而 未加以修正，該裝置當在一終端設備系統中使用時會誤動 作或故障。 相反地’現在參考圖2，將如本發明利益之一圖解截面之 半導體裝置段2〇〇加以說明。段2〇〇表示在一 CMp，或其他 相同清洗或平面化製程之後，但在沈積高階材料（例如介電 層、金屬層、障蔽）之前之半導體結構。段2〇〇包含一基礎 區域202，在圖2所說明實施例中，區域2〇2包含一預先介電 層。二個銅溝槽結構2〇4、2〇6及2〇8形成於區域2〇2上方。 在圖2所不實施例中，溝槽結構204、206及208包含銅溝槽 結構。直接環繞各銅溝槽結構者係一障蔽結構210。障蔽21〇 99073.doc -12- 200535935 包含一相當薄之選擇材料層，以輔助銅之沈積，限制該銅 擴政至緊鄰結構’及改良该I置之電氣性能。非金屬結構 212及214沈積在區域202上，及分別插置於結構2〇4及206 之間與結構2 0 6及2 0 8之間。在圖2所示實施例中，結構212 及214包含金屬間介電結構。表面216表示該段200之已清 洗、曝露之有效表面。

如本發明，該清洗後表面216未完全平面化。該結構 204-208之曝露上表面係在CMP或一些其他適當清洗過程 後直接在表面21 6下方以標準方式凹陷。該結構212及214 之曝露表面因此界定該有效表面216，及在大多數情形必須 仍彼此維持平面狀。同樣地，雖然稍微凹陷，該結構2〇4-2〇8 之曝露表面218-222，在大多數情形也必須彼此維持平面 狀。然而，拋光或其他平面化製程可能無法完全或甚至部 分平面化2 04-208、212及214。力；士从此 4在足些情形，這些結構可具 有某些表面異常（例如凹坑、非斜狨 非對％性）。本發明透過凹部深

度之調整以理解及證明這此可能拇 L 」犯性，如下文所說明。 結構204-208上方之凹部224-228八ϊϊ ^ 28刀別可於該清洗過程期 間或其之前，以存在於一特別奘 π 行W衷置製程内之許多機械、化 子或混合化學/機械試劑形成。在一者 只施例中，例如，該溝 槽内之銅沈積可經修正以一所兩 與 所而之$稍微側填各溝槽。在 另一貝施例中，一單CMP製程 ^ _ ^ ^ ^ 了利用一向度銅選擇之化學 试剤或化合物-這樣拋光移除比介 电貞更多之銅-藉此由介 電層表面過度拋光該銅表面 王 所需凹部。在另一實旆你| 中，一單CMP後清洗製程可使一上 、 <用一向度銅選擇試劑或化合 99073.doc 200535935 物以另外之銅反應，以產生一所需凹部。在又一實施例中， 該前述實施例可混合以便側填及降低該銅結構二者。使用 現有製造資源及提供一所需凹部之其他方法及程式可依據 本發明加以使用。 曝露至一污染環境（例如周圍空氣）達某段時間長度可促 進形成物230、232、234、236、238及240之發展。這些形 成開始沿著接近其外緣之各銅結構之表面發展。由於該高 剩餘應力之出現，形成物230、232、234、236、238及240 大致源自該曝露之銅接壤區域。 依據所使用之特別半導體材料，環境中所出現之特別污 染物，及曝露至該環境之長度，形成物230、232、234、236、

所形成之凹部係在後續金屬 為該凹部係_ 一相當標準之 話，產生非常小之操作或 成凹部之適合尺寸可依據所使 沈積期間充填。因

所使用特定材料、 所可利用製程 99073.doc -14- 200535935 及製造環境條件大大地改變。雖此，某些實際限制將 用。 在-紹上’該凹部必須至少有數埃的深度。如果該凹部 太淺或幾乎不存在，則非金屬結構上之腐钱擴張不會被適 當阻止。最大凹部深度可再次依據材料特徵及已知褒置所 使用製程大大改變。典型地，-最大凹部深度可具有數百 埃之等級。由於大多數製程中所呈現之小型變化及容差， 凹部ϋ度可量測或視為一交又裝置或交又晶圓之平均值。 在一貫施例中，例如，平的]^ 十均100埃之凹部深度可選擇提 佳之結果。在另一實施例中，平均凹部深度可以一 __150 埃之範圍内改變，以反應腐⑽及效應之分析。在又 施例中，凹部深度經調整可計管 貝 異常。在這些情形中，平均凹或一般清洗後表面之 卞^凹口 Ρ深度可選擇一些相合 似例如400埃），以計算最差情形之異常覆蓋率:例如:在 共=槽：壌it相反介電結構之Μ後表面可不必完全 :電表面之：广Μ ’該凹部深度經調整可提供該最低 η電表面之取小凹陷量。任何數 一 此可依據本發明加以使用。 °月匕凹部值或範圍因 如此，如本發明，金屬結構可以一 那些結構凹陷在側面結構上 I里凹陷以阻礙 工具之方法及月棱供利用現存材料及 “方法及、、、.構以取彳圭化|置性能、 發生最小（如果有的話）附加製程。 罪度’但 在後續互連形成中使用，或可單獨:發明系統可重複 使用。 7成任何單互連層中 99073.doc 15- 200535935

在此陳述之實施例及範例可提出本發明及其實際應用之 最佳解釋，且藉此致使習於此技者可達成及使用本發明。 然而，習於此技者將瞭解前述說明及範例僅提出用於本發 明圖解及範例目的。如所陳述之說明將不致最終或限制本 發明至所揭露之精確形式。例如，本發明原理及教示可應 用至與其他半導體金屬所發生之腐蝕議題。本發明原理及 教示可進而應用至任何半導體結構，#中本發明凹陷荦止 腐钮損壞至側面裝置結構。許多修正及變化可依據上：教 示，但不偏離下面請求項之精神及範圍。 【圖式簡單說明】 為更瞭解本發明，且利用範例顯示本發明如何實行，本 發明詳細說明與該附圖可加以參考，丨中不同 應編號指的是對應之組件，及其中. τ 圖1係說明一半導體裝置段截面圖之解圖；及 圖2係說明如本發明半導體 解圖。 以“之-實施例截面圖之 【主要元件符號說明】 100 、 200 102 104 、 106 、 108 110 、 210 112 、 114 116 、 216 118 、 120 、 122 、 半導體裝置段 前金屬介電區域 鋼溝槽結構 Ρ早蔽結構 金屬間介電結構 表面 形成物 99073.doc -16- 200535935

124、 126、 ‘ 230、 232、 234、 ‘ 236、 238、 240 202 形 成 區域 204、 206、 .208 金 屬 溝槽結構 212 第 一 非金屬結構 214 第 二 非金屬結構 218、 220、 * 222 曝 露 表面 224、 226、 * 228 凹 部

99073.doc - 17-

Claims (1)

1. 200535935 十、申請專利範圍： 1 · 一種形成半導體裝置段之方法，包含下列步驟： 提供一基礎區域； 提供一第一非金屬結構，使其沈積在該基礎結構上； 提供一金屬結構，使其沈積在緊鄰於該第一非金屬結 構之基礎上； 清洗該裝置段； 其中，在該清洗步驟後，該金屬結構之上曝露表面係 自該第一非金屬結構之上曝露表面凹陷一所需之量。 浚明求項1之方法，其中該提供一基礎區域之步驟尚包含 提供一前金屬介電基礎。 3·如請求項丨之方法，其中該提供一第一非金屬結構之步驟 尚包含提供一金屬間介電結構。 士月求項1之方法，其中該提供一金屬結構之步驟尚包含 提供一铜結構。 5·如請求項丨之方法，其中該提供一金屬結構之步驟尚包含 &仏金屬溝槽結構，使其沈積於該第一非金屬結構及 一第二非金屬結構之間。 6·如:求項5之方法，其中該金屬結構之上曝露表面係由於 將邊清槽側填而凹陷。 7·如叫求項1之方法，其中該金屬結構之上曝露表面係由於 該清洗步驟而凹陷。 8 如譜、七 • 永項1之方法，其中該清洗步驟包含利用一 cMP製程 之清洗步驟。 99073.doc 200535935 9 ·如請求項8之t、、土 -, 、方法，其中該CMp製程使用一金屬選擇試 劑。 1 0.如請求項8夕士、+ ^ , 、 方法’其中該CMP製程過度拋光該金屬結 構0 11 ·如靖求工頁〗夕十《、本 . 、疋方法，尚包含該減少任何腐蝕之步驟，其在 清洗後形成在該金屬結構之上表面上，且在進—步將材 料沈積在该金屬結構之前回復至金屬。 12·種於—半導體裝置製造期間阻制一金屬溝槽結構腐蝕 出現之方法，該方法包含下列步驟·· 提供第一及第二非金屬結構； 提仏一金屬溝槽結構，使其沈積於該第一及第二 屬結構之間； ” 清洗該裝置段； 八，在清洗後，該金屬結構 々 工喂路衣叫，Ί系巨 第或第一非金屬結構之上曝露表面凹陷一所需之量。 、1 12之方法，其中該提供第-及第二非金屬結構 之乂驟尚包含提供金屬介電結構之步驟。 =項12之方法，其巾該提供_金屬溝槽結構之步驟 尚匕3提供一銅溝槽結構。 月长項12之方法，其令該金屬結構之上曝露 於將該溝槽側填而凹陷。 係由 =112之方法，其中該金屬結構之上曝露表面係由 方；6亥h洗步驟而凹陷。 17·如6月求項12之方法，其中該清洗步驟包含利用-CMP製 99073.doc 200535935 程之清洗步驟。 其中該CMP製程使用一金屬選擇試 其申該CMP製程過度拋光該金屬結 18·如請求項以之方法 劑。 19·如請求項17之方法 構0 20. -，以—製程所形成之半導體裝置，包含下列步驟： 提供一基礎區域； 提供一非金屬結構，使其沈積在該基礎結構上； 提供-金屬結構，使其沈積在直接緊鄰於 構之基礎上； &各上表面清洗該金屬及非金屬結構； ^其中’在該清洗步驟|，該金屬結構之上曝露表面 係自該非金屬結構之上曝露表面凹陷—所需之量。

   99073.doc