TW200531123A - Manufacturing method of semiconductor device, and plasma oxidation treatment method - Google Patents

Manufacturing method of semiconductor device, and plasma oxidation treatment method Download PDF

Info

Publication number
TW200531123A
TW200531123A TW93105294A TW93105294A TW200531123A TW 200531123 A TW200531123 A TW 200531123A TW 93105294 A TW93105294 A TW 93105294A TW 93105294 A TW93105294 A TW 93105294A TW 200531123 A TW200531123 A TW 200531123A
Authority
TW
Taiwan
Prior art keywords
film
layer
flow rate
oxygen
tungsten
Prior art date
Application number
TW93105294A
Other languages
English (en)
Other versions
TWI251253B (en
Inventor
Masaru Sasaki
Yoshiro Kabe
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to TW93105294A priority Critical patent/TWI251253B/zh
Publication of TW200531123A publication Critical patent/TW200531123A/zh
Application granted granted Critical
Publication of TWI251253B publication Critical patent/TWI251253B/zh

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200531123 玫、發明說明: 【發明所屬之技術領域】 本^明疋有關半導體裝置的製造方法及電漿氧化處理方 法其使用電漿處理半導體基板。 【先前技術】 近年來,為了電晶體的高速化,降低裝置比例等,而超 薄膜化閘極氧化膜等。電晶體的閘極,一般以井、閘極絕 緣膜、閘極的順序形成。在閘極形成後’對閘極的側面施 广口濕姓刻處理。所以,因為閘極成裸露,若在閘極施加電 壓,則在該裸露部份產生電場集中,造成漏電流增大等的 不良衫響。因此’通常在閘極的露出部份形成絕緣膜。 閘極通常使用多晶矽,但是因為多晶矽的薄膜電阻高, 而堆疊電阻值低的金屬。堆疊的金屬考慮到與石夕氧化膜和 石夕本身的附著性、加工性,而選擇鶴等的高溶點金屬,或 其矽化物。在藉由蝕刻而露出的閘極側面形成絕緣膜時, 般疋在800 C以上的高溫中作熱氧化處理。 "但是,鎢因為在大約30(rc急速的氧化,若對閘極進行熱 氧化處理’則鎢層的電阻值會上昇。其結果,造成閘極的 電阻值提高。並且,鎢與多晶石夕反應,擴散防止層的氮化 鎮擴散,造成比電阻上昇。 並且,熱氧化處理本身,需要比較上長的時間。因此, 使通量上升阻礙提高生產性。 熱氧化處理以外的氧化膜的形成方法,例如在特開平 O:\91\91615.DOC4 200531123 Π - 2 9 3 4 7 0號公報所 方法。該方法,在: 提案使用電毁形成氧化膜的 氣氣體生成ρ处理室内導入含有矽的氣體及含有氧 乱乳脰生成该等氣體的雷將—甘』 & ^ 6 ,在基板堆疊矽氧化膜,在 成腰石夕虱化膜的成膣 ..^. L 肤方法,除含有上述矽氣體及含有氧 氣氣體以外,蔣3 # 成人…將一體導入處理室内,在處理室内生 成含有虱的電漿。蕻 好膜質。 9 ,可以得到相當於熱氧化膜的良 马了在嫣防止氧化, 取野马300 C U下的處理,但是對矽 的氧化膜形成,在越古、、西〇士 上 ^ 越π /皿4 ’在得到優質的膜質方面、氧
化比咼方面、使因兔R … 、 為圖案的粗密而產生的氧化比的差縮小 寺方面,為適合的條件。 【發明内容】 &本發明的目的在於,提供半導體裝置之製造方法及電漿 乳化處理方法,其不使鶴或料化物層氧化,冑多晶石夕等 ' ^ ^ 9可以在較鬲溫下進行選擇的氧化處理。 本發明的1個實施形態的特徵在於,藉由在半導體基板上 心成以鶴為主成分的膜、與以該鎢為主成分的膜不同成 ^的膜製造特定的半導體裝置的方法中,包含··在上述半 ^體基板上,成形與以上述鷄為主成分的膜不同成分的膜 的第1層的工序;在上述半導體板上,形成以鎢為主成分的 膜的第2層的ji序;與使用含有氧氣氣體與氩氣氣體的處理 氣體,藉由處理溫度為30(rc以上的電漿處理,在上述第工 層的露出面,形成氧化膜的工序。 〇A9l\9l6I5 DOC4 200531123 m發明的其它施實形態之特徵在於,形成以鎢為 刀的取'與以鎢為主成分的膜不同成分的膜的半導體 土板的’電漿氧化處理與以上述鹤為主成分的膜不同成分 的膜的方去,使用含有氧氣氣體與氫氣氣體的 藉=處理溫度為意c以上的電㈣理,在與以上述鶴為主 成刀的膜不同成分的膜的露出面形成氧化膜。 本务明適用於電晶體的閑極形成,電漿氧化處理閘極側面。 【實施方式】 以下’有關實施形態參照圖面說明本發明的細節。圖i 表示本發明的一實施形態的電聚處理裝置10的概略構成的 例。电聚處理裝置10,具備保持被處理基板的石夕晶圓%的 基板保持台12的處理容器u。處理容器Μ的氣體,㈣ 氣孔11Α及11Β通過未所於圖的排氣麼縮機排氣。尚且,基 板保持台12,具有加熱矽晶圓w的加熱器功能。在基板保 持台12的周圍,配置㈣氣體擔板(分隔板)%。在氣體撐板 26的上面設置石英蓋28。 在處理容器11的裝置上面,對應基板保持台12上的矽晶 圓W。又置開口部。该開口部,藉由誘電體板。其包含石英 與Ah〇3塞著。在介電體板13的上部(處理容器丨丨的外側), 配置平面天線14。在该平面平線14,形成為通過從導波管供 給的電磁波的多數的溝槽。更加在平面平線14上部(外側), 配置波長短縮板15與導波管18。覆蓋波長短縮板15的上部 的,在處理容器11的外側配置冷卻板16。在冷卻板16的内 部,設置流動冷媒的冷媒路16a。 O:\9l\9l6l5.DOC4 200531123 在處理容器u的内部側壁,設置在電聚處理時為導入氣 體的氣體供給口 22。該氣體供給口 22,也可在每個導入的 氣體設置。此時,作為調整流量方法在每個供給口設置未 示於圖的分子流量控制器。另一方面,預先將導入的氣體 混合送出,供給口 22也可為一個嘴嘴。在此時也未示於圖 ,導入的氣體的流量調整是為,在混合階段中,流量調整 間等。並且,在處理容器11的内壁的内側,圍繞容器全部 的形成冷媒流路24。 在電齡理裝置Π)中,具有未示於圖的電磁波產生写, ί產生為產生電漿的數千兆赫的電磁波。在該電磁波產生 态產生的微波,傳送在導波管18導入處理容器U。 在=半導體裝置的閘極時,首先切晶圓上形成井區 域。在/、石夕晶圓上,藉由電聚氧化處理或熱氧化處理,形 成閉極氧化膜。之後,藉由CVD(化學氣相沉積)成膜多晶石夕 /降低閉極的電阻為目的,在多晶石夕上堆疊比多晶石夕比 Z小的高炫點電極材料,作為堆疊問極。該高炼點電極
材料,可以使用例如鶴。斟M 瑪對閘極的側面施加濕姓刻處理。 在裸露的堆疊間極側面及下部,照原樣, 令而引起漏電流的增大不等的不良影響。在此,本發明,在 閘極的側面及下部藉由„處理形成絕緣膜 ㈣ 處理裝置10的處理容h , 在电水 碎晶圓W。之後,、二 刻閘極絕緣膜的側面的 夕曰曰因w ^4通過排氣孔Ua、iib,進行處理容_ =空氣的排氣,將處理容器η内部設定成特定的處理壓。 接下’從供給⑽,供給惰性氣體與氧氣氣體與氫氣氣體。 O:\9I\91615.D0C4 200531123 另一方面,在電磁波產生器所產生的數千兆赫的電磁波 的微波,通過導波管1 8供給處理容器丨丨。通過平面天線14 、介電體板1 3,將該微波導入處理容器11中。藉由該微波 產生電漿’生成基。藉由在處理容器丨丨内的微波產生所生 成的高密度電漿,在矽晶圓上W形成氧化膜。 如上述,若鎢超過約300°C,WSi超過400°C,則急速的 開始氧化。本實施形態,藉由與氧氣氣體同時導入氫氣氣 體,控制氣體的還元性,在30(TC以上也可以一邊防止鎢的 氧化’ 一邊只有使矽選擇的氧化。 尚且’有關鎢以外的其它高熔點電極材料也相同。 (實施例) 以下,以在本導體裝置的MOS(金屬-氧化物-半導體)電晶 體形成的閘極為例,說明有關本發明的實施例。 圖2圖型的表示本發明實施例在閘極上,選擇的形成氧化 膜的模樣。圖2(a)表示蝕刻後的閘極1〇〇。1〇1為矽晶圓|。 在矽晶圓101,形成掺雜P +或N+的井區域。在矽晶圓ι〇1上 ,藉由熱氧化處理,形成閘極氧化膜1〇2。在閘極氧化膜丨〇2 上,藉由CVD成膜多晶矽,形成多晶矽電極層ι〇3(第一電 極層)。為了降低閘極100的比電阻,以高熔點電極材料^ 在多晶矽上藉由濺鍍形成如鎢層1〇5(第二電極層)。尚且, 在形成鎢層105之前,為了防止其界面的矽化,預先在多晶 矽電極層103上形成導電性的隔離層1〇4。在此例中, 層104使用氮化鎢。在鹤層1〇5上最上層形成 : 的氮化矽層!06。 ^ O:\9I\9I6I5 DOC4 -10- 200531123 罩,進用蝕刻處理,形成 102(絕緣膜),在問極100 之後,氮化矽層106作為蝕刻光 閘極100。此時,飿刻閘極氧化膜 的側面及下部成裸露。 在稞露的閘極100的 相*田電漿處理裝置1( ,進行«氧化處理。藉此,在碎晶圓1Q1、多晶石夕層他 、氮化石夕層106的表面,選擇的形成氧化絕緣膜107,日成為 如圖2⑻所示的閘極110。㈣,在鎢層1〇5及隔離層1〇4未 形成氧化膜。 尚且’代替嫣層105,可以梭用豆令从一 J Μ ί木用具匕的鬲熔點電極材料, 例如鉬、鈕、鈦、該等的矽化物、合金等。 圖3(a)表示,本實施例,藉由的電漿處理,在m〇s電晶 體的閘極側面形成氧化膜的閘極丨1〇。該堆疊的閘極,從多 晶矽層103至氮化矽層106為止為25〇 nm的厚度。此時矽基 板溫度為25(TC,處理時間為50秒。圖3邙)是表示在為比較 只有氧氣氣體的熱氧化。此時的矽基板溫度為4〇(rc,處理 時間為110秒。從該圖明顯的可知,在只有氧氣氣體的熱氧 化,因為處理溫度高,而使鎢飛散(脫落卜因為鎢飛散而可 忐污染基板。在實施例中,即使在矽基板溫度5〇〇。匸的氧化 ,也不會呈現如此的現象。 圖4(a)、(b)表示鎢層1〇5的氧化,藉由電漿氧化處理,如 何的變化。處理時間5〇秒進行5〇〇°C的電漿氧化處理。氧化 曲線是藉由EELS(電子能量損失光譜器)測定。圖4(a)表示作 電漿處理前的氧氣曲線的狀態。沿著圖2(幻的A-A,斷面,觀 測鶏層105。並且圖4(b)表示電漿處理後的氧化曲線的狀態 O:\9l\91615.DOC4 -11 - 200531123 。沿著圖2(b)的B-B’斷面相同的觀測鎢層1〇5。縱軸表示依 妝氧氣的量比例的發光強度。橫軸,藉由規格化A_A,斷面 或B-B’斷面部分的長度的數值表示。依該等的結果,鎢層 105的氧化膜,在電漿氧化處理的前後,可知幾乎無變化, 而嫣層105的氧化非常微量。 依據本實施例的半導體裝置的閘極,藉由TEM(透過型電 子顯微鏡)觀察電漿氧化處理前後的多晶矽層丄〇3側面的氧 化膜厚。其結果,對於蝕刻處理後的濕洗淨後的閘極側面 的氧化膜厚約為2.0 nm,電漿氧化處理後的閘極側面的氧 化膜厚約為3.3 nm。即藉由本實施例,在多晶矽層確實的 選擇的形成氧化膜。 k上述的結果,可知藉由本實施例,在多晶矽層選擇的 形成氧化膜,在鎢層不追加的形成氧化膜。並且,藉由時 間與處理溫度等的條件,可以控制氧化膜的生成。 在裸露的MOS電晶體的閘極1〇〇的側面,藉由上述的電漿 處理裝置10’在電聚氧化處理時加上氫氣氣體。結果,在 基氧化處理時形成還元氣體,而未使鎢氧化,並提高只有 使多晶矽更加氧化的選擇性。 圖5在導入氫氣氣體時與使其流量變化時,藉由xps(x光 光電子光譜)裝置的表面分析表示鎢有多少程度氧化。縱軸 為W與wo3的大峰強度,橫軸表示結合強度。圖中③㊁㊁表 不各自以30, 20, 10 sccm的流量導入的氫氣氣體。為了比 較在Θ表示只有氬與氧氣,在0只有w的未處理(氧化處理) 。③、㊁、◎、0S!基板上的氧化膜厚為相同的3 nm。 O:\9I\9I6I5.D0C4 -12 - 200531123 該:果可知,鎢的尖峰31〜34附近的強度是氫氣流量越多時 越同;^方面’在氧化鶴的尖峰35〜39附近的強度是沒③盘 =氣氣氣體處理方法時高。因此,可知,放人氫氣氣體在 ,、氧氣氣體的流量比中氫氣氣體越多則鎢難越以氧化。 圖6表不使風氣氣體與氧氣氣體的流量比變化,測量石夕氧 化膜'與氧化嫣膜的形成膜厚的結果。縱軸表示在同一處 ::間形成的矽氧化膜及氧化鎢膜的膜厚,在橫軸表示氳 Μ體流/氧氣氣體流量的比。矽的氧化率表示在氫氣氣體 的比在1〜2為最大’關於鶴,則藉由導入氫氣氣體,而減少 氧化膜厚,在流量比為2以上時,可知幾乎未形成氧化嫣。 尚且’該例的處理時的基板溫度在25(rc氧氣氣體流量為 100 SCCM,壓力為6.7 Pa,給電衆的供給電力為2 2請。 圖5、6中可知错由導入氫氣氣體’可以控制鎢的氧化, 並藉由控制與氧氣氣體的流量比,可以控制只有石夕的選擇 的氧化。而鹤的氧化_,最好氣體流量比為15以上,更 好為2.0以上,依判氧化率最好的氣體流量比為以上並 為乂下&據該等,最好氫氣氣體流量/氧氣氣體流量 的比為1.5以上,更好為2以上並且為4以下。 圖7在石夕基板上’在使溫度變化進行8麵氧化時,藉由圖 5相同的駡裝置的表面分析,表示鹤有多少程度氧化。此 時的Ar/H2/〇2流量為10〇〇/2〇〇/1〇〇 sccm,壓力為8 〇〜,給 電漿的供給電力為2.2 KW。從該結果可知,氧化鶴的w〇3 的穴峰強度’在曲線A所示的As_沉積時為最高,並可知藉 由導入氫氣氣體與氧氣氣體的電襞處理,在沉積時與沉積 〇\91\91615.d〇C4 -13- 200531123 後’表面自然氧化’所形成的氧化鎢還元。尚且,同圖中 ,表示曲線B溫度為25(TC,曲線c溫度為3〇〇。〇,曲線D溫 度為350 C,曲線E溫度為40〇°C,曲線p^6〇(rc。可知鎢急 速的氧化溫度為300X:以上,在本發明,即使在6〇〇。<:也未 造成嫣的氧化。 尸圖8表示氧化6 nm矽基板時的,繪出對於基板溫度的矽的 氧化率及氧化時間的圖。該例的處理時的氣體流量 八叫⑼為1000/200/100 sccm,壓力為6·7卜,給電漿的供 給電力為2··2 KW。如同圖中所示,對於基板溫度25〇它的處 理,50(TC的處理具有約2倍的氧化速度,可知在須要相同 氧化量時,越高溫處理時間則縮短。並且,如上述之,對 矽的氧化膜形成,越高溫,可以得到優良的膜質,使因為 圖案的粗密而產生的氧化率的差縮小。因此,處理溫度最 好為300°C以上。 以上,依幾個例說明有關本發明的實施形態及實施。本 發明不只限定於幾個該等的實施例。在申請專利的範圍所 示的技術的想法的範圍可以作變更。例如,閘極是說明以 堆疊多晶矽與鎢的物體,但是也可為單層其包含鎢、其它 南溶點電極材料或只有該等的矽化物。並且,在電晶體的 問極以外也可以適用’並可以適用於須要一邊控制對鎢層 以外的金屬的氧化,-邊選擇的氧化含有石夕的層,例如多 晶矽等的層的各種的半導體製造。 如上述說明之,藉由電漿處理,因為氧化處理閘極等的 表面,並不使鎢或鎢矽化物層氧化,而可以選擇的氧化多 O:\91\91615.DOC4 -14- 200531123 晶石夕等的其它層。 有關本^明的半導體裝置之製造方法及電衆氧化處理方 法可以使用在進行半導體裝的製造的半導體製造產業等 。隨之,可以利用在產業上。 【圖式簡單說明】 圖1表示本發明電漿處理裝置的構成的一例的概略圖(斷 面圖)。 圖2圖型的表示藉由本發明在問極,選擇的形成氧化膜的 模樣圖,⑷是在電衆氧化處理前,是在電聚氧化處理後 的狀態。 “圖3圖型的表示在堆疊的閘極側面形成氧化臈的閘極的 樣圖:⑷是藉由電漿氧化處理,⑻是表示在為比較所示 南溫的氧化。 圖4表示鎢層的氧化, 圖’(a)是作電漿處理前 處理後的氧氣曲線的狀 藉由電漿氧化處理如何變化的曲線 的氧氣曲線的狀態,(b)表示作電漿 態。 圖匕表示在導入氫氣氣體時與使其流量變化時,鶴有多少 程度氧化的曲線圖。 二表不错由電漿减形成的⑨的氧化膜厚度、與鹤的 化膜厚度’對應風Μ體與氧氣氣體的流量 曲線圖。 叼衩樣 圖7表示鎢及氧化鎢的尖峰 的曲線圖。 藉由處理溫度 如何的變化 圖8表示在藉由電漿氧化處理形成6 nm矽氧化膜時的 ,使 O:\91\9t6l5.DOC4 -15 - 200531123 處理溫度變化時的,氧化比及所需要的處理時間的曲線圖。 【圖式代表符號說明】 ίο 電漿處理裝置 11 處理容器 11A、11B排氣孔 12 基板保持台 13 介電體板 14 平面平線 15 波長短縮板 16 冷卻板 16a 冷媒路 18 導波管 22 供給口 24 冷媒流路 26 氣體擋板 28 石英蓋 100 閘極 101 矽晶圓 102 閘極氧化膜 103 多晶矽電極層 104 隔離層 105 鎢層 106 氮化矽層 107 氧化絕緣膜 110 閘極 O:\91\91615.DOC4 -16-

Claims (1)

  1. 200531123 拾、申請專利範圍: l種半導體裝置之製造方法,其係藉由在半導體基板上 ,形成以鎢為主成分的膜和與以該嫣為主成分的膜不同 成分的膜製造特定的半導體裝置的方法;其特徵在於包 含·· 在上述半導體基板上,形成與以上述鑄為主成分的膜 不同的成分的膜構成的第1層的工序; 在上述半導體基板上,形成以鎢為主成分的膜構成的 第2層的工序,·及 使用a有氧氣與氫氣的處理氣體,藉由以處理溫度為 3 00 c以上的電漿處理,在上述第i層的露出面形成氧化 膜的工序。 2·如申請專利範圍第丨項之半導體裝置之製造方法,其中, 上述半導體裝置為電晶體,藉由上述第丨層及第2層形成 閘極。 3·如申請專利範圍第丨或2項之半導體裝置之製造方法,其 & 中,上述第2層為鎢層或矽化鎢層。 4·如申明專利範圍第丨至3項中任一項之半導體裝置之製造 方法,其中,上述第1層為矽層。 5 ·如申明專利範圍第丨至4項中任一項之半導體裝置之製造 方法’其中’以對於上述處理氣體的氧氣的氫氣流量比 為(氫氣流量/氧氣流量)為1.5以上。 6·如申請專利範圍第丨至4項中任一項之半導體裝置之製造 方法’其中,以對於上述處理氣體的氧氣的氫氣流量比 O:\91\916l5.DOC5 200531123 (氨氣流量/氧氣流量)為2以上4以下。 '-種電漿氧化處理方法’其特徵在於 成有以鎢為主成分的膜和與以該鶴為;:化處理形 成分的膜的半導體基板的與以上述辑=的'膜不同的 从士八^ 心两马主成分的膜不同 的成刀的膜的方法;且使用含有 Π ,Μ , ϊν . 虱/、虱氧的處理氣體 鹤:主:理溫度為贿以上的電裝處理,在與以上述 8. 9. 為成分的膜不同的成分的膜的露出面形成氧化膜。 如申請專利範圍第7項之電衆氧化處理方法,其中,以對 於上述處理氣體的氧氣的氫氣流量比(氫氣流量/氧氣流 量)為1 · 5以上。 如申請專利範圍第7項之電聚氧化處理方法,其中,以對 於上述處王里氣體的氧氣的氫氣流量比(氫氣流量/氧氣流 量)為2以上4以下。 O:\91\9l615.DOC5 2-
TW93105294A 2004-03-01 2004-03-01 Semiconductor device manufacturing method and plasma oxidation method TWI251253B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW93105294A TWI251253B (en) 2004-03-01 2004-03-01 Semiconductor device manufacturing method and plasma oxidation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW93105294A TWI251253B (en) 2004-03-01 2004-03-01 Semiconductor device manufacturing method and plasma oxidation method

Publications (2)

Publication Number Publication Date
TW200531123A true TW200531123A (en) 2005-09-16
TWI251253B TWI251253B (en) 2006-03-11

Family

ID=37433541

Family Applications (1)

Application Number Title Priority Date Filing Date
TW93105294A TWI251253B (en) 2004-03-01 2004-03-01 Semiconductor device manufacturing method and plasma oxidation method

Country Status (1)

Country Link
TW (1) TWI251253B (zh)

Also Published As

Publication number Publication date
TWI251253B (en) 2006-03-11

Similar Documents

Publication Publication Date Title
TWI388004B (zh) A semiconductor device manufacturing method, a plasma oxidation treatment method, and a plasma processing apparatus
TWI235433B (en) Oxide film forming method, oxide film forming apparatus and electronic device material
KR100887330B1 (ko) 절연막의 개질 방법 및 반도체 장치의 제조 방법
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
KR101147920B1 (ko) 실리콘 산화막의 성막 방법, 실리콘 산화막, 반도체 장치, 반도체 장치의 제조 방법 및 라이너 막의 성막 방법
US20060003565A1 (en) Method and apparatus for manufacturing semiconductor device
TW571369B (en) Method of treating substrate and method of manufacturing semiconductor device
US8034179B2 (en) Method for insulating film formation, storage medium from which information is readable with computer, and processing system
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマcvd装置
WO2006016642A1 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
TW201342445A (zh) 用以形成半導體裝置之方法
JP2013225682A (ja) プラズマ窒化処理方法および半導体装置の製造方法
US7981785B2 (en) Method for manufacturing semiconductor device and plasma oxidation method
TW200830411A (en) Plasma oxidizing method
TWI389255B (zh) 積體電路結構之製備方法
TW201030846A (en) Method and apparatus for forming silicon oxide film
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
TW200531123A (en) Manufacturing method of semiconductor device, and plasma oxidation treatment method
JP2008235397A (ja) 半導体装置の製造方法
KR100935380B1 (ko) 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
TW201107521A (en) Method for forming silicon nitride film, method for manufacturing semiconductor memory device, and plasma cvd apparatus
JP2010003843A (ja) 絶縁膜の形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees