TW200528986A - Unified memory organization for power savings - Google Patents
Unified memory organization for power savings Download PDFInfo
- Publication number
- TW200528986A TW200528986A TW093140272A TW93140272A TW200528986A TW 200528986 A TW200528986 A TW 200528986A TW 093140272 A TW093140272 A TW 093140272A TW 93140272 A TW93140272 A TW 93140272A TW 200528986 A TW200528986 A TW 200528986A
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- graphics
- lower power
- power state
- block
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/125—Frame memory handling using unified memory architecture [UMA]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Power Sources (AREA)
- Image Input (AREA)
- Memory System (AREA)
Description
200528986 九、發明說明: 【發明所屬气技術領域】 本發明係有關於節電用統—記憶體组織技術。 L 才支4标】 5 發明背景 電子系統(例如電⑽統)持續被設計來滿足兩項偶爾 自相矛盾之目標,亦g卩降低成本目標以及減少耗電目標。 隨著消費者對此種裝置用途多樣化要求之持續趨勢,包括 要求有更高可攜帶性之用途之增加,更進_步希望達成此 10等目標,且不斷希望讓此等裝置更容易有更多終端使用者 以更低的成本取得。可攜性增加的需求要求電子系統輕薄 短小,且藉可攜式電源(例如電池)可操作更長時間。成本降 低的需求,促成要求此等電子系統係由更少數更高度積體 化之組成元件製作而成,來降低零組件之庫存以及組裝成 15 本。 首先’經由尋求減少組成記憶體系統之記憶體元件數 量,來縮小此種電子系統之記憶體系統實體尺寸,似乎為 達成此二目標之方式。減少記憶體元件數目可能為一種降 低記憶體系統整體耗電量之方式,結果獲得實體尺寸較小 20之圯憶體系統。一種達成記憶體元件數目減少之方式,係 採用統一記憶體架構(UMA),其中電子系統之圖形控制器 與處理器共用相同之記憶體元件,讓相同記憶體系統可服 務圖形記憶體及系統記憶體二者。依據圖形能力及處理能 力,以及一指定電子系統之記憶體需求,UMa之實作可將 200528986 一指定電子系統之 減低、重量減輕1170件數目減半’結果導致耗電量 从及占有之空間減少。 今日大部分電子系 / 5 10 15 向於係由動態隨齡^ 4中系統4體及圖形記憶體傾 藝人士已知,收憶體(DRAM)元件組成,如熟諸技 用來儲存資料之奸2體70件要求u找間隔對於每個 轉。純行再生操作,來保有《資 間,再生操作係^ 憶勘統之正常操作期 錯。試圖節省電力十一-正吊-/寫刼作交 功率模,mώ 記絲元件提供較低
記憶體元:之介面之:生」模’其中匯流排以及與DRAM 耗电量下降,DRAM記憶體元件之耗 、”夠來進行内部再生操作以及保有 資料之電力。隨著匯 、h 憶體元件之介面之功率下降,無法進 仃正常讀/寫操作。換言之,於自我再生模,可保有資料, 但無法存取資料。 多種今日電子系統實作一種較低功率模之形式,其中 用作為系統記憶體元件之DRAM記憶體元件係置於自我再 生板,而用作為圖形記憶體元件2DRAM記憶體元件,繼 、、灵以正常方式操作,來配合支援藉圖形控制器所驅動 2〇 顯-壯 、 *不裝置上提供之影像再生需求。如熟諳圖形系統人士方 便了解’大部分用於今日電子系統之顯示裝置型別,要求 以常規間隔,再度傳輸影像資料至顯示裝置來再生該顯示 並維持影像於顯示 器上。此種常規再度傳輸影像要求以常 見間卩南由圖形記憶體中讀出影像資料,因此若希望維持影 200528986 像於電子系統之顯示幕上,則匯流排及圖形記憶體介面之 功率無法下降。 於今日電子系統,其中完全分開之匯流排、介面、及 記憶體元件用作為系統記憶體及圖形記憶體,可降低系統 5記憶體耗電量,同時圖形記憶體未受干擾。但當實作 時,造成同一記憶體系統之同一個記憶體元件,用作為系 統記憶體及圖形記憶體兩項功能,結果,嘗試降低系統記 憶體耗電量,同時保持圖形記憶體未受干擾成問題。 【韻^明内容L】 10 本發明係有關於一種方法,包含有下列步驟:決定一 記憶體系統内部支援用以儲存圖形資料之一第_圖形記憶 體區塊所需的一第一記憶體數量;選定於該記憶體系統内 部之一位址位置,於該位址位置設置該第一圖形記憶體區 塊,來最小化由該第一圖形記憶體區塊之一部分所占用之 15纪憶體胞70排組數目及記憶體元件數目;配置該記憶體系 統内部支援一第一圖形記憶體區塊所需之該記憶體數量於 該位址位置;以及將該記憶體系統内部未被該第一圖形記 憶體區塊之任何部分所占用之一第一記憶體胞元排組置於 一較低功率狀態,其中該等記憶體胞元在該較低功率狀態 20下變成無法存取,同時防止該記憶體系統内部被該第一圖 形圮憶體至少一部分所占用之一第二記憶體胞元排組被置 於一較低功率狀態,因而該等記憶體胞元維持可存取來讀 取圖形資料。 圖式簡單說明 200528986 熟諳技藝人士鑑於前文詳細說明部分顯然易知本發明 之目的、特色及優點,附圖者: 第1圖為採用一電腦系統之一具體例之方塊圖,且敘述 一記憶體映射圖之詳細細節。 5 第2a圖及第2b圖顯示採用記憶體映射圖之具體例。 第3a圖及第3b圖為採用一電腦系統之具體例之方塊 圖。 第4圖為採用一電腦系統之另一具體例之方塊圖。 第5圖為採用一電腦系統之另一具體例之方塊圖,且敘 10 述一記憶體映射圖之詳細細節。 第6圖顯示採用記憶體映射圖之另一具體例。 第7圖為採用一電腦系統之又另一具體例之方塊圖。 第8圖為採用一電腦系統之又另一具體例之方塊圖。 第9圖為採用一電腦系統之又另一具體例之方塊圖,且 15 敘述一記憶體映射圖之詳細細節。 第10圖為圖形記憶體配置具體例之流程圖。 第11a圖及第lib圖共同為額外圖形記憶體經配置且功 率狀態經控制之具體例之流程圖。 L實施方式3 20 較佳實施例之詳細說明 後文說明中,供解釋目的,列舉多項細節以供徹底了 解本發明之具體例。但熟諳技藝人士顯然易知無需此等特 定細節來實施如後文申請專利之本發明。 本發明之具體例係有關限制記憶體元件數目、及/或限 200528986 制用作為圖形記憶體之_或多個轉 者’結合於採用UMA之電子系统。特& #刀大小— 制記憶體元件數目,及特別’本發明係關於限 一 dw 或限制無法被置於較低功率狀態之 10 15 :二:體元件之部分大小’至少至該記憶體元件及/ ==部分用作為此種電子系統之系統記憶體元件 =士後文說明係集中於說明DRAM元件,但熟諳 技勢人士顯然易知,如後文請求專利之本發明可實施,來 支援其它型觀憶體元件提供某種形式之較低功率狀離。 热諳技藝人士也須了解,雖_文討論係集中於排組内部 之記憶體胞it係、組織成為列與行組成之二維陣列之記㈣ 元件’但記憶體胞元可以多種方式之任—種組織,該等 織方式包括多於二維之陣列’採用各種交錯形式、内容可 定址等。料,雖然至少部分後謂論係集巾於電腦系统 内部之記憶體’但熟諳技藝人士顯然易知如後文申請專利 之本發明可結合其它電子系統實施。 第1圖為採用m統之_具體例之方塊圖。電腦系 統100至少部分係由處理器110、圖形控制器12〇、記憶體控 制器130及記憶體140組成。記憶體控制器13〇係耦合至處理 态110及圖形控制器120二者,記憶體控制器13〇提供處理器 20 Π0及圖形控制器120存取記憶體140,記憶體控制器130也 耦合至存取記憶體140。圖形控制器120進一步係耦合至監 視器122,且提供由記憶體140取還之之影像資料給監視器 122來由監視器122顯示。處理器110、記憶體控制器130及 記憶體140組成電腦系統1〇〇之一種核心形式,該形式可支 200528986 板藉處理器110執行機器可讀取指令以及資料包括指令資 料之儲存於記憶體140。各具體例中,處理器110可為多種 處理器型別之任一種,包括可執行至少部分廣為人知且廣 為人使用之「x86」指令集;另有變化具體例中,可有多於 5 —個處理器。 其它具體例中,記憶體140可由一或多個記憶體元件組 成’該記憶體元件可屬於多種DRAM型別之任一種,包括 快速頁模(FPM)、擴充資料輸出(EDO)、單一資料速率(SDR) 或雙重資料速率(DDR)同步動態RAM(SDRAM)形式、採用 ίο rambustm介面之多項技術之RAM等。記憶體控制器13〇 提供適當介面給記憶體14〇,而與DRAM型別無關。若干具 體貫中,圮憶體140可為活動式模組,例如單一線内記憶體 模組(SIMM)、雙重線内記憶體模組(DIMM)、單一線内接腳 封包(SIPP)等實作於基材形式例如小型電路板而於其上安 15裝一或多個記憶體IC(積體電路)。其它具體例中,記憶體140 了由或夕個5己i思體1C直接安裝於同一片大型電路板上組 成,於該片電路板上也安裝處理器110、圖形控制器12〇及/ 或記憶體控制器130中之一或多者。 圮fe體映射圖144具有起點位址及終點位址為〇〇〇至 2〇 zzz,顯示於多個可能具體例中於記憶體14〇内部之記憶體 空間配置範例。如圖所示,配置為系統記憶體之記憶體14〇 内部之€憶體空間部分被分割成系統記憶體i 4 i & (由位址 〇〇0至位址XXX),及系統記憶體141b(由位址yyy至位址 ZZZ),環繞圖形記憶體142,圖形記憶體142為記憶體14〇内 10 200528986 部配置作為圖形記憶體之記憶體空間部分(由位址XXX至位 址yyy)。各項可能具體例中,記憶體140各部分配置作為系 統記憶體及/或圖形記憶體可藉於該處理器所存取之電路 板上之非依電性記憶體元件内部之執行碼處理器(或許為 5 處理器110)(例如韌體)進行,或例如由某種形式媒體例如硬 碟載入至操作系統進行配置。與記憶體140内部空間之配置 機構無關,圖形記憶體之全部空間被配置為單一連續區 塊,亦即圖形記憶體142,且映射於記憶體映射圖144來只 有單一對起點位址及終點位址於記憶體映射圖144(亦即位 1〇 址XXX至位址yyy)來試圖造成圖形記憶體142儘可能占據少 數記憶體1C及/或儘可能占據少數一或多個記憶體1C内部 之排組。如熟諳技藝人士已知,占據儘可能少數記憶體1C 及/或一或多個記憶體1C内部之排組之圖形記憶體142之配 置,無需將圖形記憶體142配置於如圖顯示之系統記憶體部 15 分,圖形記憶體142可配置於記憶體映射圖144之任一端, 換言之,圖形記憶體142可配置始於位址000,或終於位址 ZZZ 0 於其中記憶體140只使用有多排組之單一記憶體1C實 作之具體例中,其中記憶體胞元被組織成二維陣列,圖形 20 記憶體142被配置來占有儘可能少數記憶體胞元排組。當電 腦系統100進入較低功率狀態之情況下,組成記憶體140之 單一記憶體1C内部排組(其單純由部分或全部系統記憶體 141a或141b所占有)進入較低功率狀態,例如自我再生模; 而由圖形記憶體142甚至部分所占有之排組未置於較低功 11 200528986 率狀態,因而維持可至少進行讀取操作,來讀取部分圖形 記憶體142之能力,而再生顯示於顯示器122之影像。 於其中記憶體140係以複數個記憶體1C實作之具體例 中,圖形記憶體142可配置來占有儘可能少數記憶體1C;當 5 電腦系統100進入較低功率狀態時,組成只由部分或全部系 統記憶體141 a或141b所占有之記憶體140之記憶體1C被造 成進入較低功率狀態,而即使部分由圖形記憶體142所占有 之記憶體1C並未進入較低功率狀態。於若干此等具體例之 變化例中,可能即使部分由圖形記憶體14 2占有之記憶體IC 10 可有僅由部分系統記憶體141a或141b所占有之排組被置於 較低功率狀態,而即使由部分圖形記憶體142占有之排組未 被置於較低功率狀態。 於記憶體140係以單一記憶體1C實作之具體例、或記憶 體140以複數個記憶體1C實作之具體例中,處理器110可執 15 行一系列機器可讀取指令,造成處理器110首先查詢或檢驗 記憶體140,來決定組成記憶體140之記憶體元件數目及型 別之確切組態,以及測定各個該等記憶體元件之記憶體胞 元排組(若有)之内部組織。執行此等指令時,處理器110分 析有關組態收集之資料以及需配置為圖形記憶體14 2之記 20 憶體140數量之相關資訊,來導出記憶體映射圖144之一版 本,該版本將導致圖形記憶體142占有儘可能少數記憶體元 件及/或一或多個記憶體元件内部之儘可能少數記憶體胞 元排組,因此儘可能多數記憶體元件及/或記憶體元件排組 將只由一或多系統記憶體區塊(例如系統記憶體141a及 12 200528986 141b)所占有,藉此可讓該等記憶體元件及/或憶體元件排組 進入較低功率狀態。 另外,可採用更簡單的内設演繹法則,來讓圖形記憶 體142經常性配置成單一區塊始於位址000或終於位址 5 zzz(亦即經常性定位圖形記憶體142,讓圖形記憶體142「緊 抱」記憶體映射圖144之一端或另一端)。此種較簡單的演 繹法則可能包含或可能不包含查詢或檢驗記憶體140,來判 定組成記憶體140之記憶體元件數目及/或組態。此種較簡 單之演繹法則可基於假設:配置全部圖形記憶體142於單一 10 區塊於記憶體映射圖144之一端或另一端,經由内設通常係 造成圖形記憶體142占有儘可能少數記憶體元件及/或記憶 體胞元排組。此種較簡單演繹法則於下述情況下也可視為 合乎所需,已知組成記憶體140之全部可利用之記憶體元件 及/或於各個組成記憶體14 0之記憶體元件内部之全部記憶 15 體排組皆具有類似之大小及/或類似之組態,因此經由將圖 形記憶體142配置於任一個記憶體元件内部(或記憶體元件 並列集合内部)無法達成顯著優點時,此種較簡單演繹法則 也視為合乎所需。 第2a圖及2b圖為採用記憶體元件之具體例之方塊圖。 20 第2a圖及第2b圖中,記憶體元件240顯示為係由8記憶體胞 元排組亦即排組245a至245h組成,但熟諳技藝人士 了解記 憶體元件240可由不同數目之記憶體胞元排組組成。各具體 例中,各排組245a-h係由記憶體胞元之列與行之二維陣列 組成,以及各個排組可分開定址。 13 200528986 記憶體映射圖244疊置於排組245a-h之區塊說明圖頂 上來於第2a圖顯示系統記憶體241與圖形記憶體242,以及 於第2b圖顯示系統記憶體241a-b及圖形記憶體242如何配 置於由排組245a-h之記憶體胞元所提供之儲存單元。特別 5 於第2a圖中,系統記憶體241只占有部分排組245a-h及全部 排組245c-h,而圖形記憶體242占有全部排組245a以及只占 有部分排組245b。此外特別’於第2b圖中,已經被配置作 為系統記憶體之記憶體元件240部分被分割於系統記憶體 24la及241b,系統記憶體241a占有全部排組245a-d以及只有 10 部分排組245e,系統記憶體241 b只占有部分排組245f及全 部排組245g-h,而圖形記憶體242只占有部分排組245e及 245f二者。第2a圖及第2b圖係供顯示部分記憶體元件24〇作 為系統記憶體及圖形記憶體之特定映射圖之二不同範例。 但如熟諳技藝人士已知,配置系統記憶體及圖形記憶體組 15合之儲存單元之特定映射圖僅供舉例說明之如,多種其它 系統C憶體與圖形記憶體之組合之映射圖皆屬可能。第2a 圖及第2b圖中重要地,圖形記憶體242已經被配置成單一連 鉍區塊儲存裝置,此單一連續區塊儲存裝置映射位置占有 t可忐少數之排組,只有二排組來容納圖形記憶體242,如 2〇圖所不,過大而無法嵌合入只有一個排組内部,俾最小化 圖形記憶體242所占有之排組數目(或許,記憶體元件數 目)’來最大化甚至不含部分圖形記憶體242之排組數目及/ 或记憶體元件數目,藉此最大化可置於較低功率狀態之排 組及/或記憶體元件數目。 200528986 於有記憶體映射圖類似第2a圖之記憶體映射圖244之 若干具體例中,當記憶體元件240被置於較低功率狀態時, 排組245c-h被置於較低功率狀態(例如自我再生模),而排|且 245a-b未被置於較低功率狀態。允許排組245a及245b繼續正 5 常操作,允許排組245a及245b内部所含之圖形資料以常規 疋時基礎而被項取出’來支援存在於顯不裝置(圖中未顯示) 上之影像的再生。藉此方式,記憶體元件240屬於其中一部 分之該電子系統可降低供電至有限程度,仍然允許影像持 續存在於顯示裝置上。 10 同理,於若干具有類似第2b圖之記憶體映射圖244之記 憶體映射圖具體例中,當記憶體元件240被置於較低功率狀 態時’排組245a-d及245g-h被置於較低功率狀態,而排組 245e-f未被置於較低功率狀態。允許排組245e及245f繼續正 常操作,將允許排組245e及245f所含之圖形資料以規則定 15日守基礎被項取出,來支援呈現於顯示裝置(圖中未顯示)上之 影像的再生。 第3a圖及第3b圖為採用記憶體系統之具體例之簡化方 塊圖。第3a圖及第3b圖中,記憶體系統3〇〇至少部分係由記 憶體控制器330以及透過記憶體匯流排335共同耦合之記憶 20體元件340a_c組成。熟諳記憶體系統設計人士方便了解第3a 圖及第3b圖顯示相對簡單記憶體系統範例,其它具體例為 可能,可未悖離如後文申請專利之本發明之精髓及範圍, 減、、擴大或以其它方式變更各個組成元件之確切配置及 組態。例如雖然記憶體系統300顯示為有三個記憶體元件 15 200528986 340a-c經單一記憶體匯流排耦合,但熟諳技藝人士方便了解 記憶體系統300之其它可能具體例可由耦合不同數目記憶 體元件之多重匯流排組成。 記憶體控制器330可控制記憶體元件340a-c所進行之 5 功能,作為提供存取記憶體元件給至少處理器310及 圖形控制器320(二者皆係耦合i記憶體控制器330)之一部 分。特別,處理器310及/或圖形控制器320發出指令給記憶 體控制器330來將資料儲存於〆或多個記憶體元件340a-c, 以及由多個記憶體元件340a-c取還所儲存之資料。記憶體控 10 制器330接收此等命令,以一種時序及協定可與記憶體匯流 排335相容之格式,而中繼該等命々至5己t思體元件340a-c。 實際上,記憶體控制器330回應於來自處理器310及/或圖形 控制器320之讀及寫命令,而存取記憶體元件340a-c内部之 記憶體胞元。 15 記憶體匯流排3 3 5可由各種分開位址信號線、控制信號 線及/或資料信號線組成來隨著時間之經過於循序出現之 不同相位,於分開導體或於共用導體’以多工化方式,通 訊位址、命令及/或資料。另外,或許結合此種分開信號線, 位址、命令及/或資料可編碼而以各種方式轉移,及/或可以 20 封包轉移。記憶體匯流排335也可通訊位址同位信號、命令 同位信號及/或資料同位信號及/或錯誤檢查與校正(ECC)信 號。如熟諳技藝人士已知,多種形式之時序、發訊及協定 可用於跨記憶體匯流排3 3 5之通訊。組成記憶體匯流排3 3 5 之各種可能具體例之各信號之確切數量及特性可組配來與 16 200528986 多種可能之記憶體介面中之任一種交互操作,該等記憶體 介面包括廣為使用之今日介面或新穎介面及/或記憶體元 件型別,包括可能之FPM(快速頁模)記憶體元件、EDO(擴 充資料輸出)、雙埠VRAM(視訊隨機存取記憶體)、視窗 5 RAM、SDR(單一資料速率)、DDR(雙重資料速率)、 RAMBUS™ DRAM等。於各信號線之活動與時脈信號協力 之具體例中(如同於同步記憶體匯流排之例中),於多個控制 信號線中,或許一或多信號線可用來傳輸時脈信號跨各個 記憶體匯流排335。 10 各個記憶體元件340a-c係由一或多個記憶體1C組成, 其中一或多個記憶體胞元排組可組織成記憶體陣列。若干 具體例中,記憶體元件340a-c各自由單一積體電路組成;其 它具體例中,記憶體元件340a-c各自由複數個積體電路組 成。各個可能之具體例中,各個記憶體元件340a-c如熟諳技 15 藝人士已知,可以SIMM(單一線内記憶體模組)、sipp(單一 線内接腳封包)、DIMM(雙線内記憶體模組)或多種業界人 士已知之其它形式之任一種實作。如熟諳技藝人士已知, 此等具體例中,一或多個記憶體元件340a-c可由複數個記憶 體1C之總成組成,複數個記憶體1C係並列操作,其中總成 2〇 中之全部s己憶體1C接收同'^位址及指令,但個別_馬合至資 料匯流排全頻寬子集(例如若資料匯流排為由資料位元編 號0至63之64位元,則一個記憶體元件係耦合至資料匯流排 〇-3,另一記憶體元件係耦合至資料匯流排4_7等等)。 第3a圖中,系統記憶體341a-c分別占有全部記憶體元件 17 200528986 340a-c,而記憶體元件34〇a係配置給系統記憶體34丨a及圖形 記憶體342。第3b圖中,系統記憶體3411)及341(:分別占有全 部記憶體元件340b及340c,而記憶體元件34〇a係配置給系 統記憶體341al及341a2及圖形記憶體342。第3a圖及第3b圖 5係供顯示部分記憶體元件340a-c作為系統記憶體及圖形記 憶體之特定映射圖之二不同範例。但如熟諳技藝人士方便 了解,此等儲存裝置配置用於系統記憶體及圖形記憶體組 合之特定映射圖供舉例說明之用,多種其它系統記憶體與 圖形§己憶體之組合映射圖亦屬可能。重要地,於第%圖及 10第3b圖中,圖形記憶體342被配置為單一連續儲存區塊,以 及此單一連續儲存區塊映射之位址於其中記憶體元件%如 係由複數個排組組成之具體例中,該映射位址占有儘可能 少數排組。最小化甚至只由部分圖形記憶體342所占有之記 憶體元件(如記憶體元件34〇a-c)數目及/或最小化記憶體元 15件(如記憶體元件340a)内部之排組數目,可輔助最大化甚至 未含部分圖形記憶體342之排組數目及/或記憶體元件數 目,藉此來最大化可被置於較低功率狀態之排組數目及/或 記憶體元件數目,而未有損存取圖形記憶體342來讀出圖形 資料以供再生圖形資料的顯示。 20 於若干具有系統記憶體及圖形記憶體之配置類似第七 圖之具體例中,當記憶體系統300置於較低功率狀態時,記 憶體元件340b及340c被置於較低功率狀態,例如自我再生 模,而只有部分由糸統5己憶體341 a所占有之記憶體元件 340a被置於較低功率狀悲,假設於指定具體例中之記憶體 18 200528986 元件340a支援只有部分記憶體元件340a内部之記憶體胞元 被置於較低功率狀態,而記憶體元件340a内部之另一部分 記憶體胞元未被置於較低功率狀態。此種具體例中,獲得 記憶體元件340a提供支援效果,部分被置於較低功率狀態 5 或未被置於較低功率狀態之記憶體元件340a可由記憶體元 件340a内部之記憶體胞元排組數目界定,以及由何者排組 單獨由系統記憶體341a所占有而界定。另外,於記憶體元 件340a為全部記憶體元件340a必須置於較低功率狀態,或 未置於較低功率狀態之具體例中,可能只有記憶體元件 10 340b及340c被置於較低功率狀態,而記憶體元件340a未被 置於較低功率狀態。允許至少部分記憶體元件340a繼續正 常操作,而非被置於較低功率狀態,允許圖形記憶體342内 部所含之圖形資料以常規定時基礎被讀取出,來支援存在 於耦合至圖形控制器320之一顯示裝置(圖中未顯示)之影像 15 的再生。 同理,於若干具有系統記憶體及圖形記憶體配置類似 第3b圖之具體例中,當記憶體系統300被置於較低功率狀態 時,記憶體元件340b及340c被置於較低功率狀態,例如自 我再生模,而只有部分由系統記憶體341al及341a2占有之 20 記憶體元件340a被置於較低功率狀態,假設於指定具體例 中之記憶體元件340a支援只有部分記憶體元件340a内部之 記憶體胞元被置於較低功率狀態,而記憶體元件340a内部 之另一部分記憶體胞元未被置於較低功率狀態。另外,於 記憶體元件340a為全部記憶體元件340a必須置於較低功率 19 200528986 狀態,或未置於較低功率狀態之具體例中,可能只有記憶 體元件340b及340c被置於較低功率狀態,而記憶體元件 340a未被置於較低功率狀態。 第4圖為採用記憶體系統之具體例之簡化方塊圖。記憶 5 體系統400至少部分係由記憶體控制器430、經由記憶體匯 流排435ac而耦合至記憶體控制器430之記憶體元件440a至 及440c、以及經由記憶體匯流排435bd而耦合至記憶體控制 器430之記憶體元件440b及440d組成。熟諳記憶體系統設計 之業界人士方便了解第4圖僅顯示記憶體系統之一範例,未 10 悖離如後文申請專利之本發明之精髓及範圍,可作出其它 具體例,其中各個組成元件之確切配置及組態可經縮小、 放大、或以其它方式改變。 記憶體控制器430係控制藉記憶體元件440a-d所進行 之功能,提供存取記憶體元件440a-d至至少處理器410及圖 15 形控制器420,二者皆係耦合至記憶體控制器430。特別處 理器410及/或圖形控制器420發出命令給記憶體控制器 430,來儲存資料於一或多個記憶體元件440a-d,以及由一 或多個記憶體元件440a-d取還所儲存之資料。記憶體控制 器430接收此等指令,以具有時序及協定與記憶體匯流排 20 435ac&435bd相同之格式,中繼此等命令給記憶體元件 440a-c。實際上,記憶體控制器430回應於來自處理器410 及/或圖形控制器420之讀及寫命令,來協力存取記憶體元 件440a-d内部之記憶體胞元。 其它具體例中,記憶體控制器430可設計及/或組配來 20 200528986 同時使用記憶體匯流排435ac及435bd,因此以2 : j交錯彤 式交錯資料,來加快讀及/或寫操作儲存及/或取還資料之速 度,如熟諳技藝人士眾所周知。此等交錯可視為特別合乎 系統記憶體441a-d所需,允許處理器41〇更加快速存取機器 5 可讀取指令及/或記憶體元件440a-d内部之資料。容後样 述,若干具體例中,為了節省耗電量,可能希望不設置圖 形控制器420來獲得此種交錯效果,圖形資料可只儲存於圖 形記憶體442a,系統記憶體441b占據全部記憶體元件 440b。但其它具體例中,圖形控制器42〇也可設置來獲得此 1〇 種交錯效果,圖形資料可跨圖形記憶體442a及442b而交 錯。但如熟諳技藝人士 了解,儘管圖形資料實體上分割成 為一分開區塊於圖形記憶體442a與442b,此二區塊係以大 為與單一連續區塊相同之方式存取及控制,藉此提供下述 優點:圖形資料被儲存為單一區塊,來限制圖形資料所占 據之記憶體元件數目及/或記憶體元件内部之記憶體胞元 排組數目,俾以類似此處就其它具體例所討論之方式獲得 節電,如參照記憶體系統400說明其進一步細節。 記憶體匯流排435ac及435bd可由各種分開位址信號 2 線、控制信號線及/或資料信號線組成來隨著時間之經過於 揭序出現之不同相位,於分開導體或於共用導體,以多工 化方式,通訊位址、命令及/或資料。另外,或許結合此種 分開信號線,位址、命令及/或資料可編碼而以各種方式轉 移,及/或可以封包轉移。記憶體匯流排435ac及435bd也巧* 通訊位址同位信號、命令同位信號及/或資料同位信號及/ 21 200528986 或錯誤檢查與校正(ECC)信號。如熟諳技藝人士已知,多種 形式之時序、發訊及協定可用於跨記憶體匯流排435ac及 435bd之通訊。組成記憶體匯流排435ac及435bd之各種可能 具體例之各信號之確切數量及特性可組配來與多種可能之 5記憶體介面中之任一種交互操作。各個記憶體元件440a-d 係由一或多個記憶體1C組成,其中有一或多個記憶體胞元 排組組織成為陣列。記憶體元件44〇a_c各自可由單一積體電 路或複數個積體電路組成。 若干配置有系統記憶體及圖形記憶體之具體例中,其 10中圖形資料占據記憶體元件440a及440b二者分別作為圖形 記憶體442a及442b,當記憶體系統4〇〇置於較低功率狀態 時,若於一指定具體例之記憶體元件44加及44〇13支援只有 部分記憶體元件440a及440b内部之記憶體胞元被置於較低 功率狀態’而另一部分記憶體元件440a及440b内部之記憶 15 體胞元未被置於較低功率狀態,則記憶體元件440c及440d 全體被置於較低功率狀態(例如自我再生模),而只有部分由 系統記憶體441a及441b所占有之記憶體元件440a及440b被 置於較低功率狀態。此種具體例具有記憶體元件440a及 440b提供支援的效果,部分置於較低功率狀態以及未置於 20 較低功率狀態之記憶體元件440a及440b可由記憶體元件 440a及440b内部之記憶體胞元排組數目所界定,其中該等 排組單獨由系統記憶體441a及441b占據。另外,於記憶體 元件440a及440b處於全部記憶體元件440a及440b必須於較 低功率狀態或非於較低功率狀態之具體例中,可能只有記 22 200528986 憶體元件440c及440d被置於較低功率狀態,而記憶體元件 440a及4樣未被置於較低功率狀態。允許至少部分具有圖 形記憶體442a及442b之記憶體元件44〇a&44〇b繼續正常操 作,而非被置於較低功率狀態,允許含於圖形記憶體她 5及442b内部之圖形資料分別以常規定時基礎被讀取出,來 支援呈現於耦合至圖形控制器420之顯示裝置(圖中未顯示) 上之影像的再生。 同理,於另干具有系統記憶體及圖形記憶體配置之具 體例中,其中圖形資料占有記憶體元件44〇a作為圖形記憶 10體442a,當記憶體系統400置於較低功率狀態時,若於一指 定具體例之記憶體元件440a只有部分記憶體元件44〇a内部 之記憶體胞元被置於較低功率狀態,而另一部分記憶體元 件440a内部之記憶體胞元未被置於較低功率狀態,則記憶 體元件440b-d被置於較低功率狀態,例如自我再生模,而 15 只有部分由系統記憶體441a所占有之記憶體元件44〇a被置 於較低功率狀態。另外,於記憶體元件440a為全部記憶體 元件440a必須置於較低功率狀態,或未被置於較低功率狀 態之具體例中,可能只有記憶體元件440b-d被置於較低功 率狀態,而記憶體元件440a未被置於較低功率狀態。無論 20 是否部分記憶體元件440a被置於較低功率狀態,將記憶體 元件440b及440d二者置於較低功率狀態,可獲得記憶體匯 流排435b也置於較低功率狀態之機會,提供記憶體系統400 之更進一步節電。 第5圖為採用一電腦系統之一具體例之另一方塊圖。以 23 200528986 並非不似㈣電腦系統刚之方式,電腦系統5〇〇至少部分 係由地里印510目形控制器52〇、記憶體控制器別及記憶 體540减0己|^體控制器53〇輕合至處理器別及圖形控制 ρσ520一者且對處理為、51〇及圖形控制器训二者提供存取 5記憶體540,記憶體控制器530也叙合至記憶體540。圖形控 制器520進-步輕合至監視器奶,提供由記憶體54〇取還之 影像貝料至監視器522,來由監視器522顯示影像。各具體 例中,處理态510可為多種型別處理器之任一種,可有多於 一處理态。各具體例中,記憶體54〇可由多種記憶體技術中 10之任一種之一或多個記憶體元件組成,記憶體控制器530提 供記憶體540之適當介面,而與記憶體之型別無關。 吕己憶體映射圖544之起點及終點位址分別為〇〇〇至 zzz ’顯示可應用於各項可能具體例之記憶體54〇内部之記 憶體空間配置之可能範例。如圖所示,配置作為系統記憶 15體之記憶體540内部之部分記憶體空間,被分割成為系統記 憶體541a(由位址〇〇〇至位址xxx)及系統記憶體54ib(由位址 yyy至位址zzz),環繞圖形記憶體542a,圖形記憶體542a為 系統記憶體540内部配置作為圖形記憶體之記憶體空間部 分(由位址XXX至位址yyy)。各項可能具體例中,記憶體54〇 20部分配置作為系統記憶體及/或圖形記憶體可藉執行碼之 處理(或許為處理器510進行),例如於主機板上之非依電 性記憶體元件内部可由處理器存取之韌體,或例如於操作 系統控制下由某種形式之媒體載入來製備電腦系統5〇〇之 正常操作之操作系統。與記憶體540内部配置空間之機構無 24 200528986 關,圖形記憶體542a以類似第丨圖圖形記憶體142之方式, 被配置成單—連續區塊,以及於記憶體映射®544内部映 射,因而有單一對起點位址及終點位址於記憶體映射圖544 内部(亦即位址xxx及位址yyy),嘗試造成圖形記憶體遍 5占有儘可能少數記憶體1c及/或一或多個記憶體1C内部之 儘可能少數排組。如此,圖形記憶體542a配置為單一區塊, 可減少一或多個記憶體元件内部之排組數目,及/或減少無 法置於較低功率狀態之記憶體元件數目,同時仍然允許圖 形資料以常規間隔被讀取出,來維持監視器522之影像。 10 不似第1圖之記憶體映射圖544,記憶體映射圖544也顯 示於位址aaa至bbb動態配置之圖形區塊,亦即圖形記憶體 542b。圖形記憶體542b係以「視需要」之基礎配置於系統 記憶體如系統記憶體541b内部,來支援圖形控制器52〇所進 行之複雜圖形工作,該工作超出單純維持影像於監視器 15 522,例如紋理映射、動態視訊及壓縮、多維模式化等。圖 形記憶體542b之大小可如圖形操作之所需放大或縮小;或 可於不再需要時完全消除。此種圖形記憶體54沘之動態配 置,於多具體例中,可經記憶體管理碼於操作系統進行, 用來進行各項維持工作維持支援系統記憶體5413及5411)之 2〇由處理器51 〇的使用。各具體例中,欲配置之圖形記憒、體 542b之需求依據電腦系統500使用者採用電腦系統5〇〇來進 行之工作而定可能需要也可能不需要。舉例言之,當電腦 系統500使用者使用電腦系統500玩視訊遊戲時,則需要支 援動態視訊的顯示及/或成像三維影像,要求比已經配置給 25 200528986 圖形記憶體542a更大量之圖形記憶體,此種例中,圖开^己 憶體542b可動態配置來解決此種額外需求,至少直到電腦 系統500使用者停止玩視訊遊戲為止。 右干具體例中,系統記憶體541 a及541 b及圖形|己情、體 5 542a於記憶體映射圖544之配置可於安裝軟體控制之下,或 許藉處理器510執行,於電腦系統5〇〇之正常操作前之某個 時間進行。此種安裝軟體允許電腦系統5〇〇使用者载明使用 者希望配置多少記憶體540給圖形記憶體542a,或許確保圖 形記憶體542a夠大來提供訊框緩衝器功能,來維持影像顯 10不於監視器522。此種安置軟體也可儲存各別系統記憶體 54la及54lb之圖形記憶體542a之大小及/或位址相關資料儲 存於某種形式之非依電性記憶體(圖中未顯示),此處此資料 後文將由操作系統或於電腦系統5〇〇正常操作期間執行之 其它軟體所取還。 15 多個具體例中’選用一記憶體元件内部之何者排組及/ 或何者記憶體70件來組成記憶體54〇,將允許進入較低功率 狀怨’當影像仍然存在於監視器522,此種選擇可經由安裝 津人體’或許藉處理器51〇執行,於電腦系統5〇〇之正常操作 月’J之某個日寺間測定。此種安裝軟體可由電腦系統5〇〇使用者 2〇有關記憶體映射圖544内部之圖形記憶體偷之大小及/或 位址之規定設定值,而導出此等排組及/或記憶體元件之選 擇°此等安裝軟體也可儲存此等選擇之相關資料於某種形 式之非依電性s己憶體,此處此項資料後文藉操作系統或電 腦系統5GG正常操作期間執行之其它軟體而被取還。 26 200528986 右干具體例中,操作系統軟體回應於指示各個系統記 憶體541a及541b及圖形記憶體542a之大小及/或位址之資 料、以及由圖形控制器520進行之圖形操作之改變需求指 不’核作系統軟體控制圖形記憶體542b之動態配置,因此 5電腦系統500正常操作期間可能隨時需要比配置給圖形記 L體542a更大里的圖形記憶體。此種有關各個系統記憶體 541&及54113及圖幵>記憶體542&之大小及/或位址之相關資 料可藉安裳叙體提供給操作系統體,或許係經由儲存於 非依體之值提供;或可於操作系統安裝於電腦系 0統5叫,當知作系統係於電腦系統500被「啟動」或以其 /匕方式被初始化而被初始化時,及/或電腦系統·於操作 系、、先控制之下正常操作期間,經由安裝工具(構成操作系統 之⑷刀)而由電腦系統500使用者更直接獲得大小及/或位 址相關資料。 夕個具體例中,X力率管理軟體(或許整合於一操作系統 軟體)可取還經由其它敕體所做選擇之相關資料,該等選擇 係有關。己體兀件内部之何者排組及/或組成記憶體細之 何者記憶體it件可於電腦系統則置於較低功率狀態時,可 破置於較低功率狀態,而仍然允許影像維持於監視器522 2〇上。各具體例中,此種功率管理軟體可查詢記憶體控制哭 別及/或電腦系統500之其它組成元件來導出所需資訊,該 貧訊係有關記憶體元件内部之何者排組及/或何者記憶體 元件可被置於較低功率狀態。另外,此等功率管理軟體可 未取還或導出有關此等選擇之資料,反而,單純發訊^知 27 200528986 电月包系統500之一或多個組成元件(或許包括記憶體控制器 ⑽)來將電腦系統500置於較低功率狀態,而仍齡許影像 、准持於&視器522上’仰賴—❹她成元件或許藉安裝軟 體已經被組配’來避免需要設置記憶體元件排組及/或記憶 5體元件於較低功率狀態來維持影像於監視器您。 雖然第5圖顯示單-區塊動態配置之圖形記憶體,亦即 圖形記憶體邊,但熟諸技藝人士了解用於各項目的動態 配置記憶體,可導致多重小型區塊記憶體被配置用於一項 特疋功能,結果導致多個小型區塊展開於記憶體之多個可 〇用位置,而非呈單一連續區塊,例如圖形記憶體542b。因 此,於各具體例中,圖形記憶體遍可為複數個動態配置 圖形記憶體區塊之一。 “ 加各具體例中,進入較低功率狀態,而影像維持於監視 15 20 恭522上’結果導致未配置圖形記憶體池之料記憶體排 組及/或記憶體元件未被置於較低功率狀態,而其它體 排組及/或記憶體元件被置於較低功率狀態,結果圖彤弋憒 體542b及/或其它動態配置圖形記憶體區獅: 二 〜尤fe體排組 及/或ό己fe體元件也被置於較低功率狀態。可基於下述伊% 進行:由於電腦系統500使用者未使用經過一段預定時 電腦系統500被置於較低功率狀態,因此無需進行圖形操作 超過單純維持影像於監視器522上。結果,例如成像三維影 像及/或回放動態視訊等圖形操作可被暫停,而監視哭 上之影像由於該等操作單純被r凍結」於電腦系統$⑻進入 較低功率狀態時的狀態。但其它具體例中,當一區塊圖形 28 200528986 記憶體例如圖形記憶體542b已經被動態配置時,偶爾實際 上可能禁止進入較低功率狀態,其它影像係維持於監視器 522上。此種禁止進入可基於下述假設追蹤:若電腦系統5〇〇 使用者選擇採用電腦系統500來進行一項要求圖形操作之 5 工作,該工作需要比圖形記憶體542a内部所能使用之圖形 記憶體更大量圖形記憶體,則准有在此時才可推定電腦系 統500由此使用者徹底利用(或許,忽略未有接受檢測使用 者之輸入),電腦系統5〇〇不可進入可能影響正在進行的圖 形操作之較低功率狀態。 10 第6圖為採用記憶體元件之具體例之方塊圖。記憶體元 件640顯示為係由16記憶體胞元排組例如排組645&至64邱 組成’但熟清技藝人士了解記憶體元件64〇可由任何數目之 吕己憶體胞元排組組成。各具體例中,各排組645a-p係由至 少一個記憶體胞元之列與行之二維陣列組成,各排組可分 15 開定址。 以類似第2a圖及第2b圖之記憶體映射圖644之相同方 式’第6圖之記憶體映射圖644疊置於排組645a-p之方塊說 明圖頂上’來顯示系統記憶體641及圖形記憶體642a如何配 置於排組645a、h間。特別,含有由處理器(圖中未顯示)使用 20之貧料之系統記憶體641只占有部分排組645c及全部排組 645d p ’而§有由圖形元件(圖中未顯示)使用之資料之圖形 兄fe體642a占有全部排組645a_b而只占有部分排組64允。但 如熟諸技勢人士已知,系統記憶體與圖形記憶體之組合裝 置之此種特定配置映射圖僅供舉例說明之用,多種其它系 29 200528986 統記憶體與圖形記憶體之組合映射圖亦屬可能。圖形記憶 體642a配置為單一連續區塊,且定位於記憶體映射圖644内 部來儘可能占用少數記憶體元件64〇之排組。 除了圖形記憶體642a之外,額外圖形記憶體區塊可基 5於「視需要」之基礎,動態配置於系統記憶體641内部,來 滿足超出圖形記憶體642a所提供之圖形記憶體需要量,換 言之,圖形記憶體642b及642c。此種系統記憶體641内部之 圖形記憶體642b及642c之說明,就時間上而言,可描述為 「快照」,因採用動態配置來於系統記憶體641内部有可利 10用之空間時,供給額外圖形記憶體,然後於不需要時,該 圖形記憶體被去除。雖然顯示二特定動態配置之圖形記憶 體區塊,但熟諳技藝人士須了解,動態配置可能導致許多 相當小的圖形記憶體區塊分散遍布於系統記憶體64 i。 若干具體例中,當一電腦系統或其它記憶體元件64〇 15屬於其令組件之電子裝置被置於較低功率狀態時,只由系 統圮憶體641所占用之記憶體排組(亦即排組645d至645p)被 置於較低功率狀態,1¾甚至部分由圖形記憶體6心所占用 之記憶體排組未被置於較低功率狀態,來確保必須以常規 間隔由記憶體元件64G存取而讀取出來維持圖形於顯示裝 2〇置(圖中未顯示)上之該等圖形資料仍然可被存取。當排組 购至645p被置於較低功率狀態時,動態配置於系統記憶 體⑷内部之圖形記憶體㈣及略變成無法存取,連同系 統記憶體641之其它内容一起變成無法存取。此種具體例 中,可假設:要求圖形記憶體動態配置超出圖形記憶體⑽ 30 200528986 所能提供之圖形記憶體之圖形功能為「額外」圖形功能, 該等圖形功能為了節電必須暫時被停止,而不會造成非期 望的結果,或由非期望的結果而被視為可接受。確實,可 能有一種情況,若干圖形功能被指定為適合此種停止圖形 5 功能,因此只有此等圖形功能之圖形記憶體才被動態配置 於系統記憶體641内部,而其它被視為並非如此適合停止圖 形功能之該等圖形功能則被提供以來自圖形記憶體642a内 部之圖形記憶體。 若干具體例中,假設停止若干圖形功能的結果是例如 10 造成動態視訊的回放結果,或讓三維物件成像為凍結結 果,則適合如此停止之圖形功能可因記憶體元件640屬於其 中之零組件之不同電子裝置而異。於此具體例之變化例 中,可能此種電子裝置之使用者被提供機會來選擇何種圖 形功能將支援動態配置之圖形記憶體,讓該等動態配置之 15 圖形記憶體變成此種停止的主角。其它此種具體例之變化 例中,可能此種電子裝置使用者被提供機會來加大圖形記 憶體642a尺寸(因而造成對應之系統記憶體641尺寸的縮 小),作為確保有更多圖形功能來支援圖形記憶體642a内部 提供之圖形記憶體,以防使用者視為非期望之圖形功能停 20 止。 若干具體例中,可完全排除進入較低功率狀態,或至 少可排除記憶體元件640置於較低功率狀態,而一或多個圖 形記憶體區塊(例如圖形記憶體642b及642c)被動態配置於 系統記憶體641内部,來防止任何圖形功能的停止。此種具 31 200528986 體例中可假設:當電腦使用者或其它記憶體元件640屬於其 中之零組件之電子裝置使用者採用一種圖形功能,該圖形 功能要求動態配置超出圖形記憶體642a所能提供之圖形記 憶體時,此種使用者不希望圖形功能被較低功率狀態之起 5 點所中斷,該種情況下,將動態配置之圖形記憶體變成無 法被存取來降低耗電量。確實,此種電腦或此種電子裝置 可被組配來忽略下述情況:透過鍵盤、滑氣、觸控鍵盤及/ 或其它輸入裝置缺乏活動超過一段預定時間來作為此種電 腦或其它電子裝置未被使用的指標。於若干此等具體例之 10 變化例中,可能此種電腦或其它電子裝置使用者被提供機 會來規定何種形式之圖形活動不可被進入較低功率狀態時 所岔斷。 第7圖為採用記憶體系統之具體例之簡化方塊圖。記憶 體系統700至少部分係由記憶體控制器7 3 〇以及透過記憶體 15 匯流排735而耦合在一起之記憶體元件740a-c組成。熟諳記 憶體系統設計業界人士 了解第7圖顯示相對簡單之記憶體 系統範例,其它具體例亦屬可能,其中可未悖離如後文申 請專利之本發明之精髓及範圍,而縮小、擴大或以其它方 式變更各個組成元件之配置及組態。記憶體控制器73〇含有 20 可由記憶體元件740a-c進行之功能作為(存取記憶體元件 740a-c)至至少處理器710及圖形控制器720(二者係耦合至 記憶體控制器730)之一部分。特別,處理器710及/或圖形控 制器720發出命令給記憶體控制器73〇,來儲存資料於一或 多記憶體元件740a-c,以及由一或多記憶體元件740a-c取還 32 200528986 所儲存之資料。記憶體控制器730接收到此命令,且以具有 時序及協定可與記憶體匯流排735相容之格式,而將命令中 繼給記憶體元件740a-c。 各個記憶體元件740a-c係由一或多個記憶體ic組成, 5 其中有一或多個記憶體胞元排組組織成陣列。各項可能之 具體例中,各個記憶體元件740a-c可實作為SIMM(單一線内 記憶體模組)、SIPP(單一線内接腳封包)、DIMm(雙重線内 吕己憶體模組)形式,或任何其它多種熟諸技藝人士已知之形 式。此種具體例中,如熟諳技藝人士已知,一或多個記憶 10 體元件740a-c可為並列操作(亦即「肩併肩」)之複數個記憶 體1C總成’其中總成之全部記憶體1C接收相同位址及相同 指令,但個別耦合至一資料匯流排之全頻寬之不同子集。 系統記憶體741b及741c分別占用全部記憶體元件74〇b 及740c,而記憶體元件740a則被配置系統記憶體741&及 15 742a及圖形記憶體742a。雖然此種特定映射圖顯示於第7 圖’但熟諳技藝人士了解多種其它系統記憶體與圖形記憶 體之組合映射圖亦屬可能。重要地,圖形記憶體742a被配 置為單一連續記憶體區塊,此記憶體區塊映射之位置占用 儘可能少數記憶體元件(以及於記憶體元件74〇a係由複數 20 個排組組成之具體例之情況下,占用儘可能少數記憶體排 組)。也如第7圖所示,記憶體區塊動態配置來支援比圖形 記憶體742a内部可利用之圖形記憶體(亦即圖形記憶體 742b及742c)更多的圖形記憶體之圖形功能。最小化即使只 由部分圖形記憶體742a所占用之記憶體元件數目(例如記 33 200528986 憶體元件740a-c),及/或記憶體元件内部排組數目(例如記憶 體元件740a)可輔助最大化甚至不含部分圖形記憶體742a之 排組數目及/或記憶體元件數目,因而最大化可被置於較低 功率狀態之排組數目及/或記憶體元件數目,而未損害圖形 5 記憶體742a之存取來讀取出供再生圖形資料顯示用之圖形 資料。 若干具體例中,當記憶體系統700被置於較低功率狀態 時,若一指定具體例中之記憶體元件740a支援只有部分記 憶體元件740a内部之記憶體胞元被置於較低功率狀態,而 10 記憶體元件740a内部之另一部分記憶體胞元未被置於較低 功率狀態,則記憶體元件740b及740c被置於較低功率狀態 (例如自我再生模),而只有部分由系統記憶體741al及741a2 所占用之記憶體元件740a被置於較低功率狀態。此種具體 例可獲得由記憶體元件740a所支援之效果,置於較低功率 15 狀態或非置於較低功率狀態之記憶體元件740a部分可由記 憶體元件740a内部之記憶體胞元排組編號界定,以及單獨 由圖形記憶體742a所占用之排組編號界定,以及由系統記 憶體741al及741a2界定。另外,於記憶體元件740a為全部 記憶體元件740a必須置於較低功率狀態(或否)之具體例 20 中,可能只有記憶體元件740b及740c被置於較低功率狀 態,而記憶體元件740a未被置於較低功率狀態。 此種具體例中,允許至少部分有圖形記憶體742a之記 憶體元件740a繼續正常操作,而非被置於較低功率狀態, 允許圖形記憶體742a内部所含圖形資料以常規時間基礎被 34 200528986 讀取出,來支援呈現於耦合至圖形控制器720之顯示裝置 (圖中未顯示)上的影像再生。但將記憶體元件740b&740c 置於較低功率狀態,讓分別配置於系統記憶體741]3及741(: 内部之圖形記憶體742b及742c變成無法存取,結果導致由 5圖形記憶體74213及74乂所支援之圖形功能被岔斷,可能造 成於顯示裝置上顯示之影像的移動部分或改變中之部分被 柬結。 其它具體例中,圖形記憶體742b及742c動態配置於系 統記憶體741b及741c,結果導致排除將記憶體系統700置於 10較低功率狀態,直至不再有此種記憶體區塊被動態配置為 圖形記憶體存在為止。 第8圖為採用一記憶體系統之具體例之方塊圖。記憶體 系統800至少部分係由記憶體控制器83〇、透過記憶體匯流 排835ac而耦合至記憶體控制器830之記憶體元件840a及 15 84〇c、以及透過記憶體匯流排835bd而耦合至記憶體控制器 830之記憶體元件840b及840d組成。熟諳記憶體系統設計人 士方便了解第8圖僅顯示記憶體系統之一範例,其它具體例 亦屬可能,其中可未悖離如後文申請專利之本發明之精髓 及範圍,而縮小、擴大或以其它方式變更各個組成元件之 20 配置及組態。記憶體控制器830控制由記憶體元件840a-d所 進行之功能,作為提供存取記憶體元件840a-d給至少處理 器810及圖形控制器820之一部分(二者皆係耦合至記憶體 控制器830)。特別,處理器810及/或圖形控制器820發出命 令給記憶體控制器830,來儲存資料於一或多記憶體元件 35 200528986 840a-d,以及由一或多記憶體元件84〇a_d取還所儲存之資 料。記憶體控制器830接收此等命令,且以具有可與記憶體 匯流排835ac及835bd相容之時序及協定格式來中繼命令給 記憶體元件840a-d。 5 系統記憶體841b至841d占用全部記憶體元件840b至 840d,而記憶體元件840a被配置於系統記憶體841a及圖形 吕己憶體842a。雖然此種特定映射圖顯示於第8圖,但熟諸技 蟄人士方便了解多種其它系統記憶體與圖形記憶體之組合 之映射亦屬可能。重要地,圖形記憶體842a被配置為單一 10連續記憶體區塊,以及此記憶體區塊映射位置占用儘可能 少數記憶體元件(以及當記憶體元件84〇a係由複數個記憶 體胞元排組組成之具體例時,占用儘可能少數記憶體排 組)。也如第8圖所示,動態配置來支援圖形功能之記憶體 區塊要求比圖形記憶體842a内部可利用之圖形記憶體(亦 15即圖形記憶體842d)更多的圖形記憶體。 各具體例中,記憶體控制器830可設計及/或組配來同 時使用記憶體匯流排835ac及835bd,因而以2: j交錯形式 來交錯資料,來加快可進行儲存及/或取還資料之讀取操作 及/或寫入操作速度,如熟諳技藝人士所熟知。此種交錯對 2〇系統記憶體841a-d被視為特別滿意,允許處理器810更快速 存取記憶體元件840a-d内部之機器可讀取指令及/或資料。 若干具體例中,容後詳述,為了節電目的,希望不提供有 此種交錯效果之圖形控制器82(),而圖形資料只能儲存於有 糸統記憶體841b占用全部記憶體元件8他之該種圖形記情 36 200528986 體842a。 若干具體例中,當記憶體系統800被置於較低功率狀態 時,若一指定具體例中之記憶體元件84〇a支援只有部分記 憶體元件840a内部之記憶體胞元被置於較低功率狀態,而 5 記憶體元件840a内部之另一部分記憶體胞元未被置於較低 功率狀態,則記憶體元件840b至840d被置於較低功率狀態 (例如自我再生模),而只有部分由系統記憶體841&所占用之 記憶體元件840a被置於較低功率狀態。此種具體例可獲得 由記憶體元件840a所支援之效果,置於較低功率狀態或非 10置於較低功率狀態之記憶體元件840a部分可由記憶體元件 840a内部之記憶體胞元排組編號界定,以及單獨由圖形記 憶體841a所占用之排組編號界定。另外,於記憶體元件84如 為全部記憶體元件840a必須置於較低功率狀態(或否)之具 體例中,可能只有記憶體元件840b至840d被置於較低功率 15 狀態’而記憶體元件840a未被置於較低功率狀態。無論部 分記憶體元件840a是否置於較低功率狀態,將記憶體元件 840b及840d二者置於較低功率狀態,可提供將記憶體匯流 排835bd也置於較低功率狀態之機會,提供記憶體系統8〇〇 之更進一步節電。 20 此種具體例中,允許至少部分有圖形記憶體842a之記 憶體元件840a繼續正常操作,而非被置於較低功率狀態, 允許圖形記憶體842a内部所含圖形資料以常規時間基礎被 項取出,來支援王現於輕合至圖形控制器82〇之顯示裝置 (圖中未顯示)上的影像再生。但將記憶體元件84〇13至84〇(1 37 200528986 置於較低功率狀態,讓配置於系統記憶體84ld内部之圖形 記憶體842d變成無法存取,結果導致由圖形記憶體842(1所 支援之圖形功能被岔斷,可能造成耦合至圖形控制器82〇之 於顯示裝置上顯示之影像的移動部分或改變中之部分被;東 5 結0 其它具體例中,圖形記憶體842d動態配置於系統記憶 體841d,結果導致排除將記憶體系統8〇〇置於較低功率狀 態,直至不再有此種記憶體區塊被動態配置為圖形記憶體 存在為止。 10 第9圖為採用電腦系統之具體例之簡化方塊圖。電腦系 統900至少部分係由處理器910、系統邏輯950、及記憶體元 件940a-d組成。系統邏輯950係耦合至處理器910,且執行 各項支援處理器910之功能,且使用系統邏輯950内部之記 憶體控制器930執行各項支援處理器910之功能,包括提供 15 處理器910存取記憶體元件940a-d,系統邏輯950也透過記 憶體匯流排935ac及935bd而耦合至記憶體元件940a-d。處理 器910、系統邏輯950及記憶體元件940a-d組成電腦系統900 之一種核心形式,其可支援機器可讀取指令由處理器910執 行’以及支援資料及指令儲存於記憶體元件940a-c。耦合至 20 監視器犯2之圖形控制器920也耦合至系統邏輯950,圖形控 制器類似處理器910,也仰賴圖形控制器930及記憶體滙流 排935ac及935bd來對圖形控制器920提供存取記憶體元件 940a-d儲存之圖形資料。 若干具體例中,系統邏輯950係耦合至儲存元件960, 38 200528986 理器则提供存Μ存元件_,藉此可存取儲存媒 所載之㈣及/麵令。儲存媒細可為業界人士已 知之寬廣多種型別與技術,r_dvd應、# =或先碟、磁光碟、磁帶、半導體記憶體、紙片或其它材 斗之符號或打孔等。若干具體财,非依電性記憶體元件 7〇係輕合至系統邏輯950(或電腦系統900之其它部分),且 提料存最初—系列指令,該㈣指令係於電腦系統_被 I」或初始化(例如當電腦系統900被「打開」或被「開 10 15 啟電源」)時來進行準備電腦系統_供正常使用所需工 作。若干此等具體例之變化例中,當電腦系統卿初始化或 復置時’處理器_存取非依電性記憶也件97q,來取還 欲執行而準備記憶赌㈣93_正常使狀料’提供處 理益91()及/或_控㈣%時取記㈣元件9他小可能 此等所取_指令被執行㈣備系統邏輯㈣正常用於提 供存取儲存元件_、以及任何形叙可由儲存元件96〇使 用之儲存媒體961。 若干具體例中,儲存媒體961載有機器可存取指令,該 指令可由處理器91〇存取,來造成處理器91〇進行一或多項 記憶體元件94〇a-d之測試,來狀記憶體元件94Ga_d之各項 2〇特性,包括各個記憶體元件940a_d内部之記憶體排組數目 及/或排組組態、以及任何記憶體元件9他飛否只被部分 置於較低功率狀態,其中只有部分此種記憶體元件被置於 較低_狀態,而同-個記憶體元件之不同部分仍然繼續 正常細作。依據電腦系統900之-指定具體例是否只由至少 39 200528986 記憶體元件940a連同記憶體匯流排935ac組成,或依據電腦 系統900之一指定具體例是否只由至少記憶體元件940a及 940b連同記憶體匯流排935ac及935bd二者組成,也可採用 至少系統記憶體之交錯。 5 於採用系統記憶體交錯之具體例中,任何部分之記憶 體元件940a及940b可被存取,且由記憶體控制器930控制來 實作該系統記憶體之交錯,處理器910可經由執行機器可讀 取指令,組配記憶體控制器930來支援此項實作。此外, 此種具體例中,圖形資料可跨記憶體元件940a及940b交 10 錯,因此部分記憶體元件940a及940b為系統記憶體,而另 一部分記憶體元件940a及940b為圖形記憶體。當電腦系統 900進入較低功率狀態,其中欲維持顯示於監視器922之影 像時,記憶體元件940c及940d(若存在於一指定具體例)被置 於較低功率狀態。若記憶體元件940a及940b支援只有部分 15 記憶體胞元被置於較低功率狀態,否則記憶體元件940a及 940b係允許正常操作,則部分記憶體元件94仉及94013也可 被置於較低功率狀態。但於系統記憶體交錯而圖形記憶體 則否之具體例之情況下,若圖形記憶體占據至少部分記憶 體元件940a,則電腦系統9〇〇進入較低功率狀態,將造成記 20 ^體元件940c及940d(若存在)連同記憶體元件940b且可能 連同0己丨思體匯流排935db—起被置於較低功率狀態。記憶體 兀件940a唯有於記憶體元件94〇a支援只有部分記憶體胞元 被置於較低功率狀態之情況下,才被置於較低功率狀態, 否則記憶體元件940a係正常操作。 40 200528986 於未採用系統記憶體交錯之具體例中,例如若記憶體 元件940b及940d及記憶體匯流排935bd不存在,則圖形資料 只可以符合先前討論之方式,以單一區塊單獨儲存於記憶 體元件940a。當電腦系統9〇〇進入較低功率狀態,其中欲維 5 持影像顯示於監視器922上時,記憶體元件940c(若存在於 指定具體例)被置於較低功率狀態。部分記憶體元件94〇a唯 有於記憶體元件940a支援只有部分記憶體胞元被置於較低 功率狀態之情況下,才被置於較低功率狀態,否則記憶體 元件940a係正常操作。 10 第10圖為其中配置圖形記憶體之具體例之流程圖。於 1010 ’ 一電子裝置被開啟電源或重新啟動(或許藉按下復置 紐「復置」,或藉軟體觸發「復置」)。於1〇2〇分析可用之 記憶體元件數量、大小等,以及每個記憶體元件之排組數 目。若干具體例中,分析包含查詢及/或測試記憶體元件, 15 判定存在有多少記憶體元件,各個記憶體元件内部存在有 多少記憶體胞元,各個記憶體元件内部存在有多少記憶體 排組’及/或各個記憶體元件是否支援選擇性將少於全部的 記憶體排組置於較低功率狀態等。為求清晰,須注意一記 憶體元件可由複數個記憶體IC共同組裝來以並列方式操作 20所組成’其中全部並列1C皆接收相同位址及相同命令,但 係耦合至一資料匯流排之全頻寬子集,要言之,實質相同 之記憶體1C之並列集合以肩併肩方式組成來一起動作彷彿 整個總成為單一較寬的記憶體1C般。於1030,蜊定準備電 子裝置正常操作時欲配置的圖形記憶體量。若干具體例 41 200528986 5 10 15 20 中,如此包含電子裝置使用者經由某種形式之安裝軟體直 接規定圖形記憶體量;而其它具體例中,可於至少部分可 用記憶體被置於較低功率狀態時,由使用者偏好何者圖形 功能不會被岔斷來推導出圖形記憶體數量。於1040,判定 疋否有單5己丨思體元件含有全部圖形記憶體,原因在於該 圖形記憶體完全含於複數個記憶體元件中之一個記憶體元 件内部,可允許每次當電子裝置被置於較低功率狀態時, 除了該含有圖形記憶體之記憶體元件外,全部記憶體元件 皆被置於較低功率狀態。另外,於1〇4〇提出詢問的問題可 能為是否有單一記憶體元件其期望選擇為含有全部圖形記 憶體。若並無任何記憶體元件夠大(或充分期望)來含有圖形 。己fe體,則於1042,可用記憶體元件内部之可用空間被配 置成儘可能少數記憶體元件被用來含有圖形記憶體,隨後 於1062開始執行軟體進行電子裝置之正f操作(例如操作 系統軟體)。但若有單-記憶體元件夠大(或充分期望)來含 有全部圖形記憶體,則於_,判定是否大型記憶體元件 之一支援只有部分記憶體元件(例如記憶體元件内部之排 組子集)被置於較低功率狀態。料記憶體 援,則於觀,最小可㈣分(麻最讀触 有圖形記憶體,隨後於1·開始執行正常操作軟體。伸若 記憶體元件不提供此種支援,料_,可含有全部圖妒 記憶體之該等記憶體元件中之最小記憶體料被選用來含 有該圖形記憶體,隨後於麗開始執行正常操作軟體。 無論是否有單-記憶體元件可容納全部的圖ζ記慎 42 200528986 體,選擇何者記憶體元件用來容納圖形記憶體可採用更簡 單之其它演繹法則,其中圖形記憶體被置於記憶體元件映 射之一連續位址空間之高端或置於低端。此種替代之較汽 單的演繹法則於下述情況下也可視為滿意··若已知全部= 5憶體元件(若有複數個記憶體元件)及/或全部各記憶體元件 内部之記憶體排組具有實質相等大小及/或組態,因而定位 部分或全部圖形記憶體於任一記憶體元件及/或記憶體排 組貝貝並無任何超過另一種定位方式之優點之情況下,此 種替代性較簡單演繹法則也合乎此種情況使用。 10 第Ua圖及第lib圖共同為額外圖形記憶體區塊可被動 態配置及/或記憶體元件可被選擇性置於較低功率狀態之 具體例之流程圖。始於第11a圖,於1110,判定是否需要動 態配置一額外圖形記憶體區塊,若是,則於1112,動態配 置一額外圖形記憶體區塊。與是否需要動態配置額外圖形 15 5己彳思體區塊無關,於112〇,判定是否需要解除配置先前所 動態配置之額外圖形記憶體區塊,若是,則於1122,解除 配置動態配置之額外圖形記憶體區塊。與是否需要解除配 置被動態配置之額外圖形記憶體區塊無關,於1130,判定 是否符合觸發進入較低功率狀態之情況;若否,則於1110, 20判定是否需要再度進行動態配置一額外圖形記憶體區塊。 現在參照第lib圖,若於1130,情況符合觸發進入較低 功率狀態,則於1140判定是否進入較低功率狀態(因而一或 多個記憶體元件玎被置於較低功率狀態),伴有存在有_或 多個動態配置之額外圖形記憶體區塊。若否,則於1142, 43 200528986 判定此種動態配置之額外圖形記憶體區塊是否存在,若 是,則於1110,再度判定是否需要另一個此種圖形記憶體 區塊。但若支援進入較低功率狀態且有此種額外圖形記憶 體區塊存在,或若不支援進入較低功率狀態而有此種額外 5 圖形記憶體區塊存在,目前未配置任一種情況,則於1150, 全部不含未被動態配置之圖形記憶體(亦即「主」圖形記憶 體)之記憶體元件(若有)皆被置於較低功率狀態。於1160, 判定確實含有至少部分主圖形記憶體之記憶體元件是否支 援部分被置於較低功率狀態,例如判定該等記憶體元件是 10 否支援少於全部記憶體排組被置於較低功率狀態。若該等 記憶體元件確實提供此種支援,則於1162,不含主圖形記 憶體之該等記憶體元件部分被置於較低功率狀態,例如不 含至少部分主圖形記憶體之該等記憶體排組被置於較低功 率狀態,而確實含有至少部分主圖形記憶體之記憶體排組 15 非被置於較低功率狀態,因此仍然可被存取來取還(以及顯 示)圖形資料。與是否支援只將部分記憶體元件置於較低功 率狀態無關,於1170,判定是否符合觸發離開較低功率狀 態之條件;若否,則於1170再度測試該條件。但若符合觸 發離開較低功率狀態之情況,則於1180,被置於較低功率 20 狀態之記憶體元件(及部分記憶體元件)離開較低功率狀 態,於1110,判定是否再度動態配置一額外圖形記憶體區 塊。 已經就各項可能具體例說明本發明。顯然熟諳技藝人 士鑑於前文說明顯然易知多項變化、修改、變更及用途。 44 200528986 熟諳技藝人士顯然易知可實施本發明,支援多種不同型別 之帶有多項可能記憶體元件之電子系統,其中記憶體胞元 重複要求某種形式之「再生」或其它常規維持動作,來避 免損失資料。此外,熟諳技藝人士了解雖然顯示複數個記 5 憶體元件之具體例已經舉例說明一種「基板型」記憶體匯 流排,藉該記憶體匯流排,複數個記憶體元件及一記憶體 控制器以多條共同信號線耦合在一起,但採用一系列點對 點匯流排之其它具體例亦屬可能。熟諳技藝人士也須了解 可實施本發明來支援電腦系統以外之電子系統,例如影音 10 娛樂裝置、車輛控制器裝置、電子電路控制之家電等。 I:圖式簡單說明3 第1圖為採用一電腦系統之一具體例之方塊圖,且敘述 一記憶體映射圖之詳細細節。 第2a圖及第2b圖顯示採用記憶體映射圖之具體例。 15 第3a圖及第3b圖為採用一電腦系統之具體例之方塊 圖。 第4圖為採用一電腦系統之另一具體例之方塊圖。 第5圖為採用一電腦系統之另一具體例之方塊圖,且敘 述一記憶體映射圖之詳細細節。 20 第6圖顯示採用記憶體映射圖之另一具體例。 第7圖為採用一電腦系統之又另一具體例之方塊圖。 第8圖為採用一電腦系統之又另一具體例之方塊圖。 第9圖為採用一電腦系統之又另一具體例之方塊圖,且 敘述一記憶體映射圖之詳細細節。 45 200528986 第ίο圖為圖形記憶體配置具體例之流程圖。 第lla圖及第lib圖共同為額外圖形記憶體經配置且功 率狀態經控制之具體例之流程圖。 【主要元件符號說明】 100...電腦系統 341a-c···系統記憶體 110...處理器 342…圖形記憶體 120...圖形控制器 410...處理器 122...監視器 420...圖形控制器 130...記憶體控制器 430...記憶體控制器 140...記憶體 435ac、435bd...記憶體匯流排 141a-b...系統記憶體 440a-d.··記憶體元件 142...圖形記憶體 441a-d..·系統記憶體 144...記憶體映射圖 442a-b...圖形記憶體 240...記憶體元件 500...電腦系統 241、241a-b...系統記憶體 510...處理器 242...圖形記憶體 520...圖形控制器 244...記憶體映射圖 522...監視器 245a-h...排組 530...記憶體控制器 300...記憶體系統 540...記憶體 310...處理器 541a-b...系統記憶體 320...圖形控制器 542a-b...圖形記憶體 330...記憶體控制器 544...記憶體映射圖 335...記憶體匯流排 640…記憶體元件 340a-c…記憶體元件 641...系統記憶體 46 200528986 642a-c...圖形記憶體 644.. .記憶體映射圖 645a-p...排組 700.. .記憶體系統 710.. .處理器 720.. .圖形控制器 730.. .記憶體控制器 735.. .記憶體匯流排 740a-c...記憶體元件 741al-a2...系統記憶體 742a-c...圖形記憶體 800…記憶體系統 810.. .處理器 820.. .圖形控制器 830.. .記憶體控制器 835ac、835bd...記憶體匯流排 840a-c...記憶體元件 841a-d...系統記憶體 842a-d...圖形記憶體 900.. .電腦系統 910.. .處理器 920.. .圖形控制器 922.. .監視器 930.. .記憶體控制器 935ac、935bd...記憶體匯流排 940a-d...記憶體元件 950.. .系統邏輯 960.. .儲存裝置 961.. .儲存媒體 970.. .非依電性記憶體元件 1010-1062、1110-1180···步驟
47
Claims (1)
- 200528986 十、申請專利範圍: 1· 一種方法,包含有下列步驟·· 決疋一 §己丨思體糸統内部支援用以儲存圖形資料之 一第一圖形記憶體區塊所需的一第一記憶體數量; 5 選定於該記憶體系統内部之一位址位置,於該位址 位置設置該第一圖形記憶體區塊,來最小化由該第一圖 形記憶體區塊之一部分所占用之記憶體胞元排組數目 及記憶體元件數目; 配置该纪憶體系統内部支援一第一圖形記憶體區 10 塊所需之該記憶體數量於該位址位置;以及 將該記憶體系統内部未被該第一圖形記憶體區塊 之任何部分所占用之一第一記憶體胞元排組置於一較 低功率狀態,其中該等記憶體胞元在該較低功率狀態下 變成無法存取,同時防止該記憶體系統内部被該第一圖 15 敎憶體至少—部分所占用之—第二記憶體胞元排組 被置於-較低功率狀態,因而該等記憶體胞元維持可存 取來讀取圖形資料。 2·如申請專利範圍第1項之方法,其中該等第-及第二記 憶體胞元排組皆係、存於-第-記憶體s件内部,以及將 忒第°己丨思體胞元排組置於一較低功率狀態同時防止 該2二記憶體胞元排組被置於一較低功輪態之步驟 一务汛通知该第一記憶體元件將該第一排組置於一 較低功率狀態,_維持該第三排組不被置於—較低功 率狀態。 48 200528986 3·如申請專利範圍第2項之方法,進_步包含查詢該第一 =憶體元件,來4認第—記憶體元件支援將該第一記憶 版元件内σ卩之一記憶體胞元排組置於一較低功率狀 〜同日守維持该第-記憶體元件内部之另—記憶體胞元 5 排組非置於一較低功率狀態。 4.如申請專利範圍第!項之方法,其中該第—記憶體胞元 排’、且存在於-第—記憶體元件内部,該第二記憶體元件 排、、且存在於—第二記憶體元件内部,以及將該第—記憶 體胞元排組置於一較低功率狀態同時防止該第二記憶 1〇 體胞元排組被置於-較低功率狀態之步驟包含:發訊通 ::該第-記憶體元件將該第一排組置於一較低功率狀 同守、准持至β亥第二排組不被置於一較低功率狀 15 20 5.如申請專利第4項之方法,其中該等第—記憶體元 件及第二記憶體元件皆係透過—第一記憶體匯流排而 輕合至-記憶體控制器,且將該第—記憶體元件置於一 較低功率狀態同時維持至少該第二排組非於一較低功 率狀態之步驟包含··規劃該記憶體控制器來將該第-記 憶體元件置於一較低功率狀態。 6.如申請專利第4項之料,其中該第—記憶體元件 係透過-第-記憶體匯流排而麵合至該記憶體控制 裔,該第二記憶體元件係朗―第二記憶贿流排而耗 合至該記Μ控咖,以及將該第—記憶體科置於一 較低功率狀態同時維持至少該第二排組非於一較低功 49 200528986 率狀態之步驟包含:將該第一記憶體匯流排置於一較低 功率狀態。 7·如申請專利範圍第1項之方法,進一步包含·· 重複由該第一圖形記憶體區塊讀取圖形資料來更 5 新一顯不裝置上之一影像,同時該第一記憶體胞元排組 被置於一較低功率狀態;以及 讓該第一記憶體胞元排組離開一較低功率狀態。 8·如申請專利範圍第7項之方法,進一步包含: 於用來配置該第一圖形記憶體區塊之安裝軟體執 1〇 行70成後,接收需要動態配置一額外圖形記憶體區塊來 支援一額外圖形功能之一指示; 動態配置該額外圖形記憶體區塊; 接收該經過動態配置之額外圖形記憶體區塊可被 解除配置之一指示;以及 15 解除配置該經過動態配置之額外圖形記憶體區塊。 9·如申請專利範圍第8項之方法,進一步包含: 若於該記憶體系統内部存有一經過動態配置之額 外圖形記憶體區塊時將該記憶體系統之一部分置於一 較低功率狀態之動作被支援,則將由該經過動態配置之 20 頜外圖形記憶體區塊之至少一部分所占用之一記憶體 胞元排組置於一較低功率狀態;以及 丨於該記憶體系統内部存有—經過動態配置之額 外圖形記憶體區塊時將該記憶體系統之一部分置於一 較低功率Μ之動作未被支援,且此種經過動態配置之 50 200528986 額外圖形記憶體區塊確實存在,則防止將該記憶體系統 之一部分置於一較低功率狀態。 ίο. —種裝置,包含有: 一處理器; 5 一圖形控制器;以及 一第一記憶體元件,其具有用來儲存一圖形記憶體 之一部分的一第一記憶體胞元排組、以及用來儲存一系 統記憶體之一部分的一第二記憶體胞元排組,且支援使 該第一排組非置於一較低功率狀態,而同時使第二排組 10 置於一較低功率狀態;以及 一記憶體控制器,其係耦合至處理器及該圖形控制 器二者,透過一第一記憶體匯流排而耦合至該第一記憶 體元件,來提供該圖形控制器可存取該第一排組,而與 該第二排組是否置於一較低功率狀態無關;以及當該第 15 二排組非置於一較低功率狀態時,提供該處理器可存取 該第二排組。 11. 如申請專利範圍第10項之裝置,進一步包含用來儲存一 系統記憶體之另一部分的一第二記憶體元件,該第二記 憶體元件係透過該第一記憶體匯流排而耦合至該記憶 20 體控制器,以及當該第二排組被置於一較低功率狀態 時,該第二記憶體元件被置於一較低功率狀態。 12. 如申請專利範圍第10項之裝置,進一步包含: 一第二記憶體匯流排,其係耦合至該記憶體控制 器,來於該第二排組被置於一較低功率狀態時,該第二 51 200528986 記憶體匯流排被置於一較低功率狀態;以及 一第二記憶體元件,用來儲存一系統記憶體之另一 部分,該第二記憶體元件係透過該第二記憶體匯流排而 耦合至該記憶體控制器,且當該第二排組及該第二記憶 5 體匯流排被置於一較低功率狀態時,該第二記億體元件 被置於一較低功率狀態。 13. —種方法,包含有下列步驟: 分析組成一記憶體系統之多個記憶體元件内部之 記憶體胞元排組大小及數量; 10 若有支援一排組被置於一較低功率狀態而另一排 組非被置於一較低功率狀態之此種記憶體元件存在於 該記憶體系統中,則自前述該種支援之記憶體元件中選 出含有一圖形記憶體區塊之至少一部分的至少一排 組;以及 15 若可支援一排組被置於一較低功率狀態而另一排 組非被置於一較低功率狀態之此種記憶體元件不存在 於該記憶體系統内部,且確實存在有另一記憶體元件不 具任何部分圖形記憶體區塊可被獨立置於一較低功率 狀態,則自不支援一排組被置於一較低功率狀態而另一 20 排組非被置於一較低功率狀態之一個此種記憶體元件 中選出含有一圖形記憶體區塊之至少一部分的至少一 排組。 14. 如申請專利範圍第13項之方法,進一步包含: 若該記憶體元件夠大可含有全部圖形記憶體區 52 200528986 塊,則配置-記憶體元件内部之全部圖形記憶體區塊於 位在該記憶體兀件内部之一單一連續可定址區塊中,因 而占用儘可能少數的記憶體排組;以及 若該記憶體兀件不夠大,無法容納全部圖形記憶體 5 區塊,則配置該圖形記憶體區塊之一部分,因而填補一 整個記憶體元件於一單一連續可定址區塊中,來占用該 記憶體兀件内部之全部記憶體排組;以及配置該圖形記 憶體區塊於該記憶體系統内,而占用儘可能少數的記憶 體元件。 ίο I5· 一種包含有程式碼之機器可存取媒體,該等程式碼在由 一電子系統内部之一處理器執行時,造成該電子系統進 行下列動作: 決疋於一記憶體系統内部支援用以儲存圖形資料 之一第一圖形記憶體區塊所需的一第一記憶體數量; 15 選定於該記憶體系統内部之一位址位置,於該位址 位置設置該第-圖形記憶體區塊,來最小化由該第一圖 形記憶體區塊之一部分所占用之記憶體胞元排組數目 及記憶體元件數目; 配置該記憶體系統内部支援一第一圖形記憶體區 20 塊所需之該記憶體數量於該位址位置;以及 將該記憶體系統内部未被該第一圖形記憶體區塊 之任何部分所占用之一第一記憶體胞元排組置於一較 低功率狀態,其中該等記憶體胞元於該較低功率狀態下 、艾成無法存取,同時防止該記憶體系統内部被該第一圖 53 200528986 形記憶體至少一部分所占用之一第二記憶體胞元排組 被置於一較低功率狀態,因而該等記憶體胞元維持可存 取來讀取圖形資料。 16.如申請專利範圍第15項之機器可存取媒體,其可進一步 5 造成該處理器進行下列動作: 將該第一記憶體胞元排組離開一較低功率狀態; 於完成配置該第一圖形記憶體區塊後,接收需要動 態配置一額外圖形記憶體區塊來支援一額外圖形功能 之一指示; 10 動態配置該額外圖形記憶體區塊; 接收該經過動態配置之額外圖形記憶體區塊可被 解除配置之一指示;以及 解除配置該經過動態配置之額外圖形記憶體區塊。 54
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/745,824 US7081897B2 (en) | 2003-12-24 | 2003-12-24 | Unified memory organization for power savings |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200528986A true TW200528986A (en) | 2005-09-01 |
TWI281610B TWI281610B (en) | 2007-05-21 |
Family
ID=34700588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093140272A TWI281610B (en) | 2003-12-24 | 2004-12-23 | Method for memory control, computer apparatus, and machine-accessible medium comprising code |
Country Status (7)
Country | Link |
---|---|
US (1) | US7081897B2 (zh) |
EP (1) | EP1697848A2 (zh) |
JP (1) | JP4598002B2 (zh) |
KR (1) | KR100860650B1 (zh) |
CN (3) | CN1926519B (zh) |
TW (1) | TWI281610B (zh) |
WO (1) | WO2005064478A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI418994B (zh) * | 2005-11-23 | 2013-12-11 | Advanced Micro Devices Inc | 整合顯示控制器至低功率處理器中 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7366819B2 (en) * | 2004-02-11 | 2008-04-29 | Infineon Technologies Ag | Fast unaligned cache access system and method |
US7788461B2 (en) * | 2004-04-15 | 2010-08-31 | International Business Machines Corporation | System and method for reclaiming allocated memory to reduce power in a data processing system |
JP4683384B2 (ja) * | 2004-09-22 | 2011-05-18 | 株式会社ソニー・コンピュータエンタテインメント | メモリ制御方法、グラフィックプロセッサおよび情報処理装置 |
US9384818B2 (en) * | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
US7565479B2 (en) * | 2005-08-04 | 2009-07-21 | Rambus Inc. | Memory with refresh cycle donation to accommodate low-retention-storage rows |
US8471861B2 (en) * | 2005-12-27 | 2013-06-25 | Imsys Ab | Method and system for cost-efficient, high-resolution graphics/image display system |
US20070156947A1 (en) * | 2005-12-29 | 2007-07-05 | Intel Corporation | Address translation scheme based on bank address bits for a multi-processor, single channel memory system |
US7793059B2 (en) | 2006-01-18 | 2010-09-07 | Apple Inc. | Interleaving policies for flash memory |
US20080055322A1 (en) * | 2006-08-31 | 2008-03-06 | Ryan Thomas E | Method and apparatus for optimizing data flow in a graphics co-processor |
US20080100636A1 (en) * | 2006-10-31 | 2008-05-01 | Jiin Lai | Systems and Methods for Low-Power Computer Operation |
US20080133848A1 (en) * | 2006-12-01 | 2008-06-05 | Patel Mukesh K | Embedded Memory And Multi-Media Accelerator And Method Of Operating Same |
US8102401B2 (en) * | 2007-04-25 | 2012-01-24 | Atmel Corporation | Display controller operating mode using multiple data buffers |
US8086806B2 (en) * | 2008-03-24 | 2011-12-27 | Nvidia Corporation | Systems and methods for coalescing memory accesses of parallel threads |
US8392669B1 (en) | 2008-03-24 | 2013-03-05 | Nvidia Corporation | Systems and methods for coalescing memory accesses of parallel threads |
US9865233B2 (en) * | 2008-12-30 | 2018-01-09 | Intel Corporation | Hybrid graphics display power management |
US8529346B1 (en) * | 2008-12-30 | 2013-09-10 | Lucasfilm Entertainment Company Ltd. | Allocating and managing software assets |
US8692836B2 (en) * | 2009-10-08 | 2014-04-08 | Ocz Technology Group, Inc. | Computer system and processing method utilizing graphics processing unit with ECC and non-ECC memory switching capability |
US8799553B2 (en) * | 2010-04-13 | 2014-08-05 | Apple Inc. | Memory controller mapping on-the-fly |
JP2012059152A (ja) | 2010-09-10 | 2012-03-22 | Internatl Business Mach Corp <Ibm> | データ処理を行うシステムおよびメモリを割り当てる方法 |
US20120079313A1 (en) * | 2010-09-24 | 2012-03-29 | Honeywell International Inc. | Distributed memory array supporting random access and file storage operations |
KR20130039628A (ko) * | 2011-10-12 | 2013-04-22 | 삼성전자주식회사 | 디스플레이 장치 및 디스플레이 장치의 제어 방법 |
WO2013081597A1 (en) * | 2011-11-30 | 2013-06-06 | Intel Corporation | Power saving method and apparatus for first in first out (fifo) memories |
US9311228B2 (en) | 2012-04-04 | 2016-04-12 | International Business Machines Corporation | Power reduction in server memory system |
US20130321467A1 (en) * | 2012-06-01 | 2013-12-05 | Microsoft Corporation | Using snapshots to represent slow applications |
JP2014016782A (ja) * | 2012-07-09 | 2014-01-30 | Toshiba Corp | 情報処理装置およびプログラム |
US9086882B2 (en) * | 2012-08-07 | 2015-07-21 | International Business Machines Corporation | DRAM energy use optimization using application information |
US9274839B2 (en) * | 2012-09-27 | 2016-03-01 | Intel Corporation | Techniques for dynamic physical memory partitioning |
US20140351546A1 (en) * | 2013-05-24 | 2014-11-27 | Ati Technologies Ulc | Method and apparatus for mapping a physical memory having a plurality of memory regions |
US9612648B2 (en) * | 2013-08-08 | 2017-04-04 | Qualcomm Incorporated | System and method for memory channel interleaving with selective power or performance optimization |
JP6231899B2 (ja) | 2014-02-06 | 2017-11-15 | ルネサスエレクトロニクス株式会社 | 半導体装置、プロセッサシステム、及びその制御方法 |
GB2526598B (en) * | 2014-05-29 | 2018-11-28 | Imagination Tech Ltd | Allocation of primitives to primitive blocks |
US9612651B2 (en) * | 2014-10-27 | 2017-04-04 | Futurewei Technologies, Inc. | Access based resources driven low power control and management for multi-core system on a chip |
CN107068110A (zh) * | 2017-04-24 | 2017-08-18 | 惠科股份有限公司 | 一种显示装置及其控制电路、方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995015525A1 (en) * | 1993-11-30 | 1995-06-08 | Vlsi Technology, Inc. | Method and apparatus for providing and maximizing concurrent operations in a shared memory system |
JPH07160585A (ja) * | 1993-12-13 | 1995-06-23 | Hitachi Ltd | 低電力データ処理装置 |
US5696917A (en) * | 1994-06-03 | 1997-12-09 | Intel Corporation | Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory |
US5560022A (en) * | 1994-07-19 | 1996-09-24 | Intel Corporation | Power management coordinator system and interface |
US5928365A (en) | 1995-11-30 | 1999-07-27 | Kabushiki Kaisha Toshiba | Computer system using software controlled power management method with respect to the main memory according to a program's main memory utilization states |
US5740454A (en) * | 1995-12-20 | 1998-04-14 | Compaq Computer Corporation | Circuit for setting computer system bus signals to predetermined states in low power mode |
US5793385A (en) * | 1996-06-12 | 1998-08-11 | Chips And Technologies, Inc. | Address translator for a shared memory computing system |
JPH11161778A (ja) * | 1997-11-26 | 1999-06-18 | Ricoh Co Ltd | デジタル画像処理システム |
US5835435A (en) * | 1997-12-02 | 1998-11-10 | Intel Corporation | Method and apparatus for dynamically placing portions of a memory in a reduced power consumtion state |
US6192446B1 (en) * | 1998-09-03 | 2001-02-20 | Micron Technology, Inc. | Memory device with command buffer |
US6321321B1 (en) * | 1999-06-21 | 2001-11-20 | Vlsi Technology, Inc. | Set-associative cache-management method with parallel and single-set sequential reads |
US6469703B1 (en) | 1999-07-02 | 2002-10-22 | Ati International Srl | System of accessing data in a graphics system and method thereof |
JP2001101067A (ja) * | 1999-10-04 | 2001-04-13 | Nec Corp | セルフ・リフレッシュ制御装置及びプログラムを記憶した記憶媒体 |
US6600493B1 (en) * | 1999-12-29 | 2003-07-29 | Intel Corporation | Allocating memory based on memory device organization |
US6864896B2 (en) * | 2001-05-15 | 2005-03-08 | Rambus Inc. | Scalable unified memory architecture |
JP2003018428A (ja) * | 2001-07-03 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 画像処理装置、画像処理方法及びこの方法を実施するためのプログラムを記憶した記録媒体 |
US6742097B2 (en) | 2001-07-30 | 2004-05-25 | Rambus Inc. | Consolidation of allocated memory to reduce power consumption |
JP2003122335A (ja) * | 2001-10-17 | 2003-04-25 | Casio Comput Co Ltd | 表示制御装置 |
EP1408510A3 (en) * | 2002-05-17 | 2005-05-18 | Matsushita Electric Industrial Co., Ltd. | Memory control apparatus, method and program |
US7336283B2 (en) * | 2002-10-24 | 2008-02-26 | Hewlett-Packard Development Company, L.P. | Efficient hardware A-buffer using three-dimensional allocation of fragment memory |
US7007183B2 (en) * | 2002-12-09 | 2006-02-28 | International Business Machines Corporation | Power conservation by turning off power supply to unallocated resources in partitioned data processing systems |
-
2003
- 2003-12-24 US US10/745,824 patent/US7081897B2/en not_active Expired - Lifetime
-
2004
- 2004-12-22 KR KR1020067012805A patent/KR100860650B1/ko active IP Right Grant
- 2004-12-22 WO PCT/US2004/043668 patent/WO2005064478A2/en not_active Application Discontinuation
- 2004-12-22 JP JP2006547481A patent/JP4598002B2/ja active Active
- 2004-12-22 CN CN2004800388505A patent/CN1926519B/zh not_active Expired - Fee Related
- 2004-12-22 CN CN201510809750.8A patent/CN105760309B/zh active Active
- 2004-12-22 CN CN201110134209.3A patent/CN102207906B/zh active Active
- 2004-12-22 EP EP04815683A patent/EP1697848A2/en not_active Withdrawn
- 2004-12-23 TW TW093140272A patent/TWI281610B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI418994B (zh) * | 2005-11-23 | 2013-12-11 | Advanced Micro Devices Inc | 整合顯示控制器至低功率處理器中 |
Also Published As
Publication number | Publication date |
---|---|
KR20060108731A (ko) | 2006-10-18 |
US7081897B2 (en) | 2006-07-25 |
CN1926519B (zh) | 2011-07-06 |
US20050140685A1 (en) | 2005-06-30 |
CN1926519A (zh) | 2007-03-07 |
KR100860650B1 (ko) | 2008-09-26 |
CN102207906B (zh) | 2017-05-24 |
WO2005064478A3 (en) | 2005-12-08 |
CN102207906A (zh) | 2011-10-05 |
TWI281610B (en) | 2007-05-21 |
JP2007515733A (ja) | 2007-06-14 |
EP1697848A2 (en) | 2006-09-06 |
CN105760309A (zh) | 2016-07-13 |
JP4598002B2 (ja) | 2010-12-15 |
WO2005064478A2 (en) | 2005-07-14 |
CN105760309B (zh) | 2019-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200528986A (en) | Unified memory organization for power savings | |
US10636476B2 (en) | Row hammer mitigation with randomization of target row selection | |
US11282561B2 (en) | Refresh command control for host assist of row hammer mitigation | |
US10482947B2 (en) | Integrated error checking and correction (ECC) in byte mode memory devices | |
TWI721003B (zh) | 記憶體裝置及用於記憶體管理的系統 | |
KR101796116B1 (ko) | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 | |
CN101156211B (zh) | 易失性存储器的寄存器读取 | |
US7590021B2 (en) | System and method to reduce dynamic RAM power consumption via the use of valid data indicators | |
US20050144369A1 (en) | Address space, bus system, memory controller and device system | |
US10235069B2 (en) | Load balancing by dynamically transferring memory range assignments | |
CN105264505A (zh) | 用于具有可变等待时间的存储器操作的设备及方法 | |
CN108062201A (zh) | 用于固态驱动器的自虚拟化闪速存储器 | |
KR102388746B1 (ko) | 세이프 어드레스 매핑을 이용한 메모리 셀 액세스 제어 방법 | |
CN109992528A (zh) | 从较快存储器级操作较高优先级用户的多级系统存储器配置 | |
US11960735B2 (en) | Memory channel controller operation based on data types | |
US11397657B1 (en) | Managing memory objects that are assigned a respective designation | |
CN107004443A (zh) | 用于存储器编程的方法和设备 | |
CN106469020B (zh) | 高速缓存元件与控制方法及其应用系统 | |
CN117075795A (zh) | 存储器系统以及包括其的计算系统 | |
CN101241470A (zh) | 存取存储器信息的方法、存储器存取控制装置暨电脑可存取的记录媒体 |