TW200527587A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
TW200527587A
TW200527587A TW093132342A TW93132342A TW200527587A TW 200527587 A TW200527587 A TW 200527587A TW 093132342 A TW093132342 A TW 093132342A TW 93132342 A TW93132342 A TW 93132342A TW 200527587 A TW200527587 A TW 200527587A
Authority
TW
Taiwan
Prior art keywords
film
silicon
trench
semiconductor device
silicon film
Prior art date
Application number
TW093132342A
Other languages
English (en)
Other versions
TWI250607B (en
Inventor
Mikio Tsujiuchi
Toshiaki Iwamatsu
Original Assignee
Renesas Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Tech Corp filed Critical Renesas Tech Corp
Publication of TW200527587A publication Critical patent/TW200527587A/zh
Application granted granted Critical
Publication of TWI250607B publication Critical patent/TWI250607B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Description

200527587 九、發明說明： 【發明所屬之技術領域】 本發明有關於半導體裝置之製造方法，可以適用在例如 電晶體或積體電路及記憶器。 【先前技術】 在先前技術中’用來製造半導體裝置之技術之一是在 SOI 基板（silicon on Insulating Substrate:絕緣層上覆 石夕基板）上形成具有 M0S(Metal Oxide Semiconductor:金 氧半）構造等之裝置。另外’為著進行元件間之隔離’使用 有 pn 接面隔離或氧化膜隔離（例如 L0C0S(Local Oxidation of Silicon:矽的局部氧化）法等）等。 另外，使矽基板中之污染物質之濃度降低，藉以防止污 染物質擴散到其後形成之氧化膜之技術，被揭示在專利文 獻 1。用來形成溝渠隔離區域藉以進行元件間之隔離之技 術，被揭示在專利文獻 2。另外，氮化矽膜和多晶矽。氧 化矽膜之疊層構造，採用後面所述之 CMP (化學機械研磨） 之遮罩之技術已在非專利文獻1中介紹。污染金屬之擴散 係數和溫度之關係已在非專利文獻2中介紹。 [專利文獻1 ] 日本專利特開平1 0 _ 2 0 9 4 4 6號公報 [專利文獻2 ] 日本專利特表平1 1 - 5 1 3 5 3 8號公報 [非專利文獻 1] K. Horita，其他 7名「（Advanced Shallow Trench Isolation to Suppress the Inverse Narrow Channel Effects for 0.24// m Pitch Isolation and Beyond)」，（2000 Symposium on VLSI Technology 5 312XP/發明說明書(補件)/94-02/93132342 200527587
Digest of Technical Papers), 2 0 0 0 年，p. 178〜179 [非專利文獻 2 ] 大見忠弘，他監修，「矽之科學」， (REALIZE Inc)公司，ρ·1015 【發明内容】 (發明所欲解決之問題） 但是，當在S 0 I基板上形成裝置時，金屬污染物會殘留 在層間，和當形成溝渠藉以進行元件隔離時，金屬污染物 質會附著在溝渠底部。金屬污染物質是使半導體裝置所具 有之性能和可靠度降低之原因。 至目前提案有去除金屬污染物質之方法。亦即，當在矽 表面上形成閘絕緣膜之前，在形成該閘絕緣膜之位置，形 成犧牲氧化膜。然後，使金屬污染物質擴散。凝聚到矽和 犧牲氧化膜之界面，隨著犧牲氧化膜之去除用來去除金屬 污染物質。 但是，此種方法要考慮到下列之可能性。亦即，該凝聚 之金屬污染物質在矽表面上殘留凹部之痕跡，當在該矽表 面上形成閘絕緣膜時，在該凹部之痕跡會發生應力，在絕 緣膜產生龜裂，發生絕緣破壞。 本發明針對上述之問題，其目的是防止半導體裝置所具 有之性能和可靠度之降低。 (解決問題之手段） 本發明之第1半導體裝置之製造方法包含如下步驟：（a) 在氧化矽基板上之矽膜上，順序地疊層氧化矽膜、多晶矽 和氮化矽；（b)對指定區域之上述氮化矽膜、上述多晶矽、 6 312XP/發明說明書(補件)/94-02/93132342 200527587 上述氧化矽膜和上述矽膜進行蝕刻，用來形成在上述矽膜 中具有底面之溝渠；（C )以6 0 0 °C以下之溫度，在露出到上 述溝渠之上述矽膜之表面形成絕緣膜；（d )去除上述絕緣 膜；和（e )將絕緣材料埋入到上述溝渠。 本發明之第2半導體裝置之製造方法包含如下步驟：（a) 在氧化矽基板上之矽膜上，順序地疊層氧化矽膜、多晶矽 和氮化矽膜；（b )對指定區域之上述氮化矽膜、上述多晶 矽、上述氧化矽膜和上述矽膜進行蝕刻，用來形成在上述 矽膜中具有底面之溝渠；（c )以8 0 0 °C至1 2 0 0 °C之温度，進 行3 0秒至4小時之退火，用來在露出到上述溝渠之上述矽 膜之表面形成絕緣膜；（d )去除上述絕緣膜；和（e )將絕緣 材料埋入到上述溝渠。 本發明之第3半導體裝置之製造方法包含如下步驟：（a) 在氧化矽基板上之矽膜上，順序地疊層氧化矽膜、多晶矽 和氮化石夕膜；（b )對指定區域之上述氮化石夕膜、上述多晶 矽、上述氧化矽膜和上述矽膜進行蝕刻，用來形成在上述 矽膜中具有底面之溝渠；（c )利用濕式蝕刻，將露出到上述 溝渠之上述矽膜之表面去除lnm至20nm之厚度；和（d)將 絕緣材料埋入到上述溝渠。 本發明之第4半導體裝置之製造方法包含如下步驟：（a) 在氧化石夕基板上之石夕膜上，順序地疊層氧化膜、多晶石夕和 氮化矽膜；（b)對指定區域之上述氮化矽膜、上述多晶矽、 上述氧化矽膜和上述矽膜進行蝕刻，用來形成在上述矽膜 中具有底面之溝渠；（c)在露出到上述溝渠之上述矽膜之表 7 312XP/發明說明書(補件)/94-02/93132342 200527587 面形成氧化膜；（d )將絕緣材料埋入到上述溝渠；和（ 6 0 0 °C以下之溫度進行1小時以上之退火。 (發明效果） 依照本發明之第1或第2半導體裝置之製造方法時 用步驟（c )可以使金屬污染物質擴散·凝聚在矽膜和絕 之界面，可以隨著絕緣膜之去除，一起去除該金屬污 質。利用此種方式可以防止半導體裝置所具有性能和 度之降低。 依照本發明之第3半導體裝置之製造方法時，利用 (c )可以去除附著在矽膜之表面之金屬污染物質。因此 防止半導體裝置所具有之性能和可靠度之降低。 依照本發明之第4半導體裝置之製造方法時，利用 (e )可以使金屬污染物質擴散·凝聚在矽膜和氧化膜 面。因此可以防止半導體裝置所具有之性能和可靠度 低。 【實施方式】 實施形態1 . 在本實施形態中，使溝渠内部以低溫進行氧化。圖 利用本實施形態所說明之方法製作成之半導體裝置之 圖。圖1 0和圖1 1分別為圖1所示之位置Y _ Y和位置 之概念剖面圖，圖2至圖1 0是順序表示在位置Y - Y之 基板上形成M0S裝置之過程之剖面圖。但是，本說明 之 Μ 0 S 裝置並不只限於以金屬（M e t a 1 )作為閘電極 者，亦包含使用導電性半導體之情況。 312XP/發明說明書(補件)/94-02/93132342 e )以 ，利 緣膜 染物 可靠 步驟 可以 步驟 之界 之降 1是 平面 X-X SOI 書中 材料 8 200527587 第1，以氧化矽基板1和矽膜2形成S 0 I基板。在 矽基板1之相反側，於矽膜2之表面上利用氧化形成 矽膜3。然後在氧化矽膜3上，順序地疊層多晶矽4 化矽膜 5。區域R1用來形成元件隔離用之構造，區i 用來形成元件。在氮化矽膜5上，疊層抗蝕劑樹脂6 為覆蓋在於區域R1開口之區域R 2。抗蝕劑樹脂6之 7 a位於區域R 1，R 2之境界（圖2 )。 在形成氧化矽膜3或多晶矽4 ·氮化矽膜5之每一 段，均有可能附著金屬污染物質。金屬污染物質包括 (F e )或鎳（N i ) ·始（C 〇 ) ·鈦（T i ) ·铭（A 1 ) ·鉻（C r )等 第2，依照以抗蝕劑樹脂6之端面7 a形成之圖案， 化矽膜5和多晶矽4 ·氧化矽膜3 ·矽膜2進行蝕刻， 在區域R 1形成溝渠7。在於抗蝕劑6之表面上開口之 中空之溝渠7，使底面位於矽膜2中（圖3 )。在溝渠7 成時，在溝渠7之底面亦有可能附著金屬污染物質。 第3，去除抗蝕劑樹脂6，以6 0 0 °C以下之溫度，在 到溝渠7之矽膜2之表面，形成絕緣膜。形成絕緣膜 用之方法是使矽膜2自由基氧化，或高密度電漿氧化 如在進行高密度電漿氧化時，使基板溫度成為2 0 0 °C至 °C ，以電漿施加激勵能量。利用此種方式，在溝渠7 出之矽膜2之表面上發生氧化反應，形成氧化矽膜8 絕緣膜。因此，對於露出在溝渠7之側面之多晶矽4 氧化，形成氧化石夕膜21。附著在溝渠7之底面之金屬 物質，凝聚在氧化矽膜8和矽膜2之界面，或氧化石夕 312XP/發明說明書(補件)/94-02/93132342 氧化 氧化 和氮 ^ R2 ，成 端面 個階 有鐵 〇 對氮 用來 内部 之形 露出 所採 。例 600 之露 作為 亦被 污染 膜8 9 200527587 之内部，成為金屬矽化物9 (圖4 )。 所形成之氧化矽膜8之厚度之決定可以依照附著在溝渠 7之底面之金屬污染物質之侵入到石夕膜2之深度，和金屬 污染物質是否凝聚。金屬污染物質可能凝聚在矽膜2和氧 化矽膜8之界面，亦可能凝聚在氧化矽膜8之内部。例如， 當金屬污染物質之侵入深度最大為1 0 n m時，在污染金屬凝 聚在碎膜2和氧化叾夕膜8之界面之情況，氧化叾夕膜8之厚 度成為 1〜1 0 n m程度，在金屬污染物質凝聚在氧化矽膜 8 之内部之情況，氧化矽膜之厚度成為1〜3 0 n m程度。此種膜 厚之決定方法亦可適用在形成於矽膜2之表面之絕緣膜為 後面所述之氮化矽膜之情況。 第4，利用H F (氟化氫酸）系溶液去除在第3步驟形成之 氧化矽膜8。金屬矽化物9亦隨著被去除，在溝渠7之矽 膜2形成凹陷1 1。這時，對於在溝渠7之側面露出之部份， 在第1步驟所形成之氧化矽膜3亦被HF系溶液侵蝕，該被 侵蝕之部份成為凹陷1 0。另外，在第3步驟所形成之氧化 矽膜2 1亦被H F系溶液去除（圖5 )。 第5，再度進行氧化，在溝渠7之露出之矽膜2之表面 形成氧化矽膜1 2。因此，對於露出到溝渠7之側面之部份， 多晶矽4亦被氧化，形成氧化矽膜2 2。這時之氧化與氧化 矽膜8之形成時不同，不需要在6 0 0 °C以下。然後，沈積 絕緣材料，例如氧化矽膜1 3，使其埋入到溝渠7和覆蓋在 氮化矽膜5之表面上。在前者和後者所沈積之氧化矽膜1 3 成為連續（圖6 )。 10 312XP/發明說明書(補件)/94-02/93132342 200527587 在氧化矽膜1 2之形成時，在凹陷1 0產生應力，有可能 產生龜裂。但是，埋入有氧化矽膜1 3之溝渠7之功能是作 為元件隔離用之構造，所以龜裂之發生對該功能不會有問 題。 第 6，利用 CMP(Cheinical and Mechanical Polishing: 化學機械研磨）對在第5步驟形成之氧化矽膜1 3進行研磨 使其平坦化，和使氮化石夕膜5之表面全體露出（圖7)。這 時，殘留在溝渠7之内部之氧化矽膜1 2，1 3成為用來使元 件隔離之氧化膜，亦即成為隔離氧化膜3 0。 第7，去除氮化石夕膜5和多晶石夕4 ·氧化石夕膜3 ·氧化石夕 膜22(圖8)。利用該等之去除而露出之矽膜2之表面進行 氧化，用來形成氧化矽膜4 0 (圖9 )。然後，在氧化矽膜1 3，4 0 之表面上，沈積多晶石夕50(圖10)。 第8，在第7步驟後，經由多晶矽5 0之圖案蝕刻，絕緣 膜之形成和絕緣膜之圖案蝕刻，在多晶矽5 0之側面形成絕 緣膜 6 0。然後，利用雜質離子之植入和金屬矽化物膜 70 之形成，用來製作半導體裝置（圖11)。 金屬污染物質易於擴散，凝聚在半導體裝置中之應力較 大之部份。施加在溝渠7之應力比其他部份大，所以附著 在溝渠 7之底面之金屬污染物質在氧化時易於殘留在該 處。 另外一方面，金屬污染物質之擴散與溫度具有相關性。 金屬污染物質之溫度與擴散距離之關係依照金屬污染物質 之種類如圖2 4至圖2 9所示。金屬污染物質之擴散距離以 11 312XP/發明說明書(補件)/94-02/9313 2342 200527587 /" ( D x t )求得。此處之D表示擴散係數（單位為c m2 / s e c )， t表示擴散時間（單位為s e c )。擴散係數D可以利用非專利 文獻2中之圖1所介紹之擴散係數D和溫度之關係，求得 每一種金屬污染物質之擴散係數D。 因為形成在矽膜2之表面上之氧化矽膜8之溫度為600 °C (圖中所示之圖形之橫軸所示之溫度之單位為凱式溫標 (K )，對應到8 7 3 K )以下，所以由圖2 4〜圖2 9可以瞭解，金 屬污染物質之擴散距離變小。因此，在溝渠7之底面之金 屬污染物質不容易從區域R 1擴散到區域R 2，而是容易凝 聚在氧化矽膜8和矽膜2之界面，或氧化矽膜8之内部。 如圖26〜圖29所示，在600 °C以下，Co. Ti· Al· Cr之擴 散距離非常小，特別是對於該等之污染物質，本實施形態 非常有效。因此，可以去除在半導體裝置之製作過程混入 之金屬污染物質，可以防止半導體裝置所具有之性能和可 靠度之降低。 不只在去除附著於溝渠 7之底面之金屬污染物質之情 況，即使在去除存在於第1步驟所述之矽膜2或氧化矽膜 3 ·多晶矽4 ·氮化矽膜5之各個之界面（區域R 2之界面） 之金屬污染物質之情況，亦可以有效的形成氧化矽膜 8。 亦即，利用氧化矽膜8之形成，使存在於區域R 2之界面之 金屬污染物質，擴散·凝聚在矽膜2和氧化矽膜8之界面， 或氧化矽膜8之内部，用來使金屬污染物質成為金屬矽化 物9。因此，如圖2 4、圖2 5所示，即使在6 0 0 °C以下之溫 度，對於大擴散距離之F e · N i等特別有效。 12 312XP/發明說明書(補件)/94·〇2/93132342 200527587 在此種情況亦與上述之内容同樣的，利用HF系溶液將氧 化石夕膜8和金屬石夕化物9 一起去除。因此，可以去除在半 導體裝置之製作過程混入之金屬污染物質，可以防止半導 體裝置所具有之性能和可靠度之降低。 在上述第3步驟，亦可以使露出到溝渠7之矽膜2之表 面上電漿氮化。在此種情況，使基板溫度成為2 0 0 °C至6 0 0 °C ，以電漿施加激勵能量。利用此種方式，在溝渠7露出 之矽膜2和多晶矽4之表面上產生氮化反應，用來形成氮 化矽膜作為絕緣膜。金屬污染物質擴散·凝聚在氮化矽膜 和石夕膜2之界面，或氮化石夕膜之内部，成為金屬石夕化物9。 然後，在第4步驟，代替HF系溶液者，使用磷酸系溶液一 起去除氮化矽膜和金屬矽化物9。 在上述第3步驟，亦可以利用臭氧系溶液，使露出在 溝渠7之石夕膜2之表面上進行氧化。在此種情況使基板溫 度成為2 0 °C至12 0 °C。利用此種方式，在溝渠7之矽膜2 和多晶矽4之表面上發生氧化反應，用來形成氧化矽膜8 作為絕緣膜。金屬污染物質擴散·凝聚在氧化矽膜8和矽 膜2之界面，或氧化矽膜8之内部。然後，在第4步驟利 用HF系溶液一起去除氧化矽膜8和金屬矽化物9。 使石夕膜2之表面上利用電漿氮化和利用臭氧系溶液氧化 之任一種方法，與上述之例如利用電漿氧化之方法相同 的，可以去除在半導體裝置之製作過程混入之金屬污染物 質。因此可以防止半導體裝置所具有之性能和可靠度之降 低0 13 312XP/發明說明書(補件)/94-02/93132342 200527587 實施形態2 . 本實施形態是在氮氣之環境氣體中進行退火。圖1 2至圖 1 4是圖1所示之位置Y - Y之概念剖面圖，順序地表示在S 0 I 基板上形成M0S裝置之過程。 第1，與實施形態1所記載之第1和第2步驟同樣的， 在S 0 I基板上形成各種膜，然後形成溝渠7 (圖3 )。這時要 考慮到在形成矽膜 2或氧化矽膜 3 ·多晶矽 4 ·氮化膜 5 之各個階段可能附著金屬污染物質，和在溝渠7之底面可 能附著金屬污染物質。 第 2，去除抗蝕劑樹脂 6，進行氮化。在該氮化時，在 8 0 0 °C至1 2 0 0 °C之氮氣環境氣體中，對矽膜2之表面進行 3 0秒至4小時之退火。利用此種方式，在溝渠7之露出之 矽膜2之表面，形成氮化矽膜1 5作為絕緣膜。因此，露出 在溝渠7之側面之部份之多晶矽4亦被氮化，用來形成氮 化矽膜2 3。在矽膜2或氧化矽膜3 ·多晶矽4 ·氮化矽膜5 之各個之界面之金屬污染物質，擴散·凝聚在矽膜2和氮 化矽膜1 5之界面，或氮化矽膜1 5之内部，成為金屬矽化 物9 (圖1 2 )。 與實施形態1同樣的，所形成之氮化矽膜1 5之厚度之 決定是依照附著在溝渠7之底面之金屬污染物質侵入到矽 膜2之深度，和金屬污染物質之凝聚位置。 第3，利用2 0 °C至1 8 0 °C之磷酸系溶液，去除在第2步 驟形成之氮化矽膜1 5。隨著該去除，金屬矽化物9亦被去 除，在溝渠7之矽膜2形成凹陷1 1。這時，對於在溝渠7 14 312XP/發明說明書(補件)/94-02/93132342 200527587 之側面露出之部份，於第1步驟形成之氮化矽膜5亦被磷 酸系溶液侵蝕。另外，氮化矽膜2 3亦被磷酸系溶液去除。 這時，氧化矽膜3因為不與磷酸系溶液反應，所以氧化矽 膜3之突出之形狀1 6呈現在溝渠7之側面（圖1 3 )。 在氮化矽膜1 5之去除時，亦可以使用2 0 °C至1 0 0 °C之 H F溶液。在此種情況亦同樣的可以去除金屬石夕化物9。 第4，進行氧化用來在露出到溝渠7之矽膜2之表面， 形成氧化矽膜1 2。因此，對於露出到溝渠7之側面之部份， 多晶矽4亦被氧化，用來形成氧化矽膜2 2。然後，沈積絕 緣材料，例如氧化矽膜1 3使其埋入到溝渠7而且覆蓋在氮 化石夕膜5之表面上。沈積在前者和後者之氧化碎膜13成為 連續（圖1 4 )。 在該氧化矽膜1 2之形成時，需要考慮可能在凹陷1 0發 生應力而產生龜裂。但是，因為埋入有氧化矽膜1 3之溝渠 7具有作為元件隔離用之構造之功能，所以龜裂之發生對 該功能不會成為問題。 第5，與實施形態1所記載之第6至8步驟同樣的，製 作半導體裝置。 當與半導體裝置之其他部份比較時，視為施加在溝渠7 之應力變大。因此，由於退火擴散到石夕膜2和氮化石夕膜1 5 之界面之金屬污染物質，變成易於殘留和凝聚在該界面。 另外，設定為3 0秒鐘至4小時之退火時間，被視為具有充 分之時間使金屬污染物質到達矽膜2和氮化矽膜1 5之界 面〇 15 312ΧΡ/發明說明書(補件)/94-02/93132342 200527587 例如對於F e或N i · C ο · C r，該等之金屬污染物質進行 擴散所必需之距離成為 0 . 1 m m之情況時，在 1 2 0 0 °C需要 1 . 2 2秒至1 8 . 3秒之擴散時間，在8 0 0 °C需要2 . 6 0秒至5 3 . 6 分之擴散時間。另外，在擴散所必需之距離為1 m m之情況 時，在1 2 0 0 °C需要2 . 0 3分至3 0 . 4分之擴散時間，在8 0 0 °C需要4. 3 4分至8 9 . 4小時之擴散時間。依照此種方式， 退火時間依照金屬污染物質之種類或溫度·擴散距離設定。 依照上述之内容，在 8 0 0 °C至 1 2 0 0 °C之氮氣環境氣體 中，以 3 0秒鐘至4小時對矽膜2之表面進行退火，區域 R 2中之金屬污染物質變成易於擴散到 R 1，凝聚在矽膜 2 和氮化矽膜15之界面。因此，可以去除在半導體裝置之製 作過程混入之金屬污染物質，可以防止半導體裝置所具有 之性能和可靠度之降低。 不只在對存在於矽膜2或氧化矽膜3 ·多晶矽4 ·氮化 石夕膜5之各個之界面之金屬污染物質進行去除之情況，在 對附著於溝渠7之底面之金屬污染物質進行去除之情況， 本實施形態之特徵中之在8 0 0 °C至1 2 0 0 °C之氮氣環境氣體 中進行退火非常有效。 在上述第2步驟中，亦可以在800 °C至1200 °C之氬氣/ 氧氣之環境氣體中，對露出到溝渠7之矽膜2之表面進行 退火。在此種情況，矽膜2之表面上被氧化用來形成作為 絕緣膜之氧化碎膜，和在碎膜2和氧化碎膜之界面，形成 微細之凹凸。因此，容易殘留在該處之金屬污染物質，凝 聚在氧化矽膜和矽膜2之界面，或氧化矽膜之内部，成為 16 312XP/發明說明書(補件)/94-02/93132342 200527587 金屬石夕化物9。然後，在第3步驟，利用HF系溶 除氧化石夕膜和金屬石夕化物9。 實施形態3 . 在本實施形態中，對溝渠内部進行蝕刻。圖1丨 是圖1所示之位置Y - Y之概念剖面圖，順序地表 基板上形成M0S裝置之過程。 第1，與實施形態1所記載之第1和第2步驟 在S 0 I基板上形成各種之膜，然後形成溝渠7 (圖 可能在溝渠7之底面附著金屬污染物質。 第2，去除抗蝕劑樹脂6，使用2 0 °C至1 5 0 °C之 溶液，對露出在溝渠7之矽膜2之表面進行濕式 用此種方式可以去除附著在矽膜 2之金屬污染 如，在金屬污染物質之侵入到矽膜2之深度為1 0 r 情況時，利用濕式蝕刻去除之矽膜之厚度最好為 2 0 n m。氨過水系溶液亦蝕刻多晶矽4，所以成為； 側面之多晶矽4和矽膜2之各個之端面形成退縮 膜3在溝渠7之側面呈現突出之形狀1 4 (圖1 5 )。 第3，使露出在溝渠7之矽膜2之表面進行氧 形成氧化矽膜1 2。隨著該氧化，露出在溝渠7之 份之多晶矽4亦被氧化，用來形成氧化矽膜2 2 (圈 後，沈積絕緣材料，例如氧化碎膜1 3，使其埋入 和覆蓋在氮化碎膜5之表面上。沈積在前者和後 矽膜1 3成為連續（圖1 7 )。 第4，與實施形態1所記載之第6至第8步驟 液一起去 5至圖17 示在S 0 I 同樣的， 3 )。這時，
氨過水系 I虫刻。利 物質。例 im程度之 1 0 nm 至 溝渠7之 ，氧化矽 化，用來 側面之部 1 1 6 )。然 到溝渠7 者之氧化 同樣的，
312XP/發明說明書(補件)/94-02/93132342 17 200527587 製作半導體裝置。 使用氨過水系溶液，對露出在溝渠7之石夕膜2之表面進 行蝕刻，用來去除附著在溝渠7之底面之金屬污染物質。 因此，可以去除在半導體裝置之製作過程混入之金屬污染 物質，可以防止半導體裝置所具有之性能和可靠度之降低。 在上述第2步驟中，亦可以使用2 0 °C至1 5 0 °C氨水溶液， 或2 0 °C至1 5 0 °C之緩衝氟酸（B H F )溶液，2 0 °C至1 5 0 °C之氫 氧化鉀（K 0 Η )溶液等，對露出在溝渠7之矽膜2之表面進行 濕式蝕刻。在此種情況，可以獲得與上述之使用2 0 °C至1 5 0 °C之氨過水系溶液時同樣之效果。 在上述之實施形態1之第5步驟，實施形態2之第4步 驟，實施形態3之第3步驟，分別在溝渠7之露出之矽膜 2之表面形成氧化矽膜1 2，用來使矽膜2之溝渠7側之邊 緣部份2 5成為曲面狀（圖6，圖1 4，圖1 6)。利用此種方 式，在邊緣部2 5之成為角形時可能發生之電場集中可以減 小。因此，可以防止半導體裝置所具有之性能和可靠度之 降低。 上述之任一實施形態所說明者是未形成有氧化矽膜 12 之情況，但是例如經由形成氧化矽膜1 2可以避免電場之集 中 〇 實施形態4 . 在本實施形態中，以低溫進行退火。圖1 8至圖2 2是圖 1所示之位置Y - Y之概念剖面圖，順序地表示在S 0 I基板 上形成M0S裝置之過程。 18 312XP/發明說明書(補件)/94-02/93132342 200527587 第1，與實施形態1所記載之第1和第2步驟同樣的， 在S 0 I基板上形成各種膜，然後形成溝渠7 (圖3 )。這時， 需要考慮到在形成矽膜2或氧化矽膜3 ·多晶矽4 ·氮化矽 膜5之各個階段會附著金屬污染物質，和在溝渠7之底面 會附著金屬污染物質之可能性。 第 2，去除抗蝕劑樹脂 6，進行氧化，用來形成露出在 溝渠7之氧化矽膜8。因此，露出在溝渠7之側面之部份 之多晶矽4亦被氧化，用來形成氧化矽膜2 1 (圖1 8 )。然後， 沉積絕緣材料，例如氧化碎膜1 3使其埋入到溝渠7和覆蓋 在氮化矽膜5之表面上。沈積在前者和後者之氧化矽膜13 成為連續（圖1 9 )。 第3，利用C Μ P對在第2步驟形成之氧化矽膜1 3進行研 磨使其平坦，和使氮化矽膜5之表面全體露出（圖2 0 )。這 時，殘留在溝渠7之内部之氧化矽膜8，1 3，2 1成為隔離氧 化膜3 0。然後，去除氮化矽膜5和多晶矽4 (圖2 1 )。 第4，以6 0 0 °C以下之溫度，對在第3步驟所製作之半 導體裝置全體進行1小時以上之退火。利用此種方式，在 第1步驟混入之金屬污染物質凝聚在矽膜2和氧化矽膜8 之界面，成為金屬石夕化物17a，17b。金屬石夕化物17a之形 成是凝聚當溝渠7之形成時附著之金屬污染物質，和金屬 矽化物1 7 b之形成是使存在於矽膜2或矽氧化膜3 ·多晶 矽4 ·氮化矽膜5之各個之界面之金屬污染物質進行擴散· 凝聚（圖2 2 )。 第5，在氧化矽膜3，1 3，2 1之表面上沈積多晶矽5 0。然 19 312XP/發明說明書(補件)/94-02/93132342 200527587 後，與實施形態1之第8步驟同樣的製作半導體裝置。 在應力比半導體裝置之其他部份大之溝渠7，容易殘留 金屬污染物質。然後，凝聚在該處之金屬污染物質成為金 屬矽化物1 7 a，1 7 b。因此，進行裝置之動作之主要部份（區 域 R2)大多未存在有金屬污染物質，可以防止半導體裝置 所具有之性能和可靠度之降低。 在上述之半導體裝置之製作時，在需要於矽膜2形成井 區域之情況，亦可以在第3步驟和第4步驟之間，亦即在 圖2 1所示之狀態，從氧化矽膜3側，對矽膜2進行雜質之 植入，用來形成井區域。在此種情況，利用第4步驟所進 行之退火，被植入到井區域之雜質和金屬污染物質一起擴 散，井區域之雜質濃度有可能偏離設定值。因此，最好退 火後再調整井區域之雜質濃度。 當需要在矽膜2形成井區域之情況時，亦可以在第4步 驟之後，在上述矽膜2形成井區域。在此種情況不需要再 調整井區域之雜質濃度，藉以使步驟單純化。 在實施形態1之第7步驟（包含採用實施形態2之第4 步驟或實施形態3之第5步驟之情況），在去除氧化矽膜3 之前，使用本實施形態之第4步驟所說明之退火方法，可 以更有效的防止半導體裝置所具有之性能和可靠度之降 低。 在上述之任一實施形態中，亦可以在將絕緣材料 1 3埋 入到溝渠7之後，使露出在表面之絕緣材料1 3之氧化矽膜 2側成為曲面形狀。在圖2 3，例如對應到圖8，所示之情 20 312XP/發明說明書(補件)/94-02/93132342 200527587 況是使露出在表面之絕緣材料1 3之氧化矽膜 2側之部份 2 6成為曲面形狀。 在絕緣材料1 3之部份2 6成為曲面形狀之情況時，可以 使絕緣材料 1 3之部份 2 6對石夕膜 2之表面之傾斜變為和 緩。因此，形成閘極之處理變為容易。 【圖式簡單說明】 圖1是用來表示半導體裝置之概念平面圖。 圖2是用來表示實施形態1所說明之製造階段之半導體 裝置之剖面圖。 圖3是用來表示實施形態1所說明之製造階段之半導體 裝置之剖面圖。 圖4是用來表示實施形態1所說明之製造階段之半導體 裝置之剖面圖。 圖5是用來表示實施形態1所說明之製造階段之半導體 裝置之剖面圖。 圖6是用來表示實施形態1所說明之製造階段之半導體 裝置之剖面圖。 圖7是用來表示實施形態1所說明之製造階段之半導體 裝置之剖面圖。 圖8是用來表示實施形態1所說明之製造階段之半導體 裝置之剖面圖。 圖9是用來表示實施形態1所說明之製造階段之半導體 裝置之剖面圖。 圖1 0是用來表示實施形態1所說明之製造階段之半導體 21
312XP/發明說明補件)/94-02/93132342 200527587 裝置之剖面圖。 圖1 1是用來表示實施形態1所說明之被製造之半導體裝 置之剖面圖。 圖1 2是用來表示實施形態2所說明之製造階段之半導體 裝置之剖面圖。 圖1 3是用來表示實施形態2所說明之製造階段之半導體 裝置之剖面圖。 圖1 4是用來表示實施形態2所說明之製造階段之半導體 裝置之剖面圖。 圖1 5是用來表示實施形態3所說明之製造階段之半導體 裝置之剖面圖。 圖1 6是用來表示實施形態3所說明之製造階段之半導體 裝置之剖面圖。 圖1 7是用來表示實施形態3所說明之製造階段之半導體 裝置之剖面圖。 圖1 8是用來表示實施形態4所說明之製造階段之半導體 裝置之剖面圖。 圖1 9是用來表示實施形態4所說明之製造階段之半導體 裝置之剖面圖。 圖2 0是用來表示實施形態4所說明之製造階段之半導體 裝置之剖面圖。 圖2 1是用來表示實施形態4所說明之製造階段之半導體 裝置之剖面圖。 圖2 2是用來表示實施形態4所說明之製造階段之半導體 22 312XP/發明說明書(補件)/9^02/931323β 200527587 裝置之剖面圖。 圖 2 3 是用來表示絕緣材料和矽膜呈現曲面形狀之製造 階段之半導體裝置之剖面圖。 圖2 4用來表示實施形態1所說明之F e之溫度和擴散距 離之關係。 圖2 5用來表示實施形態1所說明之N i之溫度和擴散距 離之關係。 圖2 6用來表示實施形態1所說明之C 〇之溫度和擴散距 離之關係。 圖2 7用來表示實施形態1所說明之T i之溫度和擴散距 離之關係。 圖2 8用來表示實施形態1所說明之A 1之溫度和擴散距 離之關係。 圖2 9用來表示實施形態1所說明之C r之溫度與擴散距 離之關係。 【主要元件符號說明】 1 氧化矽基板 2 矽膜 3，8，1 2，1 3，1 5，2 1，2 2，2 3 氧化矽膜 4 多晶矽 5 氮化矽膜 7 溝渠 7 a 端面 9 金屬矽化物 23
312XP/發明說明書(補件)/94-02/93132342 200527587
10,1 1 凹 陷 14, 1 6 突 出 形 狀 17a, 17b 金 屬 矽 化 物 25 邊 緣 部 份 26 絕 緣 材 料 1 3之部份 40 氧 化 矽 膜 50 多 晶 矽 60 絕 緣 膜 70 金 屬 矽 化 物膜 R1 區 域 312XP/發明說明書(補件)/94-02/93132342 24

Claims (1)

  1. 200527587 十、申請專利範圍： 1 . 一種半導體裝置之製造方法，其包含如下步驟： (a )在氧化碎基板上之發膜上，順序地疊層氧化碎膜、多 晶碎和氣化碎膜， (b )對指定區域之上述氮化矽膜、上述多晶矽、上述氧化 矽膜和上述矽膜進行蝕刻，用來形成在上述矽膜中具有底 面之溝渠； (c )以6 0 0 °C以下之溫度，在露出到上述溝渠之上述矽膜 之表面形成絕緣膜； (d )去除上述絕緣膜；和 (e )將絕緣材料埋入到上述溝渠。 2.如申請專利範圍第1項之半導體裝置之製造方法，其 中上述步驟（c)是以200 °C至600 °C之溫度，使上述矽膜之 表面進行自由基氧化，電漿氧化或電漿氮化。 3 .如申請專利範圍第1項之半導體裝置之製造方法，其 中上述步驟（c )是使用臭氧系溶液，以2 0 °C至1 2 0 °C之溫度 使上述矽膜之表面氧化。 4. 一種半導體裝置之製造方法，其包含如下步驟： (a )在氧化矽基板上之矽膜上，順序地疊層氧化矽膜、 多晶矽和氮化矽膜； (b )對指定區域之上述氮化石夕膜、上述多晶石夕、上述氧 化矽膜和上述矽膜進行蝕刻，用來形成在上述矽膜中具有 底面之溝渠； (c )以8 0 0 °C至1 2 0 0 °C之溫度，進行3 0秒至4小時之退 25
    312XP/發明說明書(補件)/94-02/93132342 200527587 火，用來在露出到上述溝渠之上述矽膜之表面形成絕緣膜； (d )去除上述絕緣膜；和 (e )將絕緣材料埋入到上述溝渠。 5 .如申請專利範圍第4項之半導體裝置之製造方法，其 中上述步驟（c)之上述退火是在氮氣環境氣體中或氬氣/氧 氣環境氣體中進行。 6 .如申請專利範圍第1至5項中任一項之半導體裝置之 製造方法，其更在上述步驟（d )和上述步驟（e )之間，具備 在露出到上述溝渠之上述矽膜之表面形成氧化膜的步驟。 7 . —種半導體裝置之製造方法，其包含如下步驟： (a )在氧化矽基板上之矽膜上，順序地疊層氧化矽膜、 多晶矽和氮化矽膜； (b )對指定區域之上述氮化矽膜、上述多晶矽、上述氧 化矽膜和上述矽膜進行蝕刻，用來形成在上述矽膜中具有 底面之溝渠； (c )利用濕式蝕刻，將露出到上述溝渠之上述矽膜之表 面去除lnm至20nm之厚度；和 (d )將絕緣材料埋入到上述溝渠。 8 .如申請專利範圍第7項之半導體裝置之製造方法，其 中上述步驟（c )所進行之上述濕式蝕刻是使用氨過水系溶 液、氨溶液、緩衝氟酸溶液和氫氧化钟溶液之任一種，以 2 0 °C 至 1 5 0 °C 進行。 9 .如申請專利範圍第7或 8項之半導體裝置之製造方 法，其更在上述步驟（c )和上述步驟（d )之間具備，在露出 26 312XP/發明說明書(補件)/94-02/93 ] 32342 200527587 到上述溝渠之上述矽膜之表面形成氧化膜。 1 0 .如申請專利範圍第1至5、7及8項中任一項之 體裝置之製造方法，其更具備在將絕緣材料埋入到上 渠之步驟之後，以 6 0 0 °C以下之溫度進行 1小時以上 火的步驟。 1 1 .如申請專利範圍第1至5、7及8項中任一項之 體裝置之製造方法，其更具備在將絕緣材料埋入到上 渠之步驟之後，使露出到表面之上述絕緣材料之上述 成為曲面形狀的步驟。 1 2 . —種半導體裝置之製造方法，其包含如下步驟： (a )在氧化碎基板上之碎膜上，順序地疊層氧化石夕 多晶石夕和氮化石夕膜； (b )對指定區域之上述氮化石夕膜、上述多晶石夕、上 化矽膜和上述矽膜進行蝕刻，用來形成在上述矽膜中 底面之溝渠； (c)在露出到上述溝渠之上述矽膜之表面形成氧化J (d )將絕緣材料埋入到上述溝渠；和 (e )以6 0 0 °C以下之溫度進行1小時以上之退火。 1 3 .如申請專利範圍第1 2項之半導體裝置之製造方 其中，在上述步驟（e)之後，更具備在上述矽膜形成井 之步驟。 1 4 .如申請專利範圍第1 2或1 3項之半導體裝置之 方法，其更具備在將上述絕緣材料埋入到上述溝渠之 之後，使露出到表面之上述絕緣材料之上述矽膜側成 312XP/發明說明書(補件)/94-02/93132342 半導 述溝 之退 半導 述溝 矽膜 膜、 述氧 具有 法， 區域 製造 步驟 為曲 27 200527587 面形狀。
    312XP/發明說明書(補件)/9102/93 ] 3M42 28
TW093132342A 2003-11-06 2004-10-26 Manufacturing method of semiconductor device TWI250607B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003376639A JP2005142319A (ja) 2003-11-06 2003-11-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200527587A true TW200527587A (en) 2005-08-16
TWI250607B TWI250607B (en) 2006-03-01

Family

ID=34544369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093132342A TWI250607B (en) 2003-11-06 2004-10-26 Manufacturing method of semiconductor device

Country Status (5)

Country Link
US (1) US20050101070A1 (zh)
JP (1) JP2005142319A (zh)
KR (1) KR100654871B1 (zh)
CN (1) CN1311539C (zh)
TW (1) TWI250607B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482735B (zh) * 2009-09-30 2015-05-01 Tokuyama Corp Method for preventing metal contamination of polysilicon

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887223A (zh) * 2014-03-12 2014-06-25 上海华力微电子有限公司 降低炉管工艺金属污染的方法
JP6246664B2 (ja) 2014-06-04 2017-12-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2016134614A (ja) 2015-01-22 2016-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2021129042A (ja) * 2020-02-14 2021-09-02 キオクシア株式会社 半導体装置およびその製造方法
CN113257734B (zh) * 2021-04-30 2023-06-23 北海惠科半导体科技有限公司 半导体器件及其制作方法和芯片

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2955459B2 (ja) * 1993-12-20 1999-10-04 株式会社東芝 半導体装置の製造方法
JPH08340044A (ja) * 1995-06-09 1996-12-24 Rohm Co Ltd 半導体装置及びその製造方法
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
JP3296229B2 (ja) * 1997-01-21 2002-06-24 株式会社デンソー 半導体装置の製造方法
US5817566A (en) * 1997-03-03 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Trench filling method employing oxygen densified gap filling silicon oxide layer formed with low ozone concentration
JPH113936A (ja) * 1997-06-13 1999-01-06 Nec Corp 半導体装置の製造方法
US5783476A (en) * 1997-06-26 1998-07-21 Siemens Aktiengesellschaft Integrated circuit devices including shallow trench isolation
KR100268453B1 (ko) * 1998-03-30 2000-11-01 윤종용 반도체 장치 및 그것의 제조 방법
TW426874B (en) * 1998-10-14 2001-03-21 United Microelectronics Corp Method for cleaning a semiconductor wafer
JP2000164569A (ja) * 1998-11-25 2000-06-16 Nec Corp 半導体装置の製造方法
TW461025B (en) * 2000-06-09 2001-10-21 Nanya Technology Corp Method for rounding corner of shallow trench isolation
US6627484B1 (en) * 2000-11-13 2003-09-30 Advanced Micro Devices, Inc. Method of forming a buried interconnect on a semiconductor on insulator wafer and a device including a buried interconnect
US6879000B2 (en) * 2003-03-08 2005-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation for SOI chip with multiple silicon film thicknesses
US6864152B1 (en) * 2003-05-20 2005-03-08 Lsi Logic Corporation Fabrication of trenches with multiple depths on the same substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482735B (zh) * 2009-09-30 2015-05-01 Tokuyama Corp Method for preventing metal contamination of polysilicon
US9828250B2 (en) 2009-09-30 2017-11-28 Tokuyama Corporation Method of preventing polysilicon from being contaminated with metals

Also Published As

Publication number Publication date
JP2005142319A (ja) 2005-06-02
TWI250607B (en) 2006-03-01
CN1614762A (zh) 2005-05-11
KR100654871B1 (ko) 2006-12-11
CN1311539C (zh) 2007-04-18
KR20050043622A (ko) 2005-05-11
US20050101070A1 (en) 2005-05-12

Similar Documents

Publication Publication Date Title
TW388100B (en) Semiconductor deivce and process for producing the same
TW396635B (en) Method of fabricating a field-effect transistor utilizing an soi substrate
TWI239050B (en) Isolation trench with nitrogen-containing liner and methods of manufacture
JP2007173383A (ja) トレンチ素子分離領域の形成方法、窒化シリコン膜ライナーの形成方法、半導体装置の製造方法
TW200416942A (en) Semiconductor device having STI without divot and its manufacture
JPH03283636A (ja) 半導体基板の製造方法
TW544746B (en) Semiconductor device with trench isolation and fabrication method thereof
TW200527587A (en) Manufacturing method of semiconductor device
TW200401406A (en) Semiconductor integrated circuit and method of fabricating the same
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
JP2005150522A (ja) 半導体装置及びその製造方法
JP3877672B2 (ja) 半導体装置の製造方法
JP2005109285A (ja) 半導体デバイス
TWI231563B (en) Semiconductor device fabricating method
JP5353174B2 (ja) 半導体装置の製造方法
JP2005142319A5 (zh)
JP2007234740A (ja) 半導体装置の製造方法
JP2004363121A (ja) 半導体装置の製造方法
JP2007073899A (ja) 半導体装置の製造方法
JP3855638B2 (ja) 半導体装置の製造方法
TWI267914B (en) Method of manufacturing semiconductor device
JP5003857B2 (ja) 半導体装置の製造方法
JP2003258082A (ja) 半導体装置の製造方法
JP2000307089A (ja) ＳｉＣ層を有する基板の製造方法
TW578237B (en) Process for preventing formation of voids in a trench structure

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees