TW200421523A - Method of forming a shallow trench isolation structure - Google Patents

Method of forming a shallow trench isolation structure Download PDF

Info

Publication number
TW200421523A
TW200421523A TW92107822A TW92107822A TW200421523A TW 200421523 A TW200421523 A TW 200421523A TW 92107822 A TW92107822 A TW 92107822A TW 92107822 A TW92107822 A TW 92107822A TW 200421523 A TW200421523 A TW 200421523A
Authority
TW
Taiwan
Prior art keywords
layer
shallow trench
silicon nitride
patent application
oxide layer
Prior art date
Application number
TW92107822A
Other languages
English (en)
Other versions
TWI284381B (en
Inventor
Cheng-Shun Chen
Shu-Ya Hsu
Cheng-Chen Hsueh
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW92107822A priority Critical patent/TWI284381B/zh
Publication of TW200421523A publication Critical patent/TW200421523A/zh
Application granted granted Critical
Publication of TWI284381B publication Critical patent/TWI284381B/zh

Links

Landscapes

  • Element Separation (AREA)

Description

200421523
發明所屬之技術領域 本發明係提供 溝邊角之淺溝隔離 —種淺溝隔離方法,尤指一種保護淺 方法。 先前技術 在半導體製程中,為了使晶片上各個電子元件之間 擁有良好的隔離’以避免元件相互干擾而產生短路現 象’一身又皆採用區域氧化法(1 〇 c a 1 i z e d 〇 X i d a t i 〇 η isolation,LOCOS)或是淺溝隔離方法來進行隔離與保 護。由於LOCOS製程中產生的場氧化層(field oxide)所 佔據晶片的面積太大,且生成過程會伴隨鳥嘴(bird,s beak)現象的發生,因此目前線寬在〇· 25// m以下的半導 體製程幾乎都採用淺溝隔離方法。淺溝隔離方法是在晶 片表面的各元件間製作一淺溝並填入絕緣物質以產生電 性隔離的效果。 請參考圖一至圖三,圖一至圖三為習知半導體製程 中的淺溝隔離方法示意圖。如圖一所示,一半導體晶片 10包含有一石夕基底12,一石夕氧層(silicon oxide)l 4設於 石夕基底1 2之上,以及一氮化石夕層(silicon nit ride)l 6沉 積於矽氧層1 4之上。矽氧層1 4以及氮化石夕層1 6是分別用 來做為後續製程的墊氧化層(p a d ο X i d e )以及罩幕
第7頁 200421523 五、發明說明(2) (m a s k )。習知製作淺溝隔離的方法是先利用微影 (photolithography)及蝕刻(etching)等製程,在半導體 晶片1 〇表面上之一預定區域内形成淺溝1 8,並使淺溝1 8 穿過氮化矽層1 6以及矽氧層1 4深入矽基底丨2中至一定深 度。 隨後如圖二所示,由於隔離淺溝18的表面經過蝕刻 之後’巧月b形成部份的晶格缺陷’因此再利用一氧化製 程’於一 8 0 0 °C至1 〇 〇 〇 °C的高溫爐管中,進行一通入純 氧氣的乾式氧化或是通入氧氣以及水蒸氣的濕式氧化, 以於隔離淺溝1 8内之石夕基底1 2表面形成一襯氧化層 (liner oxide layer)22〇 然後如圖三所示,利用化學氣相沉積法(chemical vapor dep〇siti〇n,CVD)在半導體晶片10表面均勻地形 成一層介電層2 0並填滿淺溝1 8,用來作為絕緣物質,使 淺溝18達到隔離電性的效果乂接著再進行一平坦化製 程’利用化學機械研磨(chemical mechanical polishing’簡稱CMp),去除一部份之介電層2〇。最後利 用習知之化學溶液,例如熱磷酸,完全去除氮化矽層 1 6 ’僅剩下矽氧層1 4以及淺溝1 8内的介電層2 0,完成淺 溝隔離製ί呈。在某些情形下,完成淺溝隔離之半導體晶 片1 0需再進行一次以上的氫氟酸浸泡清洗,以去除矽氧 層14。
200421523 五、發明說明(3) 然而在後續之氫氟酸溶液浸泡清洗製程中,淺溝邊 角區域2 3極容易受到風氟酸的非等向性(a n i s 〇 t r 〇 p i c) 蝕刻,而降低淺溝隔離的電性隔離效果,進而降低產品 功能。因此,如何保護淺溝邊角區域以避免其受到氫氟 酸等清洗溶液的非等向性侵蝕,實為一刻不容緩的重要 課題。 發明内容 因此本發明之主要目的在於提供一種形成淺溝隔離 方法,以解決上述問題。 在本發明的最佳實施例中,一基底上包含有一矽氧 層、一氮化矽層設於該矽氧層之上,以及至少一淺溝設 於該基底表面並穿過該氮化矽層以及該石夕氧層而深入該 基底至一預定深度。本發明製作方法是先於7 〇 〇°c至1200 C之溫度與5至1 00毫托耳(m —torr)之壓力環境下,進 行一歷時約3 0至3 6 0秒之含有氧自由基以及氫氧自由基之 氧化裝程,以氧化該淺溝之一底面與一内壁而於該淺溝 之該底面與該内壁上形成一用作一襯氧化層之氧化物 層’並同時氧化該氮化石夕層表面而於該氮化石夕層表面形 成一氧化矽層。接著進行一高密度電漿化學氣相沈積 (high-density plasma chemical vapor deposition,
200421523 五、發明說明(4) HDPCVD)製程,以沈積一絕緣層覆蓋於該氮化矽層之上, 並且填滿該淺溝。之後進行一化學機械研磨(c h e m i c a 1 mechanical polishing, CMP)製程,研磨該絕緣層直到 暴露出該氮化矽層,使用高溫磷酸製程將該氮化矽層去 除,而使殘留之該氧化層於該淺溝之邊角區域(corner region)形成一邊角保護層(corner pr〇tection layer)0 由於本發明之製作方法可以於淺溝之邊角區域形成 一邊角保護層,因此在後續的氫氟酸溶液浸泡清洗製程 中’可以避免該淺溝邊角區域受到氫氟酸的非等向性蝕 刻,確保淺溝隔離製程的電性不受到負面的影響,相對 延長產品壽命。 實施方式 請參考圖四至圖七,圖四至圖七為本發明形成保護 淺溝邊角之淺溝隔離之方法示意圖。如圖四所示,一半 導體晶片30包含有一基底32,一石夕氧(silicon oxide)層 3 4設於基底3 2之上,以及一氮化石夕層(silicon nitride 3 6沉積於矽氧層3 4之上,以及至少一淺溝3 8設於基底3 2 表面並穿過氮化矽層3 6以及矽氧層3 4而深入基底3 2至一 預定深度,一般為數千埃左右。石夕氧層34以及氮化矽層 3 6是分別用來做為後續製程的墊氧化層以及罩幕。淺溝
第10頁 200421523 五、發明說明(5) ; 3 8側壁與淺溝周圍之基底32表面轉角交接處即為淺溝邊 角區域3 3。
首先如圖五所示,進行一含有氧自由基以及氫氧自 由基之氧化製程,以於氮化矽層3 6表面形成一氧化層 (oxide layer)42,並同時在淺溝38表面形成一厚度係介 於3 0至3 5 0埃(angstrom, A )之襯氧化層44。在本發明· 之較佳實施例中,該含有氧自由基以及氫氧自由基之氧 化製程係為一於一低壓環境下進行之現場自由基形成 (in-situ radical generation technology )¾ ^ 〇 接著 如圖六所示,進行一高密度電漿化學氣相沈積 W (high-density plasma chemical vapor deposition, HDPCVD)製程,以沈積一絕緣層(is〇iati〇n」ayer)4〇, 覆蓋於氮化矽層3 6與氧化層4 2之上,並且填滿淺溝3 8。 最後,如圖七所示,進行一化學機械研磨(chemical mechanical pol i shi ng,CMP)製程,研磨絕緣層4〇以及 乳化層4 2直到暴露出氣化石夕層3 6,並利用熱碟酸進行一 屋钱刻製知以去除氣化带層3 6 ’而使殘留之氧化層4 4於 該淺溝之邊角區域(corner region)形成一邊角保護層 (corner protection layer)46之,以完成本發明、^製作 姗灸
200421523 五、發明說明(6) 3 3形成一邊角保護層4 6,可以在後續的清洗製程中有效 避免淺溝邊角區域33受到氫氟酸或其它蝕刻溶液之非等 向性侵餘。 以上所述僅本發明之較佳實施例,凡依本發明申請 專利範圍所做之均等變化與修飾,皆應屬本發明專利之 涵蓋範圍。
第12頁 200421523 圖式簡單說明 圖示之簡單說明 圖一至圖三為習知半導體製程中的淺溝隔離方法示 意圖。 圖四至圖七為本發明形成保護淺溝邊角之淺溝隔離 之方法示意圖。 圖式之符號說明 10 半 導 體 晶 片 12 矽 基 底 14 矽 氧 層 16 氮 化 矽 層 18 淺 溝 20 介 電 層 2 2 襯 氧 化 層 23、33 淺 溝 邊 角區域 30 半 導 體 晶 片 32 基 底 34 矽 氧 層 36 氮 化 矽 層 3 8 淺 溝 40 絕 緣 層 42 氧 化 層 44 襯 氧 化 層 4 6 邊 角 保 護 層

Claims (1)

  1. 200421523 六、申請專利範圍 1. 一 種形成淺溝隔離(shal low trench isolation, ST I)的方法,該方法包含有下列步驟·· 提供一基底,其上形成有至少一矽氧層(si 1 icon oxide layer)、一氮化石夕層(silicon nitride 1 ayer)ti 於該矽氧層之上,以及至少一淺溝設於該基底表面並穿 過該氮化矽層以及該>5夕氧層而深入該基底至一預定深 度; 進行一含有氧自由基以及氫氧自由基之氧化製程, 以於該氮化矽層表面及該淺溝渠之側邊形成一氧化層 (oxide layer); 進行一化學氣相沈積(CVD)製程,以沈積一絕緣層 (isolation layer)覆蓋於該氮化矽層之上,並且填滿該 淺溝;以及 進行一化學機械研磨(chemical mechanical pol ishing,CMP)製程,研磨該絕緣層直到暴露出該氮化 矽層,並使用一高溫磷酸製程將該氮化矽層去除,而使 殘留之該氧化層於該淺溝之邊角區域(corner regi〇n)形 成一邊角保護層(corner protection layer); 其中該邊角保護層可避免該淺溝邊角區域受到氫氟 酸的非等向性(an i so t r op i c)钱刻。 2. 如申請專利範圍第1項之方法,其中該CVD製程係包 含有一高密度電漿化學氣相沈積(high-density piasma chemical vapor deposition’ HDPCVD)製程、一次大氣
    200421523 六、申請專利範圍 壓化學氣相沈積(sub-atmospheric chemical vapor deposition,SACVD)製程或一低壓化學氣相沈積 (low-pressure chemical vapor deposition, LPCVD) 製程。 3· 如申請專利範圍第1項之方法,其中該含有氧自由基 以及氫氧自由基之氧化製程係包含有一現場自由基成長 - (i η - s i t u r a d i c a 1 g e n e r a t i ο η )製程或一導入一反應室 之現場自由基成長(ex - s i t u rad i ca 1 genera t i on )製 程。 a 4 · 如申請專利範圍第3項之方法,其中該含有氧自由基 以及氫氧自由基之氧化製程係於7 0 0°C至1 2 0 0°C之溫度與 5至1 0 0毫托耳(m-torr)之壓力環境下進行,歷時約30 至36 0秒。 5 ·如申請專利範圍第1項之方法,其中該含有氧自由基 以及氫氧自由基之氧化製程同時在該淺溝表面形成一襯 氧化層。 6 ·如申請專利範圍第5項之方法,其中該襯氧化層之厚 · 度係介於30至350埃(angstrom, A ) 丁 7 ·如申請專利範圍第1項之方法另包含有進行至少一次
    第15頁 200421523 六、申請專利範圍 之氫氟酸溶液浸泡清洗製程。 8. 如申請專利範圍第1項之方法,其中該氮化砍層係使 用一高溫磷酸製程而去除。 9. 如申請專利範圍第1項之方法,其中非等向性蝕刻係 由用於各種氧化層之蝕刻液所造成。
TW92107822A 2003-04-04 2003-04-04 Method of forming a shallow trench isolation structure TWI284381B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW92107822A TWI284381B (en) 2003-04-04 2003-04-04 Method of forming a shallow trench isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW92107822A TWI284381B (en) 2003-04-04 2003-04-04 Method of forming a shallow trench isolation structure

Publications (2)

Publication Number Publication Date
TW200421523A true TW200421523A (en) 2004-10-16
TWI284381B TWI284381B (en) 2007-07-21

Family

ID=39455092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92107822A TWI284381B (en) 2003-04-04 2003-04-04 Method of forming a shallow trench isolation structure

Country Status (1)

Country Link
TW (1) TWI284381B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114406628A (zh) * 2022-03-30 2022-04-29 中国矿业大学(北京) 地铁预埋槽道加工工艺

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114406628A (zh) * 2022-03-30 2022-04-29 中国矿业大学(北京) 地铁预埋槽道加工工艺

Also Published As

Publication number Publication date
TWI284381B (en) 2007-07-21

Similar Documents

Publication Publication Date Title
US7229896B2 (en) STI process for eliminating silicon nitride liner induced defects
US20080090379A1 (en) Nitridation of STI Fill Oxide to Prevent the Loss of STI Fill Oxide During Manufacturing Process
US7645678B2 (en) Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects
KR20110024629A (ko) 반도체 소자의 소자분리막 제조 방법
KR100567022B1 (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
TW567577B (en) Method of forming a post shallow trench isolation structure
US7754561B2 (en) Method for fabricating isolation film in semiconductor device
US7064072B1 (en) Method for fabricating trench isolation
TW200421523A (en) Method of forming a shallow trench isolation structure
US20120220130A1 (en) Method for fabricating semiconductor device
KR100702769B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR100869853B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR100787762B1 (ko) 디봇 개선을 위한 반도체 소자 제조 방법
KR20070049346A (ko) 반도체 소자의 소자분리막 형성방법
KR20020050762A (ko) 반도체장치의 소자격리방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
TWI538097B (zh) 半導體裝置的製造方法
KR100826791B1 (ko) 반도체 소자 제조 방법
KR20060076587A (ko) 반도체 소자의 소자분리막 형성방법
KR19990055195A (ko) 반도체 장치의 소자 분리막 형성방법
KR20030088235A (ko) 반도체 소자의 소자분리막 형성방법
KR20080062533A (ko) 반도체 소자의 소자분리막 형성방법
KR100619395B1 (ko) 반도체 소자 제조 방법
KR20120042045A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent