TWI284381B - Method of forming a shallow trench isolation structure - Google Patents

Method of forming a shallow trench isolation structure Download PDF

Info

Publication number
TWI284381B
TWI284381B TW92107822A TW92107822A TWI284381B TW I284381 B TWI284381 B TW I284381B TW 92107822 A TW92107822 A TW 92107822A TW 92107822 A TW92107822 A TW 92107822A TW I284381 B TWI284381 B TW I284381B
Authority
TW
Taiwan
Prior art keywords
layer
shallow trench
substrate
oxide layer
nitride layer
Prior art date
Application number
TW92107822A
Other languages
English (en)
Other versions
TW200421523A (en
Inventor
Cheng-Shun Chen
Shu-Ya Hsu
Cheng-Chen Hsueh
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Priority to TW92107822A priority Critical patent/TWI284381B/zh
Publication of TW200421523A publication Critical patent/TW200421523A/zh
Application granted granted Critical
Publication of TWI284381B publication Critical patent/TWI284381B/zh

Links

Landscapes

  • Element Separation (AREA)

Description

1284381 五、發明說明(1) 發明所屬之技術領域 淺 護 保 種 1 指 尤 法 方 0 ,隔 溝 淺。 種法 一方 供離 提隔 係溝 明淺 發之 本角 邊 溝 先前技術 在半導體製程中,為了使晶片上各個電子元件之間 擁有良好的隔離,以避免元件相互干擾而產生短路現 象’一般皆採用區域氧化法(10 c a 1 i z e d 〇 X i d a t i ο η isolation,LOCOS)或是淺溝隔離方法來進行隔離與保 遵。由於L 0 C 0 S製程中產生的場氧化層(f i e 1 d 〇 X i d e )戶斤 佔據晶片的面積太大,且生成過程會伴隨鳥嘴(bird,s beak)現象的發生,因此目前線寬在〇 25// m以下的半導 體製程幾乎都採用淺溝隔離方法。淺溝隔離方法是在晶 片表面的各元件間製作一淺溝並填入絕緣物質以產生電 性隔離的效果。 請參考圖一至圖三,圖一至圖三為習知半導體製程 中的淺溝隔離方法示意圖。如圖一所示,一半導體晶片 10包含有一矽基底12,一矽氧層(siiicon 〇xide)i4設於 石夕基底1 2之上,以及一氮化石夕層(s Hiconnitride)l 6沉 積於石夕氧層1 4之上。砍氧層1 4以及氮化;e夕層1 6是分別用 來做為後續製程的塾氧化層(pad 〇χ i de )以及罩幕
第7頁 1284381 五、發明說明(2) (mask)。習知製作淺溝隔離的方法是先利用微影 (photolithography)及餘刻(etching)等製程,在半導體 晶片1 0表面上之一預定區域内形成淺溝1 8,並使淺溝i 8 穿過氮化矽層1 6以及矽氧層1 4深入矽基底1 2中至一定深 度。 隨後如圖二所示,由於隔離淺溝1 8的表面經過蝕刻 之後’可此形成部份的晶格缺陷,因此再利用一氧化製 程,於一 800 °C至1 00 0 °C的高溫爐管中,進行一通入純 氧氣的乾式氧化或是通入氡氣以及水蒸氣的濕式氧化, 以於隔離淺溝1 8内之石夕基底1 2表面形成一概氧化層 (liner oxide 1 ayer)22 ° 然後如圖三所示,利用化學氣相沉積法(chemical vapor deposition, CVD)在半導體晶片1〇表面均勻地形 成一層介電層2 0並填滿淺溝1 8,用來作為絕緣物質,使 淺溝1 8達到隔離電性的效果。接著再進行一平坦化製 程,利用化學機械研磨(chemical mechanical polishing,簡稱CMP),去除一部份之介電層20。最後利 用習知之化學溶液,例如熱磷酸,完全去除氮化矽層 1 6,僅剩下石夕氧層1 4以及淺溝1 8内的介電層2 0,完成淺 溝隔離製程。在某些情形下,完成淺溝隔離之半導體晶 片10需再進行一次以上的氫氟酸浸泡清洗,以去除;ε夕氧 層14。
1284381 五、發明說明(3) 然而在後續之氫氟酸溶液浸泡清洗製程中,淺溝邊 角區域23極容易受到氫氟酸的非等向性(anisotropic) 蝕刻,而降低淺溝隔離的電性隔離效果,進而降低產品 功能。因此,如何保護淺溝邊角區域以避免其受到氫氟 酸等清洗溶液的非等向性侵蝕,實為一刻不容緩的重要 課題。 發明内容 因此本發明之主要目的在於提供一種形成淺溝隔離 方法,以解決上述問題。 在本發明的最佳實施例中,一基底上包含有一石夕氧 層、一氮化矽層設於該石夕氧層之上,以及至少一淺溝設 於該基底表面並穿過該氮化矽層以及該矽氧層而深入該 。基底至一預定深度。本發明製作方法是先於7 〇 〇 °c至1 2 0 〇 C之溫度與5至10 0毫托耳(1〇-1:〇]:]:)之壓力環境下,進 ,一歷時約3 0至3 6 0秒之含有氧自由基以及氫氧自由基之 氧化製程’以氧化該淺溝之一底面與一内壁而於該淺溝 之该底面與該内壁上形成一用作一襯氧化層之氧化物 層’並同日夺氧化該氮化矽層表面而於該氮化石夕層表面形 ^-氧化矽層。接著進行一高密度電漿化學氣相沈積 high-density plasma chemical vapor deposition,
1284381 五、發明說明(4) HDPCVD)製程,以沈積一絕緣層覆蓋於該氮化矽層之上, 並且填滿該淺溝。之後進行一化學機械研磨(chemical mechanical p〇i ishing,CMP)製程,研磨該絕緣層直到 暴露出該氮化矽層,使用高溫磷酸製程將該氮化石夕層去 除’而使殘留之該氧化層於該淺溝之邊角區域(corner regi〇n)形成一邊角保護層(corner protectiQn layer)。 成程蝕對 形製性相 域洗向, 區清等響 角泡非影 邊浸的的 之液酸面 溝溶氟負 淺酸氫到 於氣到受 以氮受不 可的域性 法續區電 方後角的 作在邊程 製此溝製 之因淺離 明,該隔。 發層免溝命 本護避淺壽 於保以保品 由角可確產 , ,長 一中刻延 實施方式 請參考圖四至圖七,圖四至圖七為本發明形成保護 淺溝邊角之淺溝隔離之方法示意圖。如圖四所示,一半 導體晶片3 0包含有一基底3 2,一石夕氧(s i 1 i c ο η ο X i d e )層 3 4設於基底3 2之上,以及一氮化石夕層(s i 1 i c ο η n i t r i d e ) 36沉積於矽氧層34之上,以及至少一淺溝38設於基底32 表面並穿過氮化矽層36以及矽氧層34而深入基底32至一 預定深度,一般為數千埃左右。;ε夕氧層3 4以及氮化矽層 3 6是分別用來做為後續製程的墊氧化層以及罩幕。淺溝
第10頁 1284381 五、發明說明(5) 3 8側壁與淺溝周圍之基底3 2表面轉角交接處即為淺溝邊 角區域3 3。 首先如圖五所示,進行一含有氧自由基以及氫氧自 由基之氧化製程,以於氮化矽層36表面形成一氧化層 - (oxide layer)42,並同時在淺溝38表面形成一厚度係介 · 於3 0至3 5 0埃(angstrom, A )之襯氧化層44。在本發明 之較佳實施例中,該含有氧自由基以及氳氧自由基之氧 一 化製程係為一於一低壓環境下進行之現場自由基形成 (in - situ radical generati ο n technology )技術。接著· 如圖六所示,進行一高密度電裂化學氣相沈積· (high-density plasma chemical vapor deposition, HDPCVD)製程,以沈積一絕緣層(isolation layer)40, 覆蓋於氮化矽層3 6與氧化層4 2之上,並且填滿淺溝3 8。 最後’如圖七所示,進行一化學機械研磨(chem i ca 1 mechanical pol i shing, CMP)製程,研磨絕緣層40以及 氧化層42直到暴露出氮化矽層36,並利用熱磷酸進行一 溼餘刻製程以去除氮化矽層36,而使殘留之氧化層44於 該淺溝之邊角區域(c 〇 r n e r r e g i ο η )形成一邊角保護層 (corner protection layer)46之,以完成本發明之製作 _ 方法。 - .......... .. ..... ' ...._. 相較於習知技術,本發明方法係於淺溝之邊角區域
第11頁 1284381 五、發明說明(6) 33形成一邊角保護層46,可以在後續的清洗製程中有效 避免淺溝邊角區域33受到氫氟酸或其它蝕刻溶液之非等 向性侵蝕。 以上所述僅本發明之較佳實施例,凡依本發明申請 專利範圍所做之均等變化與修飾,皆應屬本發明專利之 涵蓋範圍。
第12頁 1284381 圖式簡單說明 圖示之簡單說明 圖一至圖三為習知半導體製程中的淺溝隔離方法示 意圖。 圖四至圖七為本發明形成保護淺溝邊角之淺溝隔離 之方法示意圖。 圖式之符號說明 10 半導體晶片 14矽氧層 18淺溝 2 2 概氧化層 30 半導體晶片 34矽氧層 38淺溝 42氧化層 46 邊角保護層
2 6 lx 1A 0 3 2 2 3 3 2 6 0 4 3 3 4 4 石夕基底 氮化矽層 介電層 -淺溝邊角區域 基底 氮化石夕層 絕緣層 襯氧化層
第13頁

Claims (1)

1284381 六、申請專利範圍 、1. 一種形成淺溝隔離(shallow trench isolation, ST I )的方法,該方法包含有下列步驟: 提供一基底,其上形成有至少一矽氧層(si 1 icon oxide layer)、一氮化矽層(si 1 icon nitride layer)設 於該石夕氧層之上,以及至少一淺溝設於該基底表面並穿 過該氮化矽層以及該石夕氧層而深入該基底至一預定深 度; 進行一含有氧自由基以及氫氧自由基之氧化製程, 以於該氮化砂層表面及該淺溝渠之側邊形成一氧化層 (ox i de 1 ayer); 進行一化學氣相沈積(CVD)製程,以沈積一絕緣層 (i s ο 1 a t i ο η 1 a y e r )覆蓋於該氮化石夕層之上,並且填滿該 淺溝;以及 進行一化學機械研磨(chemical mechanical polishing, CMP)製程,研磨該絕緣層直到暴露出該氮化 矽層,並使用一高溫磷酸製程將該氮化矽層去除,而使 殘留之該氧化層於該淺溝之邊角區域(c 〇 r n e r r e g i ο η)形 成一邊角保護層(corner protect i on 1 ay er ); 其中該邊角保護層可避免該淺溝邊角區域受到氫氤 酸的非等向性(a n i s 〇 t r 〇 p i c)钱刻。 2· 如申請專利範圍第1項之方法,其中該(^0製程係包 含有一南密度電讓化學氣相沈積(h i gh-density plasma chem i ca 1 vapor depos i t i on ’ HDPCVD)製程、一次大氣
1284381 六、申請專利範圍 壓化學氣相沈積(sub-a tmospher i c chem i ca 1 vapor deposition,SACVD)製程或一低壓化學氣相沈積 (low-pressure chemical vapor deposition5 LPCVD) 製程。 3 ·如申請專利範圍第1項之方法,其中該含有氧自由基 以及款氧自由基之氧化製程係包含有一現場自由基成長 (in-situ radical generation)製程或一導入一反應室 之現場自由基成長(ex —Situ radical generati〇n)製 4 · 申請專利範圍第3項之方法,其中該含有氧自由基 以及氫氧自由基之氧化製程係於7 〇 〇°c至1 2 0 〇°C之溫度與 5至10 0毫托耳(m-torr)之壓力環境下進行,歷時約30 至36 0秒。 5 · ^申請專利範圍第1項之方法,其中該含有氧自由基 以及氫氧自由基之氧化製程同時在該淺溝表面形成一襯 氧化層。 δ·如申請專利範圍第5項之方法,其中該襯氧化層之厚 度係介於3 0至3 5 0埃(a n g s f r 〇 m,a )。 7·如申請專利範圍第1項之方法另包含有進行至少一次
第15頁 1284381 六、申請專利範圍 之氫氟酸溶液浸泡清洗製程。 8. 如申請專利範圍第1項之方法,其中該氮化矽層係使 用一高溫磷酸製程而去除。 9. 如申請專利範圍第1項之方法,其中非等向性蝕刻係 由用於各種氧化層之蝕刻液所造成。 鵪
第16頁
TW92107822A 2003-04-04 2003-04-04 Method of forming a shallow trench isolation structure TWI284381B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW92107822A TWI284381B (en) 2003-04-04 2003-04-04 Method of forming a shallow trench isolation structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW92107822A TWI284381B (en) 2003-04-04 2003-04-04 Method of forming a shallow trench isolation structure

Publications (2)

Publication Number Publication Date
TW200421523A TW200421523A (en) 2004-10-16
TWI284381B true TWI284381B (en) 2007-07-21

Family

ID=39455092

Family Applications (1)

Application Number Title Priority Date Filing Date
TW92107822A TWI284381B (en) 2003-04-04 2003-04-04 Method of forming a shallow trench isolation structure

Country Status (1)

Country Link
TW (1) TWI284381B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114406628B (zh) * 2022-03-30 2022-07-01 中国矿业大学(北京) 地铁预埋槽道加工工艺

Also Published As

Publication number Publication date
TW200421523A (en) 2004-10-16

Similar Documents

Publication Publication Date Title
KR101003494B1 (ko) 메모리 소자의 소자분리 구조 및 형성 방법
US7491563B2 (en) Nitridation of STI fill oxide to prevent the loss of STI fill oxide during manufacturing process
TW200847328A (en) Method for preparing a shallow trench isolation
KR20070029851A (ko) 반도체소자의 트렌치 소자분리 방법
CN100449729C (zh) 浅沟槽隔离结构的形成方法
TW567577B (en) Method of forming a post shallow trench isolation structure
TWI321813B (zh)
US20080160716A1 (en) Method for fabricating an isolation layer in a semiconductor device
US7064072B1 (en) Method for fabricating trench isolation
US20080160721A1 (en) Method For Fabricating Isolation Film In Semiconductor Device
TWI284381B (en) Method of forming a shallow trench isolation structure
TW578254B (en) Method of eliminating leakage current of shallow trench isolation
JP4756926B2 (ja) 素子分離構造部の製造方法
KR20110024513A (ko) 반도체 소자 제조 방법
KR100869853B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR100826791B1 (ko) 반도체 소자 제조 방법
TW465020B (en) Manufacturing method for shallow trench isolation
KR20070113861A (ko) 플래쉬 메모리 소자의 소자분리막 제조 방법
TW200919629A (en) Method of forming semiconductor isolation structure
KR20120042045A (ko) 반도체 소자의 제조 방법
TW544807B (en) Method for forming shallow trench isolation
TWI223865B (en) Method of fabricating a shallow trench isolation
US7067390B2 (en) Method for forming isolation layer of semiconductor device
KR100782789B1 (ko) 반도체 소자의 제조 방법
TWI249809B (en) Method for improving reliability of STI

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent