TW200417189A - Communication apparatus with failure detect function - Google Patents
Communication apparatus with failure detect function Download PDFInfo
- Publication number
- TW200417189A TW200417189A TW092118820A TW92118820A TW200417189A TW 200417189 A TW200417189 A TW 200417189A TW 092118820 A TW092118820 A TW 092118820A TW 92118820 A TW92118820 A TW 92118820A TW 200417189 A TW200417189 A TW 200417189A
- Authority
- TW
- Taiwan
- Prior art keywords
- time base
- signal
- mentioned
- circuit
- time
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
200417189 五、發明說明(l) '-- 【發明所屬之技術領域】 本發明係關於一種通信裝置,特別是有關於一種通信 裝置的故障檢測。 【先前技術】 在近年來的各種高速通信規格中,隨著高傳輸率,傳 輸資料的時基誤差成分也跟著提高。為了因應此種高速、 高時基誤差的資料,在通信設備上,使CDR(n〇ck Data Recovery)電路、彈性緩衝器(Elasticity Buffer)這一類 用來使外部資料和内部時基同步的電路有高速的動作,使 其構造變得複雜。 例如’在用來連接PC(personai Computer)和周邊設 備的正統標準最新串列介面之通信規格亦即U $ b 2.OCUniversal Serial Bus Specification Revision 2. 〇)中,規定了 48 0MBPS(Mega-Bits Per Second)的高速串
列通信。實現此種通信規格的通信裝置構造例揭示於USB 2.0 Transceiver Macrocell Interface (UTMI)
Specification Version 1.05 March 29, 2001 的第2 圖 中。 —另一方面,此種傳輸率(頻率)、傳輪時基誤差成分等 多藉由規格來嚴密規定,通信裝置是否滿足USB 2· 〇等高 速通信規格所要求的傳輸率及傳輸時基誤差成分,需要充 分測試才知道。不過,此時需要可進行與傳輸率對應之高 頻動作的高價位測試裝置,於是變成通信裝置本身的製造 成本提高的原因。 ZUU41 /Ιδν 五、發明說明(2) 另夕卜 及傳信機的=平6 —3 1 1 2 08號公報可知,在内建收信機 回送動作Α ^彳"衣置中’作為一般的測試方式,有所謂以 之傳信機^ Ϊ Ϊ的測試方式,其以本身之收信機接收本身 可在不命I 的傳彳§信號來進行測試。藉由回送動作, 便宜的通信Jt南價位之測試裝置的情況下,執行 所要求的傳i率及;ί :!j其來知道是否滿足高速通信規格 不過,手及得輸日寸基誤差成分。 的通信i置ΐ過ΐ戶:習知傳信機和收信機於同-時基動作 時基誤差、相位Ξ化:ί ΐ作’ 4存在著頻率誤差、傳輪 些接近實際USB "^彳§號的波形變化(工作比等)這 的異常檢測動作尤其曰作條件下,不'可能進行通信裝置 時基誤差、波形變化及相位J::::些頻率誤差、傳輪 同Ϊ:!基資料復原電路、彈性緩衝料和内部時基 达動作中’實際上無法進行異常檢剩:m習知的回 因此,不可缺少—種可施加且 誤是、波形變化及相位變化之USB資料的率」=、傳輪時基 置,於是,產生了通信襄置之製造、Ύ速測試襄 另外,在習知的通信裝置中,包^ ^ =的問題。 地測試USB通信資料的時基誤差成分一裝置,其可定量 作檢測傳信機的波形品質(時基誤差=以s ’使用回送動 變得困難。因此,需要使用高'"高 分)是否在規格内就 信機的波形品質是否在規格内,、此點、测試裝置來檢測傳 高,進而導致通信裝置的製造成本提^起測試成本的提
2〇75-5763-PF(Nl).ptd 第6頁 200417189 ----—— 五、發明說明(3) 再者,在習知的通信裝置 綮要將 多位元低速的收信資料及傳信二回送動作時:部。 為此’需要設置許多信號輸信二;裝置 的成本增高。 線路,此點導致通仏 出和收』機ΐ二★直接連結傳信機: 常,相較:藉二雙=:^否〜雙工通信來檢測是否異 間較長,⑪是此點也導致通^ =情況,檢測的時 發明内容: 展置的製造成本提高。 為解決這類問題,本發明 置,其藉由測試成本較低的回在-種通信裝 誤差、傳輸時基誤差、時基 J作,在接近附加有頻率 作的通信狀態下,可檢測出:…匕之實際^ 本發明的另一目的在提機是否異常。 形成份)並包括一Λ Λ 傳信機的時基誤差成分α 信號數目的構造。丁該檢測時可減少引至外部之 在丰本發明^又一目的在提供一種通信裝置,其包括可 工通信裝置中執行高速測試的構造。 =發明之通信裝置包括:傳信機,其具有和傳信 二二作且將傳信資料轉換為傳信信號的編碼器電‘·二 ‘ i料:i有和收信時基同步動作且將收信信;轉換為收 貝枓的解碼器電路;及時基供應選擇電路,盆护制 m 第7頁 2075-5763-PF(Nl).ptd 200417189 五、發明說明(4) 2信機及上述收信機供應上述傳信時基及上
”況、上述時基供應選擇電路包括:時基 5寺J 8士篡产咕Γ 時基调變電路,其產生以上述内邻 日守基k號為基準來強制施加頻率 乩内4 差及波形變化中至少”一、:位變⑯、時基誤 4基供應選擇電路在正常動作時,將上述内料 m:為士述傳信時基及上述收信時基來共用供 7 .... ± 在回达動作時,作為上述内部時基作妒、 基及上述收信時基的-邊來供應,ϋ且;為°上 ::r信[上述傳信時基及上述收信時基的另i ” 另一通信裝置包括:傳信機,其具有和時基 ϊ:ίΓΐ將傳信資料轉換為傳信信號的編碼器電 換編資料的解碼器電路;時基ίΠΓΓ:;;? 述%基信號相同的頻率且產t # "" 上 號.及砗其n、BI 2 數個相位互異的時基信 nf卢之i;:邊2:電❻,“回送動作時]艮據上述收 i 上述複數個時基信號之偏移邊緣的相 :比㈣之偏移*’測試上述傳信機所產生的時基誤 本發明之又一· π 點,其可和其他通信;:交;^通信節點及測試通信節 K :傳信信號並將之輪出至上述通信節點T ㈣機’其轉換輸入至收信節點的收信信號並輸出收信資
2075-5763-PF(Nl).ptd 200417189 五、發明說明(5) 料;及信號開關,其用來在… 乂〜 節點這一邊和上述收信節點述通#節點及 其中,在第-測試模式時 間選擇性地形 點及通信節點之間,分別幵〈中上述通信骏置 及各個其他通信裝置之中信號線路’在 模式時,於本身的測試通传〜述信號開關在 線路。 °即點和收信節點 於是,本發明的主要優點、 信機及傳信機的一邊和内部奸為’在通信裝 外使收信機及傳信機的另一 ^基同步動作’ 誤差、相位變化、波形變化及和對内部日守基 調變時基信號同步動作。所以,卷表 f 試裝置來檢測接近實際動作之二可不使用高 否異常,而藉由回送動作來勃二心h ° 轨订該測試。 另外,由於包括時基誤差 ^ 左咧試電路,可 及傳信機與共用時基同步動作的回送動作, 且高價之測試裝置將信號引至外部的情況下 機的波形品質是否異常或者說是否有時基誤 再者,在半雙工的通信裝薏中,在通信 信節點這邊和收信節點之間可選擇性形成信 «,將兩個此種通信裝置相及連接,可以 來執行故障測試。 本發明的上述目的、其他目的、特徵、 由接下來與圖面相關連的詳細說明來揭示。 上述測試通信 成信號線路; 的測試通信節 上述通信裝置 上述第一測試 之間形成信號 置中,可使收 相對於此,另 強制施加頻率 少其中一項之 連且高價的測 機及傳信機是 轎由使收信機 在不使用高速 ’檢測出傳信 差的異常。 節點及測試通 鱿線路的信號 全雙工的型態 h況及優點將 ιΙΗ
2075-5763-PF(Nl).ptd 200417189 五、發明說明(6) 【實施方式】 以下參照圖面來說明本發明的實施型態。 實施型態一. 參照第1圖,本發明實施型態一之通信裝置1 〇為實現 USB 2.0 Hi-speed (480MBPS)之物理層(phy 層)的通信裝 置。 參照第1圖,通信裝置1 0包括收信機丨〇 〇、傳信機 1 0 1、時基供應選擇電路1 0 2、資料比較電路1 〇 5、信號開 關1 0 6, 1 0 7、時基誤差測試電路1 〇 8。
時基供應選擇電路102具有時基產生電路1〇3、時基調 變電路1 0 4、時基開關1 1 6。 時基產生電路1 0 3遞增來自外部振動器2 〇的外部時基 1 4 2 ’產生内部時基信號C L K I及内部時基群1 4 4。内部時基 信號C L K I及内部時基群1 4 4為頻率4 8 0 Μ Η z的高速時基。例 如’若外部時基1 4 2的頻率為1 2 Μ Η ζ,時基產生電路1 〇 3則 將外部時基1 4 2遞增為4 0倍。此外,藉由適當設定時基產 生電路1 0 3的遞增率,外部時基1 4 2的頻率可為不限於上述 1 2 Μ Η ζ的任意頻率。 )
時基供應選擇電路1 〇2直接將内部時基信號CLK I作為 收信時基1 4 3,將之傳送至收信機1 〇 〇及資料比較電路 105。内部時基群丨44在4 80MHz的頻率下,具有複數個相位 互異的時基信號。以下將如後面的詳細說明,在本實施型 態中,内部時基群1 44由1 0個具有階段性相位差的時基信 號1 4 4 0〜1 4 4 - 9所構成,但關於構成内部時基群1 4 4的時爲
200417189 五、發明說明(7) ^號數目,沒有特別限定,可為任意數目 時基調變電路1 〇 4藉由選擇性地輸出從時基產生電路 1 03所j妾收之内部時基群丨44中的一個時基信號,產生調變 ,^化號1 4 5。調變時基信號丨4 5以傳送至收信機1 〇 〇的内 部日了基信號CLKI (亦即,收信時基η 3)為基準,強制施加 頻率為差、相位變化、時基波形變化(工作比等)及時基誤 差中至少其中一項來進行調變。 時基開關1 1 6對應傳信機丨〇 i而設置,將收信時基 lj3(内部時基信號CLKI)及調變時基信號145這邊作為傳信 基1 4 6,遥擇性地供應至資料比較電路1 〇 5及傳信機1 〇 1 内的編碼器電路1 1 4。 傳佗機1 0 1包括編碼器電路1 1 4和差動驅動器1 1 5,其 ☆馬器電路1 1 4藉由以既定通信規格來規定傳信資料1 3 〇 =作的信號處理’將傳信資料130轉換為傳信信號i3i。在 第1,圖所例示的通信裝置10中,藉由編碼器電路ιΐ4,八位 =平仃的傳k貝料1 3 〇被轉換為高速串列信號的傳信信號 Ιοί 0 位暫圖碼器電路114藉由保持暫存器及移 成的平行轉換串列電路,將八位元平行 、專仏貧料1 30轉換為—位元的串列信號。 1103 及 NRZI (Non Return t0 Zern τ 兀钐止電路 ^ , ^ n t0 Zero Invert)編碼器 11〇4 將 轉換後的事列信號編碼為遵照USB規 單邊的串列傳信信號131。以下,在太上匕“4 ’產生 處理串列信號的串列介面通俨作Λ朴矣η十^ ? 將以 ®逋乜作為代表例來作詳細說明,
200417189 五、發明說明(8) ---- 但關於信號的數目,沒有特別限定,可為任意數目。 再次參照第1圖,差動驅動器丨丨5接收編碼器電路丨} 4 所產生的單邊傳信號1 3 1,將之轉換為+及—的傳信差動 信號TD+及TD-。傳信差動信號TD+及仰-分別輪出至通信節 ,132及133。以下,在本實施型態中,將以包括差動驅動 器1 1 5的差動通信作為代表例來作詳細說明,但本發明的 應用不限定於使用差動信號的差動通信,本發明也可以應 用在單邊通信上。 〜 信號開關1 0 6在通信節點1 3 2及測試通信節點丨4 7這邊 和收信節點1 34之間選擇性地形成信號線路。同樣地,信 號開關107在通信節點133及測試通信節點148這邊和收信 節點1 3 5之間選擇性地形成信號線路。典型的信號開關為 機械開關或電開關,其用來切換信號線路之間的電性連 接0 分別在進行半雙工通信的正常通信動作時(以下稱 「正常動作時」)及回送動作時,信號開關丨〇 6及丨〇 7在通 信節點1 3 2、1 3 3及收信節點1 3 4、1 3 5之間形成信號線路。 4吕號開關1 0 6及1 〇 7在後面之實施型態三中所說明、與 回送動作鄉一的另一測試模式(全雙工測試動作)中,在測 試通信節點147、148和收信節點134、135之間形成信號線_ 路。如後面所詳細說明的,在此另一測試模式中,來自另 一通信震置的傳信差動信號被輸入至測試通信節點丨4 7及 148。 於是,在正常動作時,輸入至通信節點1 3 2, 1 3 3、來
2075-5763-PF(Nl).ptd 第12頁 200417189 五、發明說明(9) H =通信裝置中之傳信機的傳信差動信號被作 動^號RD +, RD—而傳送至收信節點134, m。另—2差 回,if作時,本身之傳信機101所產生的傳信差動信銳 ,〜破作為收信差動信號RD +,RD-而傳送至收信節^ 134, 135。以下將傳信差動信號TD+,TD—作為一組,將“、、占 ’ RD-作為另一組,來說明這作為這兩組的串列介面通 信’但如前面所述,本發明的應用不限定於此種成 ^ 列介面規格。 j』肀 次=仏機10 〇包括差動接受器10 9、信號開關11 〇、時基 貝料復原電路1 1 1、彈性緩衝器電路1 1 2、解碼器電路土 113 ° 差動接受器1 0 9將傳送至收信節點1 3 4, 1 3 5的收信差 動信號RD +, RD-轉換為單邊的串列信號136。信號開關u〇 將由差動接受為1 〇 9所輸出的串列信號1 3 6及由編碼器電路 1 1 4所輸出的傳信信號丨3 1這邊作為收信信號丨3 7來作選 性輸出。 時基資料復原電路丨丨1從收信信號丨3 7提取出時基及資 料’產生復原時基1 3 8及復原資料1 3 9。 彈性緩衝器電路11 2作為復原時基1 3 8及收信時基1 4 3 之間的時序差緩衝電路而設置,其以FIFO (First In
First Out)的方式,從復原時基138及復原資料139產生與 收信時基1 4 3同步的同步資料信號1 4 0。解碼器電路丨丨3將 同步資料信號1 4 0轉換為八位元平行的收信資料1 4 1。 參照第3圖,解碼器電路113具有NRZI解碼器11〇5、位
2075-5763-PF(Nl).ptd 第13頁 200417189 五、發明說明(ίο) 元非停止電路1106、移位暫 NRZI解碼器! ! 05及位元^ 、呆持暫存器1108。 同步資料信號140解碼為串歹,丨資^ 、路j 106將串列信號的 列資料由移位暫存器1107及;早vv存二:碼之後的串 轉換平行電路轉換為八位元平行的收;資料二, 5茶照第1圖,時基誤差測試電路_ 時…精由信號開關11〇接收作為收信信號137來: 信號131和内部時基群144, 的傳仏 基誤差成分)。 4估傳k機101的波形品質(時 貢料比較電路105比較輪入至傳信機101的傳作資料 130和從收信機丨00輸出的收信資料141 ’產生用來° 、干 較結果的資料不一致檢測信號丨5〇。 ^ 接下來將說明第1圖所示之通信裝置丨〇的回送動作。 _ 本2明之通信裝置的回送動作包括第一及第二回送測 試L在第一回送測試中,在對收信時基及傳信時基這邊強 制施加時基誤差、頻率誤差、時基波形變化及相位變化中 至少其中一項的狀態下,執行收信機丨〇 〇或傳信機1 〇 1的故 障檢測測試。另一方面,在第二回送測試中,在將收信時 基及傳信時基作為共用時基的狀態下,執行用來評估傳信 機1 0 1之波形品質(時基誤差成分)的故障檢測測試。 如已經說明過的,分別在第一及第二回送測試中,信 號開關1 0 6及1 0 7在通信節點1 3 2, 1 3 3和收信節點1 3 4, 1 3 5 之間形成信號線路,所以,傳信機1 〇 1所產生的傳信差動 信號TD +,TD -作為收信差動信號rd +,rd -被傳送至收信節
2075-5763-PF(Nl).ptd 第14頁 200417189 五、發明說明(11) 點 1 3 4, 1 3 5。 ^另^令號開關110將差動接受器109所輸出的串列作 號136田作收仏>f吕號137形成用 的信號線路。 寸k主後·^又冤路群 首5 ’言兒明第一回送測試。纟實施型態—之通信 ίο中的第一回送測試中,對傳信機1〇1 強 施加時基誤差、頻率誤差、波形變化及相众:基= 中一項。亦即,時基開關116選擇從時基調 _^ =變時基信號145,將之作為傳信時基14二電=、= 态電路1 14及資料比較電路1 〇 5。 心 .、、' 互旦:ί = 從構成内部時基群144的複數個相位 ίίί擇一個,將之作為調變時基信號“5 末輸出後面會说明時基調變電路丨〇4的詳細構 從内部時基群144中選擇的那-個相位的時基 制調變時基信號145的相位。另外,# ώ 。;u 了技 美群1 44,十土 #丄 卜猎由自動選擇内部時 ^Mb π Λ A使用外部控制作動態或靜態的切換, 了、夂化凋交k基信號145的相位、頻 等)及時基誤差。 t丞波形(工作比 =如’藉由將所選擇的時基信號依次 =:可使調變時基信號145的頻率低於作為基準二遲 口Μ守土 L唬clki的頻率(48〇MHz;)。相對於土 擇的時基信號依次切換至相 b错由將所選 信號145的頻率高於作Λ其里= 早玄的方向’可使調變時基 ^ 只午门於作為基準的頻率( 480MHz)。 調變時基信號145的頻率可藉由切換内部時基則“的 第15頁 2075-5763-PF(Nl).ptd 200417189 五、發明說明(12) ϊ i i ί ΐ偏ί ^藉由在切換所選擇之時基的瞬間變化 亦即時誤差的量。準偏移邊緣的位置變化 之選擇的頻繁-欠齡/ 精由切換内部時基群144 的相位差來控制別於切換前後所選擇之時基信號間 你a i 吟基凋變電路10 4所產生的調變時基信號14 5對 ρΓ6、内邰日守基信號CLκ 1 (亦即,收信時基143)強制 t加頻率誤差、相位變化、波形變化及時基誤差甲至少豆 中一項,來作調變。 ^ ^傳信機101中,編碼器電路114和傳信時基146同 步’從八位元平行的傳信資料丨3 〇產生串列傳信信 1 3 1 ( 48 0MHz)。此時,由於對傳信時基146以時基調"變電路 二4強制施加頻率誤差、相位變化、時基波形變化及時基 =差中至少其中一項,所以拿與傳信時基丨46同步的傳信 信號131和作為基準的内部時基信號CLKI(收信時基143)作 比較,並對其施加頻率誤差、相位變化、波形變化及 誤差中至少其中一項。 土 傳信信號1 3 1藉由差動驅動器丨丨5轉換為傳信差動信號 TD +,TD-( 48 0MHz)之後,經過信號開關1〇6及1〇7,作為^ 信差動信號RD +, RD-而被輸入至收信機1 〇〇。結果,連同 480MHz的傳信差動信號TD +,TD-及收信差動信號RD +, ° RD- ’和傳信信號1 3 1 —樣,被施加以頻率誤差、相位變 化、波形變化及時基誤差中至少其中^一項。 如已經說明過的,在收信機1 0 0中,藉由差動接受器 2075-5763-PF(Nl).ptd 第16頁 200417189 五、發明說明(13) 109,將收信差動信號RD +, RD_轉換為單邊的串列信號 1 3 6 ’此單邊信號透過信號開關丨丨〇,作為收信信號丨3 7被 輸入至時基資料復原電路11 1。 時基資料復原電路1 11從收信信號丨37復原時基及資料 所產生的復原時基1 3 8及復原資料1 3 9在收信信號1 3 7中包 括了頻率誤差、相位變化、波形變化及時基誤差中至少其 中一項’所以也對復原時基丨38作動態的變化。結果,可 動怨地運作時基資料復原電路丨丨1,並在接近實際通信的 狀態下運作收信機1 〇 〇。
反之,在習知之通信裝置的回送動作中,傳信機及收 信機和共用的時基信號同步動作,所以在收信信號1 37中 不含頻率誤差、相位變化、波形變化及時基誤差中的其中 員 因此’復原時基1 3 8的相位也被固定,於是時基資 料復原電路1 11的動作頻率降低,無法在接近實際通信的 狀態下運作收信機1 〇 〇。 彈性緩衝器電路Π 2吸收收信時基1 4 3和時基資料復原 電路1 1 1所復原之復原時基1 3 8的頻率誤差,產生與收信時 基143同步的串列同步資料信號14〇。同步資料信號14〇藉 由解碼态電路11 3轉換為八位元平行的收信資料1 41。 資料比較電路1 〇 5根據比較輸入傳信機之傳信資料丨3 〇 和收信機1 00所輸出之收信資料丨44是否一致的結θ果,產生 資料不一致檢測信號150。若收信機1〇〇中有異g,傳信資 料130及收信資料丨41會不一致,所以資料不_致檢測信^ 150的值u又疋為用來顯示不一致的水準。另一方面,若收
200417189 五、發明說明(14) 信機1 0 0中沒有異常,資料不一致檢測信號1 5 0會設定為顯 示傳信資料1 3 〇及收信資料1 4 1 一致的水準。於是,藉由提 取一位元的資料不一致檢測信號1 5 0,可從外部判斷收信 機1 0 0是否正常。 如此,在第一回送測試中,收信機1 0 0與作為基準的 内部時基信號CLKI同步動作,另一方面,傳信機1〇1與調 變時基信號1 4 5同步動作。結果,不必使用高速且高價的 測試裝置,藉由回送動作,便可在各種狀況下運作時基資 料復原電路1 1 1及彈性緩衝器電路1 1 2,並在接信實際動作 的狀態下執行收信機1 0 0的異常檢測測試。 接著說明第二回送測試。在第二回送測試中,時基開 關1 1 6選擇和收信時基1 4 3共用的時基亦即内部時基信號 CLK I,將之作為傳信時基1 4 β並供應至編碼器電路1 1 4及資 料比較電路105。結果,在收信機10〇及傳信機1〇1這兩、 邊/不作調變,而供應作為基準的480MHz之内部時基信號 错此, 步,產生傳 動信號TD +, 100 。 傳信機101和未調變的内部時基信號CLKI同 k仏號1 3 1及傳信差動信號+ , td-。傳信差 TD-透過信號開關1〇6及1〇7,輸入至收信機
在收 L 機 1 0 0 中,和上;笛 π <%/ 'ΒΪ j-x _L. ± ^ ^ ^ . 建第一回迗測試中的情況一 樣错由差動接受器109所得到的串列 信號1 3 7來傳送。 甲幻1口唬1 3 6被田作收 時基誤差測試電路1 〇 8 塔U8將構成内部時基群丨44的10個
200417189 五、發明說明(15) 一 位互異的時基信號的各邊緣和收信信號丨3 7的邊緣之間的 差動偏移寬度當作時基誤差來檢測。具體來說,若如此所 得到的差動偏移寬度超過一定水準,便將時基誤差檢測信 號1 4 9設定為既定水準。 σ 藉由包括此種時基誤差測試電路丨〇 8,在收信機丨〇 〇及 傳#機1 0 1和共用時基同步動作的回送動作中,不必高速 且向價的測試裝置,可根據一位元之時基誤差檢測信號 1 4 9的輸出,來檢測出傳信機丨〇 〇的波形品質是否異常或者 說是否有時基誤差的異常。 f外,收信信號137藉由時基資料復原電路1Π、彈性 緩衝器電路1 1 2及解碼器電路丨丨3,轉換為八位元的收信資 料1 4 1。於是在第二回送測試中,也可藉由資料比較電路 1 0 5比較收信機1 〇 〇所得到的收信資料丨4 1和輸入至傳信機 1 〇 1的傳信貢料1 3 〇,檢測出傳信機丨〇】或收信機丨〇 〇是否異 常。 /、 >、此外’在以上所說明的第一及第二回送測試中任一測 °式t 一也可將來自編碼器電路11 4的串列傳信信號1 3 1作為 收##號1 3 7,形成直接傳送至收信機丨〇 〇内部的信號線 路,以此種方式來設定信號開關丨丨〇。 在此h况下,可繞過差動驅動器1 1 5及差動接受器1 Q 9 2執行第一及第二回送測試。藉此,在未曾繞過差動驅動 為11及差動接受器10 9的回送測試中來檢測是否異常,並 且丄若藉由繞過差動驅動器丨丨5及差動接受器i 〇 9的線路所 進订的回送測試未檢測出異常,可判斷差動驅動器丨1 5或
2075-5763-PF(Nl).Ptd 第19頁 200417189 五、發明說明(16) —---- 差動接受器1 0 9為異常。換言之,可簡易判斷差動接受器 1 〇 9及差動驅動器1丨5是否有故障,所以要找出異 位置變得容易。 生的 接著將詳細說明第1圖所示之通信裝置丨〇中的主要 路的構造。 h 參照第4圖,時基調變電路1 0 4具有作為十位元之上/ 下計數器的環型計數器3 0 0和選擇器電路3 〇 1。 環型計數器30 0具有選擇器3 0 2及正反器3 03。選擇哭 3 0 2及正反器3 0 3 設有構成内部時基群1 4 4的1 0個作號 數。 〇化 第5圖為說明内部時基群1 4 4的波形圖。 參照第5圖,如已經說明過的,内部時基群144的相位 互異’而且,由同一頻率(480MHz)的10個時基信號 144-0〜144-9所構成。關於時基信號144-0〜144-9,相鄰之 k基彳§號之間的相位差均分為1 / 1 〇周期。亦即,時基作穿 144-η (η: 0〜9的整數)比時基信號144-(η-1)要延遲1/1〇 周期個相位。另外,時基信號1 4 4 - 0比時基信號1 4 4 - 9要延 遲1 / 1 0周期個相位。
再次參照第4圖’與時基信號1 4 4 - 0對應的選擇器3 〇 2 接收顯示計數值的SCLK[ 0:9](統一標記為 S C L K ( 0 )〜S C L K ( 9 ) ’以下關於複數個位元的信號,也作同 樣的標記)中的SCLK(9)及SCLK( 1 ),選擇性地輸出與上/下 識別信號3 1 1對應的一邊。以下,輸入至各選擇器3 〇 2的 S C L K [ 0 : 9 ]的位元一 一錯開,例如,對與時基信號1 4 4 - 1對
2075-5763-PF(Nl).ptd 第20頁 200417189 五、發明說明(17) 應的選擇器3 02,輸入了 SCLK(〇)及SCLK(2),對與時基信 號144-9對應的選擇器30 2,輸入了SCLK(8)及SCLK(O)。 與第η(以下亦稱「第η相位」)個時基信號對應的正反 器3 0 3回應用來規定環型計數器3 0 0之計數時序的外部觸發 亦即計數時基3 1 0的偏移邊緣,抓取來自與之對應的選擇 為3 0 2的輸出’作為SCLK(n)來輸出。此外,計數時基3 1 〇 可具有固定周期及不固定周期。 結果’ S C L K [ 0 : 9 ]作為時基選擇信號3 1 3,亦即設定為 僅一位元和其他位元不同的水準(例如” 1 ”)的十位元-丨熱 代碼,傳送至選擇器電路3 0 1。 ^ 當上/下識別信號311為”0”時,回應計數時基31〇並對 SCLK[0 : 9]向下計數,從SCLK(n)=n 1 ”的狀態變成^ 3(:1^(11-1)二"1”的狀態。另外,從8(:1^(〇) = ”1”的狀雖變成 SCLK(9 ) = π Γ的狀態。 〜 相對於此,當上/下識別信號3 1 1為"1 ”時,回應計數 時基310並對SCLK[0:9]向上計數,從sCLK(n) = ”丨"的狀能 變成SCLK(n+l) = " 1”的狀態。另外,從SCLK(9> ' 能 變成SCLK(0)=” 1”的狀態。 3 選擇器電路30 1根據時基選擇信號3丨3選擇構 基群144之10個時基信號144-0〜144-9中的一個, j為 調變時基信號1 4 5來輸出。例如,在時基選擇信: : 當8(:1^(0) = ”1”時,選擇時基信號144-〇〜144〜 的時基信號144-0。 T M0相位 於是,在上/下識別信號311為”〇”的情況下,和計數
200417189 五、發明說明(18) "" -- 時基31 G的起始邊緣同步’選擇器電路3G1所選擇的時基信 號從第η相位的時基信號144—n移位至第(n—丨)相位的時基 信號144-(n-丨)。不過,在n = 〇的情況下,從時基信號 严時基信號14 4—9。結果,調變時基信號145的 ^2久,决,且頻率變高。另外,調變時基信號14 5的 邊4在各個計數時基310的起始邊緣, 產生時基誤差。 刺 奴也H地,在上/下識別信號311為π 1"的情況下,和計 數時基3 1 0的起始邊縫pr|半、踩埋 信號從第η相i的;二二44選擇/上1所選擇的時基 基信號144-(n + 1 ) ^ =至弟(n + 1)相位的時 ; 不過,在n=g的情況下,從時基信號 1 相44位寺基信號14卜0。、結果,㈣ = ,且頻率變低。另夕卜,調變時基信號145的 數時基310的起始邊緣移位,藉此,可強制 率$ :此h可:作為基準的内部時基信號CLKI強制施加頻 率决差、相位史化、及時基誤差中至少其中一項來對時A 调k電,1 0 4所產生的調變時基信號丨4 5作調變。、、、土 構造。著兒月在第回送測試中所使用的資料比較電路的 芩照第6圖,資料比較電路105具有彈性緩衝器電路 °彈性緩衝器電路9〇1接收輸入至傳信 枝h位兀平仃之傳信資料13〇和收信時基143、 1“。如已經說明過的,在傳信時基146中,應用
2075-5763-PF(Nl).ptd 第22頁 200417189
五、發明說明(19) 電路104所產生的調變時基信號丨45,收信時基1 43相當於 作為基準的内部時基信號CLKI。 彈性緩衝器電路9 〇 1具有與第1圖所示之彈性緩衝器電 路1 1 2相同的功能,其作為用來吸收收信時基1 4 3 (内部時 基信號CLKI)及傳信時基丨46(調變時基信號14 5)之時基間 時序差的緩衝電路來設置。亦即,彈性緩衝器電路9 〇 1接 收傳信資料1 3 0,在其以傳信資料1 3 〇和收信資料丨4 1之時 序差的時間内滯留於内部之後,將傳信資料丨3 〇作為信號 903輸出。結果,信號90 3和由收信機1〇〇所輸出的收信資 料1 4 1同步。 、 比較電路9 0 2根據比較來自彈性緩衝器電路9 〇 1之信號 90 3和來自收信機丨00之收信資料14ι是否一致的結果,產 生資料不一致檢測信號1 5 0。 如此,針對收信機1 〇 〇,將作為基準的内部時基信號 CLK I作為收信時基1 4 3來供應,另一方面,針對傳信機 101,在供應調變時基信號145的回送動作(第—回^測試) 中L可使輸入至傳信機的傳信資料和從收信機所得到的收 信貢料同步,並執行是否一致的比較。 接著說明在第二回送測試中所使用 路的構造。 的時基誤差測試電
參照第7圖圖所示之時基誤差測試電路1〇8具有 犄基取樣器5 0 1和相位比較電路5 0 4。日卑其% ^ ^ , 外基取樣器5 0 1在回 應”收信信號137的時序中,對構成内部時基群“⑷。 個時基信號作取樣。如已經說明過的,太π
在回送動作時,作
2075.5763-PF(Nl).Ptd 200417189 五、發明說明(20) - 為收信信號的串列馆號1 3 7為來自本身傳信機丨〇 i之傳俨俨 號1 3 1對應的信號。 ° ° 時基取樣器501根據在串列信號137之正邊緣(起始邊 緣)中所取樣的資訊輸出正邊緣位置資訊5〇2,根據在負邊 緣(起始邊緣)中所取樣的資訊輸出負邊緣位置資訊5〇3'。 亦即,正邊緣位置貢訊5 0 2代表串列信號丨3 7的正邊緣存在 於構成内部時基群1 4 4的1 〇個時基信號丨4 4 — 〇〜丨4 4 _ 9中的那 個相位間。亦即,正邊緣位置資訊5〇2代表串列信號137的 正邊緣的相位。
同樣,負邊緣位置貢訊5 〇 3代表串列信號J 3 7的負邊緣 存在於構成内部時基群144的10個時基信號144-〇〜144 —9中 的那個相位間。亦即,負邊緣位置資訊5〇3代表串列信號 1 3 7的負邊緣的相位。 >相位比較電路504接收用來指示相位比較動作的開始 信號50 5、代表時基誤差容許值的信號5〇6 '來自時基取樣 器501的正邊緣位置資訊5〇2及負邊緣位置資訊5〇3。相位 比較電路504檢測出正邊緣位置資訊5〇2及負邊緣位置資訊 503的相差值,若該相差值大於信號5〇4所顯示的規定值,
則檢測出其超過時基誤差容許值,將時基誤差檢測信號 1 4 9設定為i η n a v e 1狀態。 〆 參π第8圖,第7圖所示之時基取樣器5 〇 1包括正反器 電路60 1〜6 0 5。各正反器電路6〇卜6〇5分別與構成内部時基 群144的10個時基信號144_〇〜144_9對應,統一標記為“個 --設置的正反器。
200417189
正反器電路601回應串列信號137的正邊緣,從構成内 部時基群144的10個時基信號144-〇〜144 —9的各個水準中取 樣,產生十位元的信號6〇6,並將之輸出。同樣,正反器 電路6 0 4回應串列信號137的負邊緣,從構成内部時基群 144的1 0個時基信號144-〇〜1 44-9的各個水準中取樣,產生 十位元的信號60 8,並將之輸出。正反器電路6〇2回應串列 信號1 3 7的負邊緣,從正反器電路6 〇 J所輸出的十位元信號 6 0 6取樣,產生十位元的信號6 〇 7,並將之輸出。 〜
正反器電路60 3回應串列信號137的正邊緣,從正反器 電路60 2所輸出的十位元信號6〇7取樣,產生十位元的信°° 號,並將之作為正邊緣位置資訊5〇2來輸出。正反器電°路 6 0 5回應串列信號137的正邊緣,從正反器電路6〇4所輸出 的十位元信號608取樣,產生十位元的信號,並將之作為 負邊緣位置資訊5 0 3來輸出。 第9圖說明時基取樣器電路的動作例。 回應串列信號137的正邊.緣,從構成内部時基群144白 信t144 — 〇〜14"的各個水準中取樣,信號6〇“ 权疋為10 bio-oooo—uii"。亦即,在第0位元和第^立
兀之間所取樣的資料從"丨"變成” 0"。此從丨變成0的位元七 置代表正邊緣7()1的相纟。在此情況下,表示在時基产號 ⑷-:及⑷乃的士邊緣間’存在著串列信號⑺的邊“ 稱A第0此相’ %基信號144_0及144-1的正邊緣間的相位範围 柄為弟0相位乾圍,信號606的值則解讀為「〇」。以 相同’從第-相位範圍到^第9相位範圍,亦存在著信號
200417189 五、發明說明(22) 606的值「1」〜「9」。除了以正反器電路6〇2及603來對此 信號60 6取樣外,轉換為與串列信號137之正邊緣70 3同步 之信號的,正是正邊緣位置資訊5 0 2。亦即,正邊緣位置 資訊5 0 2的值與構成内部時基群1 4 4的時基信號數對應、,存 在於「0」〜「9」之間。在第9圖的範例中,正邊緣位置資 訊5 0 2 為” 10’ blO — 0 00 0— 1 1 1 Γ,其值為「〇 。 、 同樣,藉由正反器電路603,與串列信號137的負邊疼 702同步並從内部時基群144中取樣,藉此 〇 * 信細8變成在此值 在第7位元和第8位元之間從i變成〇,表示負 於時基信號1 4 4 - 7及1 4 4 - 8之間亦即第γ iB ^、 的k號6 0 8的值被解
|吊(相位範圍内。亦 即,具有π 10, b00—01 1 1—1 1 〇〇,,之水準 J 讀為「7」。 接著,說明接收這些正邊緣位置資— 置資訊50 3之相位比較電路5 04的動作。、σΚ502及負邊緣位 第1 0圖為說明相位比較電路5 〇 4之動 位比較電路5 04在各個串列信號137的正、作的流程圖。相 之流程圖所示的動作。 邊緣,執行第1 0圖 參照第1 0圖,當相位比較動作開如日^ 認施加於相位比較電路5 04的開始信號7 %(步驟801 ),確 號50 5的值為,,;[”,判斷其開始比較相位5的值’若開始信 斷為開始比較相位的情況下,作為相位步驟80 2)。在判 目前的正邊緣位置資訊5 0 2作為初始相γ比較的初始值,將 等(步驟8 0 3 )。在此階段,由於未檢測 儲存至暫存器 出錯誤,所以時基
2075-5763-PF(Nl).ptd 第26頁 200417189 五、發明說明(23) 誤差f測信號“9的值為’亦即,無錯誤(步驟8〇4)。 * 相經 :的:之間的差的絕對值被計算成相位差(步驟805 )。若相 p·位严)5於信號506所表示的時基誤差最大值 ^ ° ,則蚪基誤差檢測信號被設定為"1"(步驟8 〇 6 ) 面,若初始相位值的和正邊緣位置資訊5 02的值之 間的差的絕對值小於日弃某岑姜畏士 # 时丞差敢大值,則目前的負邊緣位 置貝Λ503的值和初始相位的值之間的差的絕對值被計管 成相位差,然後判斷此相差值(相位差)和時基誤差最大# 的大小關係(步驟8 0 7 )。 在步驟807中,若初始相位的值和目前的負邊緣位置 貢訊的值之間的差在容許值以下,則判斷為無錯誤,時基 誤差檢測信號的值被設定為” 〇,,(步驟8〇4)。如此,當來^ 初,相位的正邊緣位置資訊502及負邊緣位置資訊5〇曰3的偏 移量(相位差)兩者皆小於時基誤差最大值(容許值)時,判 斷為「無錯誤」,當其為在此之外的情況時,判斷為「有 時基誤差」,然後結束相位比較動作(步驟8 〇 8 )。
藉此’在收信機1 0 0及傳信機1 0 1和共用時基同步動作 的回送動作(第二回送測試中,不需要高速且高價的測試 I置’可根據一位元的時基誤差檢測信號1 4 9的輸出,檢 測出傳^機1 0 1的波形品質是否異常或者說是否有時基誤 差的異常。 土口、
2075-5763-PF(Nl).ptd 第27頁 200417189
五、發明說明(24) 如以上所說明,藉由本發明實施型態一之通信裝置, 在第一及第二回送測試中至少其中一測試,不需要使用高 速且高價的測試裝置將許多信號引至外部,可評估接近實 際動作時的狀態下的收信機及傳信機的異常檢測測試及傳 信機的波形品質(時基誤差成分)。 實施型態二. 參照第1 1圖,本發明實施型態二之通信裝置丨〇 #相較 於第1圖所示實施型態一之通信裝置丨0,時基供應選擇電 路1 0 2的構造不同。亦即,在實施型態二之通信裝置丨〇 #
中’作為基準的内部時基信號C L K I ( 4 8 0 Μ Η z )直接作為傳信 時基146#供應至傳信機1〇1,另一方面,時基開關1162與 收信機1 0 0對應而設置。 時基開關1 1 6選擇性地將作為傳信時基丨4 6 #來使用的 内部時基信號CLKI及時基調變電路1 〇4所輸出的調變時基 信號1 4 5作為收信時基丨4 3 #供應至收信機1 〇 〇。通信裝置 1 0 #中其他部分的構造和實施型態一之通信裝置丨〇相同, 在此不再詳細說明。
藉由此種構造’在實施型態二的構造中,不對傳信機 101所產生的傳信信號131及傳信差動信號71) +,TD-施加頻 率誤差、相位變化、波形變化及時基誤差。收信機1 0 〇將 不具有頻率誤差、相位變化、波形變化及時基誤差的傳信 差動信號TD+,TD-或傳信信號131作為收信信號137來接 收0 性 不過’用來將收信信號1 37轉換為收信資料1 4 1的彈
2075-5763-PF(Nl).ptd 第28頁 200417189 五、發明說明(25) 時基信號1 4 5同步 回送測試,可執行 化及時基誤差_至 作的狀態下的收信 使用高速且高價的 亦可照樣執行與 ’藉由包括時基誤 試裝置將許多信號 是否異常或者說是 緩衝器電路112及解碼器電路113和調變 動作,藉由在和實施型態—相同的第一 強制施加頻率誤差、相位變化、波形變 >其中-項的狀態下亦即在接近實際動 機及傳#機的異常檢測測試,而不需要 測試裝置。 另外,若變更時基開關116的設定, 貝施型悲一相同的第二會送測試。亦即 差測試電路,不必使用高速且高價的測 引至外部,便可檢測傳信機的波形品質 否有時基誤差的異常。 實施型態三. 在實施型態三中,使用於實施型態二中所說明 雙工通信裝f 10或1 〇#,以下將說明以全雙工型態來動作 且用來執行鬲速故障檢測測試的測試模式。 一在貫施型態三之測試模式中,在第丨圖及第丨丨圖分別 所示之通信裝置10及10#上,信號開關1〇6及1〇7在測試通 信節點1 47、1 48和收信節點丨34、丨3 5之間形成信號線路\ 亦即,在各通信裝置10, 10#的内部,本身的通信節點。 132, 133和收信節點134, 135之間的信號線路被遮斷。 在第1 2圖中,顯示實施型態三之測試模式中的通壯 置間的信號線路。 ° & 參照第1 2圖,在實施型態三的測試模式中,兩個通作 裝置1 0 A及1 0 β之間的信號被交換。通信裝置丨〇 a於傳传機°
200417189 五、發明說明(26) 101上將傳信資料201作為傳信資料130—A來接收,並 為,化差動信號,從通信節點】32-A, 133—A輸出。、, 通#裝置10B於傳信機101上將傳信資料2〇5作為傳芦’ 130-B來接收,並轉換為傳信差動信號,從通信節^ / 1 32-B, 1 33-B 輸出。 再者’在通信裝置1 〇 A的通信節點1 3 2 - A, 1 3 3 - A和、萄 #裝置10B的測試通信節點147 —Β, 148 —β之間形成信號= 路,同樣,在通信裝置10Β的通信節點132 —β, 133_^^通 “裝置10Α的測試通信節點147-Α, Μ8 —Α之間形成信號線 於是’分別在通信裝置1〇Α&1〇Β上,透過信號開關 1 0 6及1 0 7,輸入至測試通信節點i 4 7, J 4 8的另一通信裝置 所傳來的傳信信號被作為收信信號來接收。 ° t 藉由形成此種信號線路來執行故障檢測測試,通信裝 置1 0 A的收信機1 0 〇接收通信裝置i 〇B的傳信機丨〇 i所產生的 傳信信號,產生收信資料20 8 ( 1 4卜A)。同樣,通信裝置 10B的收信機1〇〇接收通信裝置1〇A的傳信機1〇1所產^的傳 信信號,產生收信資料2 0 4 ( 1 4卜B )。 於是,藉由比較輸入至通信裝置1 〇 A的傳信資料2 〇 1和 由通信裝置1 0B所輸出的收信資料2 〇4並藉由比較輸入至通 h叙置1 0 B的傳信資料2 〇 5及由通信裝置1 〇 a所輸出的收信 資料2 0 8 ’可同時檢測出通信裝置1 〇 a及丨〇 b是否異常。亦 即,通信裝置的異常檢測可以兩倍的速度來進行。另外, 右對通置10A及1〇β應用事先判斷無異常的通信裝置, 2075-5763.PF(Nl).ptd 第30頁 200417189 五、發明說明(27) " 可以向速檢測出另一通信裝置是否異常。 此外,藉由組合實施型態二的通信裝置l〇#ui〇#B, ^可執行實施型態三的測試模式。或者,藉由組合實施型 悲:的通信裝置1〇和實施型態二的通信裝置1〇#,也可執 行貫施型態三的測試模式。 w此外,在實施型態三的測試模式中,各通信裝置1 0, 1内的收信時基及傳信時基的供應可根據故障檢測測試 的目的,和第-及第二回送動作時的其中一動作相同。 如此,在本發明實施型態三的測試模式中,可使用配 置有^號開關的半雙工通信裝置,其中,該信號開關可在 測=通信節點及通信節點這邊和收信節點之間選擇性地形 成仏號線路’然後藉由將兩個通信裝置相互連接在一起, 在全雙工狀態下執行向速故障檢測測試。 相對於此,如在實施型態一和實施型態二中所說明 的’在各通信裝置中’若藉由信號開關i 〇 6, i 〇 7,在通信 節點1 3 2, 1 3 3和收信節點1 3 4, 1 3 5之間形成信號線路,可 以BIST (Built In Self Test)的方式來執行第一或第二 回送測試。 以上在本發明實施型態一至三中說明了遵照us B 2 · 0 規格的通信裝置的構造,但本發明的應用不限於此種情 況。亦即,本發明亦可應用於遵照「IEEE (Institute of Electrical and Electronic Engineers) 1394 」、「PCI Express」、「Serial ATA 」、「LVDSj 、 「Rapid 10」 等其他任意串列介面規格及「ATA」之類的平行介面規格
2075-5763-PF(Nl).ptd 第31頁 200417189 五、發明說明(28) " " 1 ' 中的任何一種規格。 一另外,關於通信裝置的動作頻率及傳信/收信資料位 元數,不限定於本實施型態中的4δ〇ΜΗζ及八位元寬度,同 樣可針對任意條件來應用本發明。
再者’在本^各日月實施型病_ 2α — L 機的ϋ Ρ罢 中,說明了包括收信 原電路、彈性缓橋哭φ议好缸s勒按又為、時基貝料復 戍衝益電路及解碼器電路所構成,射於包括 以〇 v e r s a m p 1 i n g方式之收作機焱、, 置,同樣可應用本發明。。…百勺,、他收信機的通信裝 到此已詳細說明本發明,但 不限定本發明的應用,本發明的=作為範例,並 的申請專利範圍中。 月神#轨圍僅規範於附加
2075-5763-PF(Nl).ptd 第32胃 200417189 圖式簡單說明 第1圖為方塊圖,顯示本 的整體構造例。 弟2圖為方塊圖,顯示第1 例0 例 發明實施型態一之通信裝置 圖所示之編碼器電路的構造 第3圖為方塊圖,顯示第丨圖所示之解碼器電路的構造 造例 第4圖為方塊圖,顯示第1 圖所示之時基調變電路的構 第5圖為說明内部時基群的波形圖。 第6圖為方塊圖,顯示第1 例。 乐1圖所不之比較電路的構造 第7圖為方塊圖,顯示第1 的構造例。 斤’、之日守基誤差測試電路 取樣器的構造 例 第8圖為電路圖,顯示第7圖所示之時基 第9圖說明第8圖所示之時基取揭 第1 0圖為流程圖,說明第7圖所’示^路的動作例。 動作例。 ’、之相位比較電路的 第Η圖為方塊圖,顯示本發余 的整體構造例。 只⑦31態二之通信裝置 之’則试模式中通信裝置 第1 2圖說明本發明實施型態 間的信號線路。 【符號說明1 10, 1〇Α’ 10Β’ 10#’ ι〇#α,10#Β 通信 置
200417189 圖式簡單說明 100 102 104 106, 108 1 105 1107 111 112, 113 115 131 130, 132, 134, 137 138 139 141, 142 144 145 147, 節點 101 傳信機 電路 103 1基產生電路 號開 105 資料比較電路 關 電路 109 差動接受器 1106 位元非停止電 電路 1108 保持暫存器 疗器電路 1 14 編碼器電路 1 16 時基開關 收信機 時基供應選擇 時基調變電路 1 0 7,11 〇 信 時基誤差測試 N R Z I解碼器 移位暫存器 時基資料復原 9 0 1 彈性緩$ 解碼器電路 差動驅動器 傳信信號 HO-A, 130 — B,201, 133,132-A,133 - A, 135 收信節點 收信信號(串列信號) 復原時基 復原資料 i HI-A,141-B,2 04, 外部時基 1 内部時基群 1 調變時基信號 1 2 0 5 傳信資料 132-B, 133-B 通信節 40 同步資料信號 208 收信資料 4 3,1 43# 收信時基 44-0〜144-9 時基信號 46, 1 46# 傳信時基 1 4 8, 1 4 7-A, 148-A, 147-B, 148-B 測試通信
第34頁 200417189 圖式簡單說明 149 時基誤差檢測信號 1 50 資料不一致檢測信號 300 環型計數器 301 選擇器電路 302 選擇器 303 正反器 310 計數時基 311 上/下識別信號 313 時基選擇信號 501 時基取樣器 502 正邊緣位置資訊 503 負邊緣位置資訊 504 相位比較電路 505 開始信號 6(Π〜 6 0 5 正反器電路 6 0 6, 6 08 信號 701 正邊緣 702 負邊緣 902 比較電路 CLKI 内部時基 RD +, RD- 收信差動信號 TD +, TD- 傳信差動信號
2075-5763-PF(Nl).ptd 第35頁
Claims (1)
- 200417189六、申請專利範圍 1 · 一種通信裝置,包括: 傳信機,其具有和傳信時基同步動作 換為傳信信號的編碼器電路; 將傳信資料轉 步動作且將收信信號轉 收信機,其具有和收信時基同 換為收信資料的解碼器電路;及 時基供應選擇電路,其控制對上述傳信機及上述 機供應上述傳信時基及上述收信時基的情況; 上述時基供應選擇電路包括·· 時基產生電路,其產生内部時基信號;及 時基調變電路,其產生以上述内部時基信 強制施加頻率誤差、相位變化、時基誤差及波^變^中= 少其中一項所調變而成的調變時基信號; 正常動作時,將上述内部時 及上述收信時基來共用供、 ,作為上述内部時基信號、 的一邊來供應,並且作為上 基及上述收信時基的另—邊 上述時基供應選擇電路在 基#號分別作為上述傳信時基 應,另一方面,在回送動作時 上述傳k時基及上述收作日丰其 述調變時基信號、上述 來供應。 2.如申請專利範圍第丨項之 基供應選擇電路包括盥。衣置、甲上述日 β,上逃時基開關對上述傳 時,將上述内部時基作缺 ° ^ 吊動作 方面,在上述回送動;日:=士述傳信時基來供應’另 述傳信時基來供應,上“以述調變時基信號作為 4 ¥基供應選擇電路對上述收信200417189 六、申請專利範圍 而言,分別在上述正當 時基信號作為上述收述回送動作_ ’將上述内部 3.如中請專利範圍‘广:供應 基供應選擇電路包括血項之通信裝置,其中,上述時 關,上述時基開關對機對應而設置的時機開 時,將上述内部時^;收信機而言,在上述正常動作 方面,在上述回送:t作為上述收信時基來供應,另- 述收信時基來供應,卜4,其將上述調變時基信號作為上 而言,分別在上述正^述時基供應選擇電路對上述傳信機 時基信號作為上述傳3 =述回送動作日夺’將上述内部 4 ^由咬_ $基來供應。 • 士申δ月專利範圍 基產生電路具有和上 、、彳δ凌置,其中,上述時 一步產生複數個相位^邵蚪基信號相同的頻率,並且進 ,、 及異的時某彳古缺, 上述時基調變電路包括· 化 計數器電路,苴釦认* · 選擇器電路,其從發同步來變化計數值;及 :基:號,並將上述複數ί:J U :路接收上述複數個 一個信號作為上述調變時^β〜對應上述計數值的 5.如申請專利範虎’對其作選擇性輸出。 衣直進步包括貧料比較電路,炊 八T 该通信 電路的傳信資料和從上述哭ς 較輪入至上述編碼器 產生與比較結果對應的信號馬σ。電路輪出的收信資料,並 a ,·山 d … / i〇y 六、申請專利範圍 緩衝電路,复 、 信號和上述調變信二:日亡m:料’僅於上述内部時基 後,輸出上述傳信資"料及、時間内將其滯留於内部 比較器,发" ’ 、比較從上述緩衝雷 自上述解碼器電路的收信資料。電路輸出的傳信資料和來 7.如申凊專利範圍第1項之通佇爿*罟^ . 信機進一步包括蔣w IA # k k衣置,其中,上述傳 /匕枯將早邊信號之上 號來輸出的差動驅動器, 这傳k k唬轉換為差動信 上述收k機進一步包括將所輸入 邊信號之上述收信信號的差動接受哭,上= J為單 器及上述差::受:上;:;:r:編繞過上述差動驅動 傳信信號作為上述收信信號^碼器電路所輸出的 的需要而形成。 )L σ旒開關根據此信號線路 8 · 一種通信裝置,包括: 傳信機,其具有和時基 換為傳信信號的編碼器電路步動作且將傳信資料轉 收彳§機,其具有和時基信 換為收信資料的解碼器電路;〜13 ν作且將收信信號轉 時基產生電路,其呈有矛 產生複數個相位互異的時基^味述時基信號相同的頻率且 丞佶虓;及 吟基誤差測試電路,其 w 信號之偏移邊緣和上述複數個時’根據上述收信 比較結果之偏移量,測試上 t L波之偏移邊緣的相位 迷傳信機所產生的時基誤差。2〇75-5763-PF(Nl).ptd 第38頁 200417189六、申請專利範圍 9 ·如申請專利範圍第8項 基誤差測試電路包括: ' 之通信裝置,其中 上述時 時基取樣電路,其在上^ 中,檢測出上述複數個時基^ 相位比較電路,其將在上 間、由上述時基取樣電路所产 移量轉換為相位差。 从 各個收信信號的偏移邊緣 的每一個的水準;及 述收信信號的偏移邊緣之 測出的複數個時基水準的偏 1 0 ·如申请專利範圍第q 位比較電路產生檢測信號,、之通信裝置,其中,上述相 準之偏移量所得到的相位^差:顯示轉換上述複數個時基水 值。 左疋否超過既定的時基誤差容許 1 1 ·如申請專利範圍第8 信機進一步包括將單邊作號、之通信裝置,其中,上述傳 號來輸出的差動驅動器^、+、上述傳信信號轉換為差動信 之差動信號轉換為單邊信铲,收信機進一步包括將所輸入 器, 之上述收信信號的差動接受 上述通信裝置進一步包 時,繞過上述差動驅動器及上^號開_,在上述回送動作 述編碼器電路所輸出的傳信^ ^ =接叉益,直接將從上 號開關根據此信號線路的需2作為上述收信信號,該信 12. -種通信裝置,包括要而形成。 信號通信節點及測試通信節#,其可和其他通信裝置交換 傳信機 其將所輸入的傳作· 資料轉換為傳信信號並將200417189 六、申請專利範圍 之輸出至上述通化郎點, 收信機,其轉換輸入至收信節點的收信信號並輸出收 信資料;及 信號開關,其用來在上述通信節點及上述測試通信節 點這一邊和上述收信節點之間選擇性地形成信號線路;P 其中,在第一測試模式時,在上述通信裝置的測試通 信節點及通信節點之間,分別形成信號線路,在上述通$ 裝置及各個其他通信裝置之中,上述信號開關在上述第二 測試模式時,於本身的測試通信節點和收信節點之 信號線路。 y成 1 3 ·如申請專利範圍第丨2項之通信裝置,其中, ΐ ^ i i ^ ^ ^ ^ ^ ^ ^ ^ =,作时,上述通信裝置的信號開關在上述通信 通仏即點和收信節點之間形成信號線路。 、的 1 4 ·如申請專利範圍第丨2項之 傳信機及上述收信機分 σ衣置一中,上述 作, 饵刀別與傳#時基及收信時基同步動 上述通信裝置進_牛勺虹〇士# 對上述傳信機及上述收;:= 應選擇電路,其控制 時基的情況, 边收“機供應上述傳信時基及上述收信 上述日t基供庫搜 時基產生電ί;電路包括: 時基調變電路產生内部時基信號;及 強制施加頻率誤差〃、產生以上述内部時基信號為基準來 相位文化、時基誤差及波形變化中至2075-5763-PF(Nl).ptd 第40頁 200417189 六、申請專利範圍 夕/、中項所調變而成的調變時基传· 上述時基供應選擇電路在正常^ : si 基信號分別作為上述傳作時芙及I動作日寸, >方面,在上述第一測試模式ti 基化號、上述傳信時基及上述收:‘ 且作為上述調變時基信,虎、上述傳; 的另一邊來供應。埒l吟基及 1 5 .如申請專利範圍第〗2項之 傳信機具有和上、士 I 彳口衣置 傳信信號的編螞器電路, 乍且將傳 上述收信機具有和上述時 號轉換A收作咨_LI k 5虎ί5]步'動 鈮得兴马收1口貝料的解碼器電路, 上述通信较置進一步包括: 日可基產生電路,复呈右夺 產生複數個相位互昱白;;:A t述時基信號 , 立兵的%基信號;及 日,基誤至别試電路,其在 收信信號之偏移邊峻&卜、+、、_ $ 巧忒耦式 相位比較結果之偏移I, t丞1口唬 差。 f里測试上述傳信機所 將上述 基來共 為上述 邊來供 上述收 ^其中 信資料 内部時 用供 内部時 應,並 信時基 1上述 轉換為 作且將收信信 相同的頻率且 時,根 之偏移 產生的 據上述 邊緣的 時基誤2075-5763-PF(Nl).ptd 第41頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003050683A JP2004260677A (ja) | 2003-02-27 | 2003-02-27 | 通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200417189A true TW200417189A (en) | 2004-09-01 |
TWI255107B TWI255107B (en) | 2006-05-11 |
Family
ID=33116033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092118820A TWI255107B (en) | 2003-02-27 | 2003-07-10 | Communication apparatus with failure detect function |
Country Status (4)
Country | Link |
---|---|
US (1) | US20040205416A1 (zh) |
JP (1) | JP2004260677A (zh) |
CN (1) | CN100344089C (zh) |
TW (1) | TWI255107B (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6925136B1 (en) * | 2001-08-29 | 2005-08-02 | The United States Of America As Represented By The Secretary Of The Navy | Simultaneous frequency and phase synchronizer |
US7486752B1 (en) * | 2003-12-17 | 2009-02-03 | Altera Corporation | Alignment of clock signal with data signal |
JP4676792B2 (ja) * | 2005-03-17 | 2011-04-27 | 株式会社リコー | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 |
JP2006303786A (ja) * | 2005-04-19 | 2006-11-02 | Kawasaki Microelectronics Kk | データ送受信回路 |
JP4948077B2 (ja) * | 2005-10-14 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 送受信装置及びそれを用いた通信システム |
JP2007155587A (ja) * | 2005-12-07 | 2007-06-21 | Nec Electronics Corp | 通信装置 |
TWI332771B (en) * | 2006-09-04 | 2010-11-01 | Via Tech Inc | Receiver and test method therefor |
JP5096024B2 (ja) * | 2007-03-19 | 2012-12-12 | 株式会社リコー | Usbコントローラ及びusbコントローラ試験方法 |
JPWO2008152695A1 (ja) * | 2007-06-12 | 2010-08-26 | 富士通株式会社 | 電子装置、電子装置の試験方法 |
US20080310315A1 (en) * | 2007-06-18 | 2008-12-18 | Lecroy Corporation | Equalized trigger |
CN101378278B (zh) * | 2007-08-29 | 2014-08-06 | 安捷伦科技有限公司 | 无线多入多出通信系统的信道测量 |
EP2220773B1 (en) * | 2007-12-06 | 2012-09-05 | Rambus Inc. | Edge-based loss-of-signal detection |
JP5074300B2 (ja) * | 2008-06-09 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN102592636A (zh) * | 2011-01-11 | 2012-07-18 | 上海华虹集成电路有限责任公司 | 一种nrzi解码并行设计电路 |
US8468398B2 (en) * | 2011-01-20 | 2013-06-18 | Advanced Micro Devices, Inc. | Loopback testing with phase alignment of a sampling clock at a test receiver apparatus |
CN104572543B (zh) * | 2013-10-12 | 2019-04-09 | 成都信息工程大学 | 一种过采样高速串行接收器 |
US10289511B2 (en) * | 2016-08-19 | 2019-05-14 | Mixel, Inc. | Differential physical layer device with testing capability |
CN106500739B (zh) * | 2016-11-18 | 2019-01-25 | 威科达(东莞)智能控制有限公司 | 一种与绝对值编码器通信的方法 |
US11334459B2 (en) * | 2020-08-18 | 2022-05-17 | Advantest Corporation | Flexible test systems and methods |
CN114338463B (zh) * | 2021-12-31 | 2023-05-16 | 武汉为德股权投资合伙企业(有限合伙) | 基于脉冲收缩延时链的安全检测电路、设备及检测方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06311208A (ja) * | 1993-04-23 | 1994-11-04 | Yokogawa Electric Corp | 通信制御装置 |
US5714904A (en) * | 1994-06-06 | 1998-02-03 | Sun Microsystems, Inc. | High speed serial link for fully duplexed data communication |
US5793822A (en) * | 1995-10-16 | 1998-08-11 | Symbios, Inc. | Bist jitter tolerance measurement technique |
US5787114A (en) * | 1996-01-17 | 1998-07-28 | Lsi Logic Corporation | Loop-back test system and method |
JP2001034949A (ja) * | 1999-07-23 | 2001-02-09 | Matsushita Electric Ind Co Ltd | ジッタ検出回路 |
US6816987B1 (en) * | 2000-03-25 | 2004-11-09 | Broadcom Corporation | Apparatus and method for built-in self-test of a data communications system |
US20020109527A1 (en) * | 2000-06-02 | 2002-08-15 | Enam Syed K. | High-speed output driver |
US7486894B2 (en) * | 2002-06-25 | 2009-02-03 | Finisar Corporation | Transceiver module and integrated circuit with dual eye openers |
US6885209B2 (en) * | 2002-08-21 | 2005-04-26 | Intel Corporation | Device testing |
-
2003
- 2003-02-27 JP JP2003050683A patent/JP2004260677A/ja not_active Withdrawn
- 2003-07-10 TW TW092118820A patent/TWI255107B/zh not_active IP Right Cessation
- 2003-07-11 US US10/617,031 patent/US20040205416A1/en not_active Abandoned
- 2003-10-28 CN CNB2003101046945A patent/CN100344089C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100344089C (zh) | 2007-10-17 |
CN1525681A (zh) | 2004-09-01 |
JP2004260677A (ja) | 2004-09-16 |
TWI255107B (en) | 2006-05-11 |
US20040205416A1 (en) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200417189A (en) | Communication apparatus with failure detect function | |
US8023602B2 (en) | Serial data communication apparatus and methods of using a single line | |
TWI307462B (en) | Ibist apparatus and computer system | |
TWI622270B (zh) | 用於平衡高速串列數位介面之信道之間的偏斜之方案 | |
JP4373111B2 (ja) | テスト回路 | |
TWI410791B (zh) | 用以傳送及接收複數個資料位元的裝置與方法 | |
CN102123060B (zh) | 一种基于fpga的误码测试方法 | |
US8453043B2 (en) | Built-in bit error rate test circuit | |
TW200408195A (en) | Data recovery circuit, phase detection circuit and method for detecting and correcting phase conditions | |
JP5096024B2 (ja) | Usbコントローラ及びusbコントローラ試験方法 | |
CN102143023A (zh) | 一种基于fpga的误码测试系统 | |
US7539916B2 (en) | BIST to provide phase interpolator data and associated methods of operation | |
JP5238369B2 (ja) | データ受信装置、データ受信方法及びデータ受信プログラム | |
JP3297100B2 (ja) | ハンドシェーク信号符号化方法及びコンピュータネットワーク | |
TWI274250B (en) | Bit error rate tester and pseudo random bit sequences generator thereof | |
US20090077344A1 (en) | Method for bus testing and addressing in mass memory components | |
EP3734465B1 (en) | Data transmission code and interface | |
US8675798B1 (en) | Systems, circuits, and methods for phase inversion | |
JP2010145172A (ja) | 半導体集積回路、及びそのテスト方法 | |
TW201217975A (en) | Digital NRZI signal for serial interconnect communications between the link layer and physical layer | |
JP2004295743A (ja) | 多点データ収集装置 | |
CN102629891B (zh) | 串行通信电路、半导体设备以及串行通信控制方法 | |
CN111355623A (zh) | 一种用于万兆以太网SerDes信号抖动检测的方法 | |
US7457387B2 (en) | Method for generating transmitter clock | |
JP3227700B2 (ja) | 情報伝達方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |