TW200416815A - Method for fabricating a dual damascene structure using a single photoresist layer - Google Patents
Method for fabricating a dual damascene structure using a single photoresist layer Download PDFInfo
- Publication number
- TW200416815A TW200416815A TW92103721A TW92103721A TW200416815A TW 200416815 A TW200416815 A TW 200416815A TW 92103721 A TW92103721 A TW 92103721A TW 92103721 A TW92103721 A TW 92103721A TW 200416815 A TW200416815 A TW 200416815A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- photoresist
- pattern
- patent application
- photoresist layer
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
200416815 五、發明說明(1) 發明所屬之技術領域 本發明係提供一種改良的光學微影方法,用來於一 介電層中形成一雙鑲嵌(dual damascene)結構,尤指一 種僅需要一次上光阻步驟、兩次曝光步驟、一次顯^步 驟以及一次蚀刻步驟即可以於一介電層中形成一雙镶嵌 結構的光學微影方法。 ~ 先前技術 雙鑲嵌(dual damascene)製程是一種能於一介電層 中同時形成一金屬導線槽以及一接觸窗(v i a )結構的方曰 法。由於銅金屬具有低阻值以及抗電致遷 (electro-migration resistance)的特性,因此,銅金 屬雙鑲嵌内連線技術在多層内連線—layer interconnect)製程中日益重要,而且勢 成 的半導體製程中所採用的導線材料。背成為下世代 請參閱圖一,圖一為一半導體晶片丨0之部分剖面示 意圖顯示一習知之雙鑲嵌結構i卜如圖一所示,一下声 銅導線14鑲嵌於一第一低介電常數 曰 及一上層銅導線24鑲喪於—裳_把人+來二^1 以 的溝渠結構23中。上層銅導低介電常數材料層20中 由一接觸窗Uia)22互相電連姓24以及 '層銅導線U係經 料層1 2以及第二低介電常數/。其中第一低介電常數材 料層20係皆由旋轉塗佈 寬材料,例如HSQ或FlaREt所構
200416815 五、發明說明(2) 成’以降低導線之間的RC延遲(RC del ay)效應。 然而’習知雙鑲嵌製程,例如一接觸窗優先 (via first)又鑲嵌製程,一般而言至少包括兩次上光阻 (PR.coating)步驟、一次底部抗反射層(b〇tt〇in antl—Feflective coating, BARC)塗佈步驟、兩次曝光 (exposure)步驟、兩次顯影(devei〇pment)步驟以及兩次 #刻^etch)步驟才能夠於一介電層中形成一雙鑲嵌結 構。請參閱圖二至圖八,圖二至圖八為習知於一介電層 3 4中开> 成一接觸窗優先雙鑲嵌結構的方法示意圖。首 先’如圖二所示,提供一半導體晶片30,其包含有一基 底3 2以及一介電層3 4形成於基底3 2上。介電層3 4—般為 低介電常數材料所構成,例如HSQ、SiLKT韨FLARETM。 接著’如圖三所示,於介電層3 4上塗佈一約1微米 (// m )厚之正光阻層3 6。正光阻層3 6係利用旋轉塗佈方式 形成’例如 i-line( 3 6 5nm)光阻、KrF( 248nm)光阻、
ArF(193nm)光阻或i57nm光阻。隨後為加強圖案轉移的準 確性’需再進行一次至數次的烘烤步驟,一般稱為去水 烘烤(dehydration bake)以及軟烤(soft bake)。接著對 正光阻層36進行曝光,利用一具有一接觸窗圖案之光罩 3 9以及一具特定波長之曝光光線38,以於正光阻層36中 形成一接觸窗潛在圖案(latent pattern or latent 土11^86)37。曝光光線3 8之波長需配合所使用之正光阻層
200416815
五、發明說明(3) 3 6。正光阻層3 6經過適當能量的光源曝照後,其結構 會重排(rearrange),並進_步水解成酸性成分。σ 、 接著,如圖四所示,進行一顯影製程,利用一 剤,一般為鹼性浴液,以將正光阻層3 6中之接觸窗湃 圖案3 7洗去。未曝光的正光阻層3 6則不會受到顯影= 影響。隨後為了去除正光阻層36中的溶劑,一般需^推 行一次至數次的烘烤,稱為硬烤(hard bake)。硬烤運 時加強光阻的附著力並且增強光阻對後續蝕刻的抵抗 力。接著,利用顯影過之正光阻層3 6為一蝕刻遮罩,進 行一非等向性乾蝕刻製程,將正光阻層3 6中之接觸窗圖 案37轉移至介電層34中,以於介電層34中形成接觸窗 4卜 接著,如圖五所示,進行一底部抗反射層(BARC)塗 佈步驟,以於接觸窗4 1旋轉塗佈形成一底部抗反射層 42。底部抗反射層42係用來於後續導線槽蝕刻製程中作 為姓刻阻體(e t c h b 1 〇 c k ),同時亦可以降低在進行後續 導線槽圖案化過程中所產生的薄膜干擾效應(thin-fi lm interference effect)。接著塗佈一約1微米厚之正光阻 層4 6。隨後再進行一去水烘烤以及軟烤。如圖六所示, 接著對正光阻層4 6進行曝光,利用一具有一導線槽圖案 之光罩49以及一具特定波長之曝光光線48,以於正光阻 層46中形成一導線槽潛在圖案47。同樣地,曝光光線48
第7頁 200416815 五、發明說明(4) 之波長需配合所使用之正光阻層4 6。 接著,如圖七所示,進行一顯影製程,利用一顯影 劑(d e v e 1 〇 p e r ),將正光阻層4 6中之導線槽潛在圖案4 7洗 去。未曝光的正光阻層4 6則不會受到顯影劑的影響。隨 後進行一硬烤步驟。接著,利用顯影過之正光阻層4 6為 一蝕刻遮罩,進行一非等向性乾蝕刻製程,將正光阻層 4 6中之導線槽圖案4 7轉移至介電層3 4中,以於介電層34 中形成導線槽5 1。最後如圖八所示,利用習知該項技藝 者所熟知之方法,例如氧氣電漿或清洗劑,將正光阻層 46以及底部抗反射層42去除,即完成雙鑲嵌結構52之製 作。雙鑲嵌結構5 2包括有導線槽結構5 1以及接觸窗結構 4卜 如前所述,習知雙鑲嵌製程,以接觸窗優先雙鑲嵌 製程為例,需要兩次上光阻步驟、一次底部抗反射層塗 佈步驟、兩次曝光步驟、兩次顯影步驟以及兩次蝕刻步 驟才能夠完成。因此十分費時、耗費成本,同時也造成 產能以及圖案轉移的精確度下降。此外,習知接觸窗優 先雙鑲嵌製程需使用底部抗反射層,亦容易產生塗佈不 均的問題,而影響到產品良率(y i e 1 d )。 發明内容 因此,本發明之主要目的在於提供一種雙鑲嵌結構
200416815 五、發明說明(5) 的製作方法,以解決上述問題。 本發明之另一目的在於提供一種利用重複曝光形成 雙鑲般結構的方法,僅需要一次上光阻步驟、兩次曝光 步驟、一次顯影步驟以及一次蝕刻步驟即可以於一介電 層中形成一雙鑲嵌結構。 本發明之另一目的在於提供一種不需要底部抗反射 層塗佈步驟,於一單一光阻層中形成一雙鑲嵌結構的方 法0 依據本發明之較佳實施例,本發明方法包含有下列 步驟: 提供一半導體基底;* 於該半導體基底上形成一感光(photo-sensitive)材料 層,其中該感光材料層對於一第一波長光線具有一第— 吸收度,而對於一第二波長光線具有一第二吸收度,且 該第一吸收度不等於該第二吸收度; 利用該第一波長光線對該感光材料層進行一第一曝光, 以於該感光材料層中形成一第一潛在圖案; 利用該第二波長光線對該感光材料層進行一第二曝光, 以於該感光材料層中形成一第二潛在圖案;以及 同時去除該感光材料層中之該第一潛在圖案以及該第二 潛在圖案,以於該感光材料層中形成一雙鑲嵌結構。
200416815 五、發明說明(6) 本發明係利用該感光材料層對於一第一波長光線具 有一第一吸收度,而對於一弟二波長光線具有一第二吸 收度,且該第一吸收度不等於該第二吸收度之特性,因 此僅需要一次上光阻步驟、兩次曝光步驟以及一次顯影 步驟即可以於該感光材料層中形成一雙鑲嵌結構。 實施方式
請參閱圖九至圖十五,以下即藉由圖九至圖十五詳 細說明本發明之技術内容。圖九至圖十五為本發明較佳 實施例之方法示意圖。首先’如圖九所示,半導體晶片 6 0表面包含有一底層62以及一介電層64覆蓋於底層62 上。底層6 2可以為一半導體基底或另一介電層。介電層 6 4可以為業界所常用之低介電常數材料所構成,例如 FLARETM、SiLKTM、亞芳香基醚類聚合物(p〇iy (arylene ether) polymer)、HSQ (hydrogen si 1 sesquioxane)、 MSQ (methyl si 1 sesquioxane)、HOSP (hybrid-organic-si loxane-polymer)、parylene類化合 物、二氧化矽或多孔(porous)二氧化矽等等。介電層64 的介電常數一般介於2· 2至3· 5之間,一般厚度約為數千 埃(angstrom)至數微米之間。 需強調的是,本發明之技術重點在於利用一次上光 阻步驟、兩次曝光步驟、一次顯影步驟以及一次餘刻步
第10頁 200416815 五、發明說明(7) 驟於介電層6 4中形成一雙鑲嵌結構。因此為了方便說明 本發明之特徵,底層6 2中之其它元件,例如下層金屬導 線或其它内連線結構,則不顯示在圖九以及以下圖示 中。習知該項技藝者可以將本發明之方法應用於目前正 使用中的各種不同類型雙鑲嵌製程中,例如接觸窗優先 雙鑲嵌製程、導線槽優先(trench-first)雙鑲喪製程、 埋入银刻停止(buried etch stop)雙鑲嵌製程或埋入蝕 刻遮蔽(buried etch mask)雙鑲喪製程。 接著,如圖十所示,於介電層64表面上旋轉塗佈一 正光阻層6 6。正光阻層6 6之厚度約為〇 · 5至3 · 5微米之 間’較佳在1至2 · 5微米之間,最佳為2微米。在本發明之 較佳實施例中’正光阻層66係由KrF( 248nm)光阻所構 成,然而,其它光阻,例如i-1 ine( 3 65nm)光阻' ArF(193nm)光阻、157nm光阻或其它感光 (photo-sensitive )材料,亦同樣適用於本發明。正光阻 層66對不同波長光線具有不同之吸收度(31)3〇1^311(:6)。 如圖十一所示’ KrF( 248nm)光阻對波長248nm之紫外光 (ultra-violet, UV)具有一第一吸收度A1,而對波長 193nm之深紫外光(deep UV)具有一第二吸收度A2,其中 第二吸收度A 2大於第一吸收度a卜 隨後如圖十一所示,為加強圖案轉移的準確性,在 進行曝光之前’建議先進行一溫度約為9 〇至1 3 之間,
第11頁 200416815 五、發明說明(8) 時間約為1分鐘左右的去水烘烤或軟烤步驟。接著對正光 阻層6 6進行曝光,利用一具有一導線槽圖案之光罩6 9以 及一 1 93nm曝光光線68,以於正光阻層66中形成一導線槽 潛在圖案6 7。導線槽潛在圖案6 7的形成係由於正光阻層 6 6對於1 9 3 run曝光光線6 8的低穿透度(transmittance )所 造成。如前所述,KrF( 248nm)光阻對波長i93nm之深紫外 光具有一較大的吸收度A2,換言之,即KrF( 248nm)光阻 對波長1 93nm之深紫外光具有較小的穿透度(穿透度被定 義為吸收度的倒數)。因此波長1 9 3 n m之深紫外光只能曝 照至一預定感光深度h之正光阻層6 6,亦即1 9 3 nm光子只 能與部份正光阻層6 6表面的正光阻分子作用。在本較佳 實施中,2微米厚之正光阻層66被波長193nm之深紫外光 曝照後之感光深度約為0 · 2微米左右。 如圖十三所示,在完成193n m之曝光步驟之後,隨即 改變曝光光源之波長至248nm,並利用一具有一接觸窗圖 案之光罩7 9以及248n m曝光光線7 8對正光阻層6 6進行第二 次的曝光’以於正光阻層6 6中形成一接觸窗潛在圖案 8 7。見圖Η ,KrF光阻對波長2 48nm之深紫外光具有一 較小的吸收度A1,換言之’即KrF光阻對波長248nm之深 紫外光具有較大的穿透度。因此波長248nm之深紫外光能 曝照全部厚度之正光阻層6 6。第一次曝光(即導線槽圖案 曝光)與第二次曝光(即接觸窗圖案曝光)之間的時間間隔 應越小越好,以避免由於光酸化合物(ph〇t〇 act丨ve
200416815 五、發明說明(9) compounds, PACs)的形成所造成的臨界尺寸(critical d i m e n s i ο η,C D )控制問題。 在本發明之其它實施例中,正光阻層6 6亦可以先進 行接觸窗圖案之曝光步驟’ h後再進行導線槽圖案曝光 步驟。然而,由於光酸化合物可能產生的臨界尺寸控制 問題,故建議以先進行較大面積的曝光步驟較佳。在本 發明之較佳實施例中,即是進行較大面積的導線槽圖案 曝光,隨後再進行較小面積的接觸窗圖案曝光,如此一 來,可以縮小(m i n i m i z e )接觸窗圖案的臨界尺寸變化。 隨後,進行一顯影製程 _ ^ tetramethy 1 ammonium hydroxide或 choline成分之驗性 水溶液,同時將正光阻層6 6中之導線槽潛在圖案6 7以及 接觸窗潛在圖案8 7洗去。未曝光的正光阻層6 6則不會受 到顯影劑的影響。如圖十四所示,經過顯影後的正光= 層66包含有一導線槽結構67,以及一接觸窗結構87,,並 同構成一雙鑲嵌結構9 0。隨後對正光阻層6 6進 π = 約,9〇至13〇τ之間,時間約為i分鐘左右的硬=度 接著,如圖十五所示,利用gg旦/ i V驟。 〜用顯影/烘烤過之正弁阳 一蝕刻遮罩,進行一非等向性乾蝕 蔣1:丄層6為 66中之雙鑲嵌結構90轉移至介 2耘,將正光阻層 中形成雙鑲嵌結構90,。最後制田曰4中’以於介電層64 之方法,例如氧氣電漿或清令 售知該項技藝者所熟知 ^先劑,將殘餘之正光阻層66
第13頁 200416815 五、發明說明(ίο) 去除。 完成雙鑲嵌結構製作之半導體晶片6 0,可繼續進行 後續之金屬化製程。一般的金屬化製程包括有下列步 驟:(1 )於介電層6 4上形成一阻障層;(2 )於阻障層上濺 鍍一金屬層,且金屬層填滿介電層6 4中之雙鑲嵌結構 90’; (3)進行一金屬化學機械研磨製程 (chemical-mechanical-polishing,CMP),以去除雙鑲 嵌結構9 0 ’以外之金屬層以及阻障層;以及(4 )於該金屬 層上形成一保護層。金屬化製程為習知該項技藝者所熟 知,因此不再詳細描述。 相較於習知方法,本發明雙鑲嵌導線内連線方法僅 需要一次上光阻步驟、兩次曝光步驟、一次顯影步驟以 及一次蝕刻步驟即可以於一介電層中形成一雙鑲嵌結 構。 以上所述僅為本發明之較佳實施例,凡依本發明申 請專利範圍所做之均等變化與修飾,皆應屬本發明專利 之涵蓋範圍。
第14頁 200416815 圖式簡單說明 圖示之簡單說明 圖一為習知雙鑲嵌結構示意圖。 圖二至圖八為習知於一介電層中形成一接觸窗優先 雙鑲嵌結構的方法示意圖。 圖九至圖十五為本發明較佳實施例之方法示意圖。 圖十一為本發明較佳實施例中KrF光阻之吸收度對曝 光光線波長之關係示意圖。 圖示之符號說明 10 半 導 體 晶 片 11 雙 鑲 嵌 結 構 12 第 -— 低 介 電 常 數 材 料 層 14 導 電 層 18 氮化矽層 20 第 二 低 介 電 常 數 材 料 層 21 氧 化 層 22 接 觸 窗 23 溝 渠 結 構 24 上 層 銅 導 線 30 半 導 體 晶 片 32 基 底 34 介 電 層 36 正 光 阻 層 37 接 觸 窗 潛 在 圖 案 38 曝 光 光 線 39 光 罩 41 接 觸 窗 結 構 42 底 部 抗 反 射 層 46 正 光 阻 層 47 導 線 槽 潛 在 圖 案 48 曝 光 光 線 49 光 罩 51 導 線 槽 結 構 52 雙 鑲 結 構 60 半 導 體 晶 片
第15頁
200416815 圖式簡單說明 62 底層 64 介電層 66 正光阻層 67 導線槽潛在圖案 67’ 導線槽結構 68 1 9 3 n m曝光光線 69 光罩 78 2 4 8 n m曝光光線 79 光罩 87 接觸窗潛在圖案 87’ 接觸窗結構 90> 9 0 ’雙鑲嵌結構
第16頁
Claims (1)
- 200416815 六、申請專利範圍 1· 一種利用重複曝光形成一雙鑲彼(dual damascene)結 構的方法,該方法包含有下列步驟: 提供一半導體基底; 於該半導體基底上形成一感光(photo-sensitive)材 料層,其中該感光材料層對於一第一波長光線具有一第 一吸收度,而對於一第二波長光線具有一第二吸收度, 且該第一吸收度不等於該第二吸收度;利用該第一波長光線對該感光材料層進行一第一曝 光,以於該感光材料層中形成一第一潛在圖案(latent pattern); 利用該第二波長光線對該感光材料層進行一第二曝 光’以於該感光材料層中形成一第二潛在圖案;以及 同時去除該感光材料層中之該第一潛在圖案以及該 第二潛在圖案,以於該感光材料層中形成一雙鑲嵌結 構。 2 · 如申請專利範圍第1項之方法,其中該感光材料層係 為一光阻層。3. 如申請專利範圍第2項之方法,其中該光阻層係為 i - 1 i n e光阻所構成。 4. 如申請專利範圍第2項之方法,其中該光阻層係為 KrF光阻所構成。第17頁 200416815 六、申請專利範圍 5. 如申請專利範圍第2項之方法,其中該光阻層係為 ArF光阻所構成。 6. 如申請專利範圍第2項之方法,其中該光阻層係為 1 5 7 n m光阻所構成。 7. 如申請專利範圍第1項之方法,其中該半導體基底上 尚包含有一介電層介於該半導體基底以及該感光材料層 之間。 8. 如申請專利範圍第1項之方法,其中去除該感光材料 層中該第一潛在圖案以及該第二潛在圖案的方法係利用 一顯影劑(d e v e 1 〇 p e r )。 9. 如申請專利範圍第1項之方法,其中該第一波長小於 該第二波長,且該第一吸收度大於該第二吸收度。 10. 如申請專利範圍第1項之方法,其中該第一潛在圖 案係為一淺溝圖案,而該第二潛在圖案係為一介質窗 (v i a )圖案。 11. 一種雙鑲嵌内連線製程方法,該製程方法包含有下 列步驟:第18頁 200416815 六、申請專利範圍 提供一半導體基底,其上形成有一介電層; 於該介電層上形成一光阻層; 對該光阻層進行一具有一第一吸收度之第一曝光製 程,以於該光阻層中形成一第一潛在圖案; 對該光阻層進行一具有一第二吸收度之第二曝光製 程,以於該光阻層中形成一第二潛在圖案; 同時顯影該光阻層中之該第一潛在圖案以及該第二 潛在圖案,以於該光阻層中形成一雙鑲嵌結構; 進行一乾蝕刻製程,以將該光阻層中之雙鑲嵌結構 轉移至下方之該介電層中;以及 去除該光阻層。 12. 如申請專利範圍第1 1項之方法,其中於該乾蝕刻製 程之後,該製程方法尚包含有下列步驟: 於該介電層上形成一阻障層; 於該阻障層上賤艘一金屬層,且該金屬層填滿該介 電層中之雙鑲嵌結構; 進行一金屬化學機械研磨製程 (chemical-mechanical-polishing, CMP),以去除該雙 鑲嵌結構以外之該金屬層以及該阻障層;以及 於該金屬層上形成一保護層。 13. 如申請專利範圍第11項之方法,其中該第一曝光製 程係利用一第一波長光線,該第二曝光製程係利用一第第19頁 200416815 六、申請專利範圍 二波長光線,且該第一波長不等於該第二波長。 14. 如申請專利範圍第1 1項之方法,其中該第一吸收度 不等於該第二吸收度。 15. 如申請專利範圍第1 1項之方法,其中該第一吸收度 小於該第二吸收度。 16. 如申請專利範圍第11項之方法,其中該光阻層係為 i - 1 i n e光阻所構成。 17. 如申請專利範圍第11項之方法,其中該光阻層係為 KrF光阻所構成。 18. 如申請專利範圍第1 1項之方法,其中該光阻層係為 ArF光阻所構成。 19. 如申請專利範圍第1 1項之方法,其中該光阻層係為 1 5 7 n m光阻所構成。 2 0. 如申請專利範圍第1 1項之方法,其中該第一潛在圖 案係為一淺溝圖案,而該第二潛在圖案係為一介質窗 (via)圖案。第20頁
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW92103721A TW200416815A (en) | 2003-02-21 | 2003-02-21 | Method for fabricating a dual damascene structure using a single photoresist layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW92103721A TW200416815A (en) | 2003-02-21 | 2003-02-21 | Method for fabricating a dual damascene structure using a single photoresist layer |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200416815A true TW200416815A (en) | 2004-09-01 |
Family
ID=52340748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW92103721A TW200416815A (en) | 2003-02-21 | 2003-02-21 | Method for fabricating a dual damascene structure using a single photoresist layer |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW200416815A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111081683A (zh) * | 2018-10-22 | 2020-04-28 | 台湾积体电路制造股份有限公司 | 形成集成电路结构的方法以及集成电路结构 |
-
2003
- 2003-02-21 TW TW92103721A patent/TW200416815A/zh unknown
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111081683A (zh) * | 2018-10-22 | 2020-04-28 | 台湾积体电路制造股份有限公司 | 形成集成电路结构的方法以及集成电路结构 |
US10910466B2 (en) | 2018-10-22 | 2021-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process for tuning via profile in dielectric material |
CN111081683B (zh) * | 2018-10-22 | 2021-10-29 | 台湾积体电路制造股份有限公司 | 形成集成电路结构的方法以及集成电路结构 |
TWI772693B (zh) * | 2018-10-22 | 2022-08-01 | 台灣積體電路製造股份有限公司 | 積體電路結構的形成方法及積體電路結構 |
US11532692B2 (en) | 2018-10-22 | 2022-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for tuning via profile in dielectric material |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9612523B2 (en) | Structure and method for reflective-type mask | |
US6242344B1 (en) | Tri-layer resist method for dual damascene process | |
US6962771B1 (en) | Dual damascene process | |
US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
JP4852360B2 (ja) | 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法 | |
US20040087164A1 (en) | Scum solution for chemically amplified resist patterning in cu/low k dual damascene | |
CN107204281A (zh) | 材料组合物及其方法 | |
JP4481902B2 (ja) | 多層レジスト法によるパターン形成方法 | |
TW201535493A (zh) | 形成用於積體電路的圖案的方法及圖案化基底的方法 | |
WO2010080758A1 (en) | Substrate planarization with imprint materials and processes | |
TW201801139A (zh) | 半導體裝置的製作方法 | |
KR20100134418A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
TW201824346A (zh) | 半導體裝置的製作方法 | |
JP2003163265A (ja) | 配線構造およびその製造方法 | |
JP3455442B2 (ja) | 配線構造の製造方法 | |
JP2012004170A (ja) | 半導体集積回路装置の製造方法 | |
JP4219348B2 (ja) | 微細加工方法 | |
US20040180295A1 (en) | Method for fabricating a dual damascene structure using a single photoresist layer | |
KR20100102422A (ko) | 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법 | |
TW200416815A (en) | Method for fabricating a dual damascene structure using a single photoresist layer | |
US6849538B2 (en) | Semiconductor device and a fabrication method thereof | |
TWI358789B (en) | Method for dual damascene process | |
US6162586A (en) | Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers | |
JP2001326173A (ja) | パターン形成方法 | |
US8119334B2 (en) | Method of making a semiconductor device using negative photoresist |