TW200415475A - Parallel data bus set, data system and method for device communications - Google Patents

Description

200415475 五、發明說明（1) 一、【發明所屬之技術領域】 ^ 本發明係為一種平行資料匯流排組及其系統，以及此 系統中元件聯繫的方法。 二、【先前技術】

資料匯流排（da t a bus)係連接微處理器 (microprocessor)和隨機存取記憶體（RAM)，用來傳送需 ^處理或儲存資料的一種傳輸線路。習知之資料匯流排可 刀為兩種·一種為平行匯流排bus)，一種為串 列匯$排（ser i a 1 bus )。平行匯流排的優點在於具有很大 的頻寬’但在高頻的環境下易產生競賽狀況（race n d i t i ο η ) °串列匯流排的優點在於適用於高頻，且不需 由τ脈控制，但需使用類比（a n a 1 〇运）設計。 隨著科技的進步，愈來愈多的元件需要利用匯流排來 '輪]且傳輸速率的要求也愈來愈高。習知之平行匯流排 7頻寬雖然大’但高頻時會因為資料傳輸的時間及路徑不 =，而產生競賽狀況，造成資料傳輸上的錯誤。而習知之 小列匯流排雖無競赛狀況的問題，但是因為其位元數較 丄’所以必須採用高頻的方式來換取頻寬。

、八 為了克服上述的缺點，目前市面上用來作為高頻寬用 攻的匯流排均使用位元數較少的匯流排加上超高頻的類比 電路設計，如USB 2· 〇、ΗΤΤ、SATA 、PCI Express 等。但 類比電路要整合進主機板是十分困難的，成本也較高，而 且並非所有的產品都需要如此複雜的設計，因此一種數位

第5頁 200415475 五、發明說明（2) 電路架構，卻可用於高頻寬但是低成本以及容易設計之平 行匯流排是迫切需要的。 三、【發明内容】 本發明提供一種平行資料匯流排組、一種資料系統及 一種元件間聯繫的方法。此平行資料匯流排組包含一第一 匯流排及一第二匯流排，連接於一第一元件及一第二元件 間，用以傳送資料暨控制信號。 其中，若第一元件欲主動與第二元件做資料傳輸時 (不論是將資料輸出至第二元件或是由第二元件輸入資 料），第一元件先將一第一信號組傳送至第二元件，且第 二元件係因應由第一元件傳送來之第一信號組，回應一第 二信號組至第一元件。當第一信號組從第一元件傳送至第 二元件時，利用第一匯流排傳送。而第二元件在接收到第 一信號組後，便由第二匯流排回應第二信號組給第一元 件。 第一信號組至少包含一控制信號組，用以請求匯流排 及告知第二元件應執行之動作。若資料需從第一元件傳送 至第二元件，則第一信號組亦包含一連串欲傳送之字元及 長度之資料信號組。第一信號組經由本發明之第一匯流排 傳送時，所有的接腳同時先傳送控制信號組，若有必要， 再傳送資料信號組。 本發明所揭露之資料系統至少包含第一元件、第二元

第6頁 200415475 五、發明說明（3) 件、第一匯流排及 具有一輸入端及一 第二匯流排。第一元件 輸出端 第 料匯流排’ 入端。第二 於第二元件 此資料 資料需從第 流排，傳送 執行之動作 號組傳送之 分別連接於第一元件 匯流排亦為一單向平 之輸出 與第二元件分別 為一單向平行資 與第二元件之輸 流排，分別連接 端與第 系統中元件聯 傳送至 號組至 二元件 時，利用第二 一元件 控制信 。若第 一元件 繫的方 第二元 第二元 需回應 匯流排係 之輸出端 行貢料匯 之輸入端。 法包含下列步驟： 件時，第 件，用以告知第二 其控制信號組’在 當有一 元件經第一匯 元件應 控制信 匯流排傳送一第一回應信號組至 第一元件。第一元件經第 件需作回應 二回應信號 元件傳送至 控制信號組 匯流排傳送資 利用第二 地，當有 ，在資料傳送之時， 組至第一元件。同樣 第二元 用以告知第一元 料時，若第二元 匯流排傳送一第 一資料需從第二 第一元 至第一 件時 元件 作。若第一元件需回應控制信號 匯流排傳送一第三 二匯流排傳送資料 時，利用第一 經第二匯流排，傳送一 件應執行 制信號組 時，利用第 第二元件經 應’在資料 號組至第二 第二匯 傳送之 元件。 組，在控 回應信號組至第 時，若第 匯流排傳 一元件需 送一第四 之動 傳送之 元件。 作回 回應信 四、【實施方式】 本發明提供一種平行資料匯流排組，連接於一第一元 件及一第二元件間，用以傳送資料。其中，第一元件欲將

第7頁 五、發明說明（4) .第一信號組傳送至第一 元件傳送來之第一作=〜元件，且第二元件係因應由第一 件。如第一圖所示，第、 回應一第二信號組至第一元 (c 1 ock)，而用以偟、、，—凡件與第二元件具有相同的時脈 一匯流排1與一第-陌、+之平行資料匯流排組包含一第 送至第二元件時，伤…娜^ °當第一信號組從第一元件傳 在接收到第一信號組後弟—匯流排1傳送。而第二元件 組給第一元件。其中 ^便由弟二匯流排2回應第二信號 立，不互相影響。也就，一匯流排1與第二匯流排2彼此獨 第二元件只要接收到^ ^說，當第一信號組開始傳送後， 傳送完畢，第二元件便息，不論第-信號組是否已 έ 卜分#。If曰 了根據其訊息，馬上回應第二信號 組至H 一 70仟。亚且，筮一广 . "確；妯，^7 7 匯流排1與第二匯流排2皆為單 M /s , ^ ^ 7 ^唬需從第一元件傳送至第二元 件時，必須經由弟一匯流排1 … ，ν π 1，任何信號需從第二元件傳 适至镇一凡仵日守 必須經Λ钕 日蚩由 第二匯流排2。為求說明時方 便，Α此說明書中，一律腌册上、 在 ^ ^ ^ ^ 將要求傳送端元件視為第一元 件，而接收回應‘元件視為第二元件。 第，ί，f》包含—控制信號，用以請求匯流排及 告知第 ίίΐ:何種動，’若有必要，則第-信號組 亦包含一連々人送之子元及其長度之資料信號。不同於 習知之平行匯流排，第一信號組經由本發明之第一匯流排 1傳送時，所有的接腳同時先傳送控制信號，再傳送資料 信號。如第二圖所示，為了方便說明，在此將第一信號組 分為四區：第一區11、第二區13、第三區15及第四區17。 200415475 五、發明說明（5) 〜 第二信號組依第一信號組之請求，有不同的組合 此先假設分為兩區：第五區21及第六區23。其 二在 1 1、第一區1 3及第三區J 5用以傳送控制信號二區 以在需要時傳送資料信號或相對於第六區2 ::用 第二圖中數第一匯流排15戈第二匯流:2應^息。 (idle)，無任何信號被傳送；而文字"χ"表示一二技 或第二匯流排2正在傳迸第一信號組或第二淮’机排1 字"Γ，原應為二進位或十六進位之位元，且因二文 有不同之位元數’ $ 了說明及繪圖的方 糸此先不同而 圖式*，除非特別指出，否則不論圖式 之 字或設定值為多少位元，皆以單一文字或數字的文 當第一 70件向第二元件提出一指令時，第一 ^件妳由 第-匯流排1先傳送第一區u的訊息，此第一區n為請、 階段（request phase)，用以請求第二元件接受第一元件 所要求之指令。本發明實施例之請求階段設定值如第一表 所示： 閒置（i d 1 e) 設定值 〇 匯流排請求（bus reauest) 1 匯流排授予（bus grant) 2 中斷（interrupt ) 3 兵兵請求（Ding pong REQ) 4 兵兵回應（Ding pong ACK) 5

第9頁 200415475

五、發明說明（6) 1 兵乓重試（Ding D〇ng retry) 6 信息（m e s s a g e ) 7 匯流排重設（b u s r e s e t) E 埶插拔（hot olug) F _ 第一表

傳送完第一區11的訊息後，第一元件便傳送第二區1 3 的訊息。此第二區1 3為指令階段（command phase)，用以 告知第二元件所需執行之動作。此一實施例之指令階段設 定值如弟^一表所不· 指令階段 間豎（i d 1 e )

給出人讀出（I/O read) 轉r出入寫入（I/O write)

記憧醴窵入（memory write)_ 記憧艚讀出線（memory read line) 訊憧體窵入線（memory write line 設定讀出（configuration read)

設定窵入（configuration write)

第10頁 200415475 五、發明說明（7) 第三區1 5的訊息為一位址，用以告知第二元件需從何 處取得資料或將資料存向何處。第四區1 7則為資料階段 (data phase)，用以傳輸上述之資料信號及其長度或用以 傳輸相對於第六區2 3的回應訊息。 當第一元件傳送第二區1 3之訊息的同時，第二元件已 接收到第一區11的訊息，此時便可傳送第五區2 1的訊息， 以回應第一區11的請求階段。本發明之實施例中第五區2 1 的回應訊息設定值與第一表相同。 當第一元件傳送第四區1 7之訊息的同時，第二元件已 接收到第三區1 5的訊息，此時第二元件便可於第六區2 3傳 送相關之資料信號及其長度（如第一元件請求一讀出動作 時），或是傳送用來回應第三區15或第四區17之回應訊息 (如第一元件請求一寫入動作時）。本實施例第四區1 7或是 第六區2 3的回應訊息設定值如第三表所示： 設定值 0 4 5 回應訊息 閒置（i d 1 e 有效（valid) 停止（StOD) 錯誤（error 第三表

第11頁 200415475 五、發明說明（8) | 若第四區1 7或是第六區2 3為資料信號以及其長度時， 則所有的接腳同時先傳送資料長度，再傳送資料信號。 值得注意的是，根據第一區11的訊息與第五區2 1的訊 息之不同，結果將會影響到第三區1 5、第四區1 7與第六區 23是否存在，甚至會產生其他的區域。也就是說，第二圖 中之所有的區域並非都是必須存在的，需視其狀況而定。 根據以上的設定值，本發明實施例定義了一些基本的 傳輸協定（protocol)，如下：

一、 閒置 當第一元件並無任何資料需要傳送時，第一匯流排1 呈現閒置狀態，如第三圖所示，第一信號的每一位元皆 為π 0π (參閱第一表）。由於第一元件閒置，第二元件亦不 需回應任何訊息，故第二信號的每一個位元亦為π 0 ’’。 二、 匯流排請求/授予

當需要傳送資料至第二元件或從第二元件接收資料 時，如第四圖所示，第一元件在第一區11先傳送一匯流排 請求設定值’’ 1π (參閱第一表），第二元件係因應其匯流排 請求，於第五區2 1回應一匯流排授予設定值π 2Π (參閱第一 表），告知第一元件此平行資料匯流排組之使用權已授 予，可繼續傳送信號至第二元件。 若第二元件忙碡中而無法處理第一元件的請求或是第 二元件不存在（被移除）時，如第五圖所示，則於第五區2 1

第12頁 200415475 五、發明說明（9) 回應一閒置設定值”（Γ (也就是不予回應），第一元件在接 收到π 0 ”的回應信號後，便停止傳送訊息。其中，第四圖 及第五圖中其他訊息暫以文字π X”表示，其說明將於後補 述。 三、重試（retry) 在已回應一匯流排授予設定值” 2π的情況下，由於某 種因素，例如忙碌中而無法處理第一元件的請求，第二元 件可要求第一元件重新傳送。如第六圖所示，第二元件於 第六區2 3回應π 〇 π (代表第二元件無法處理任何資料），第 一元件便不再傳送第四區1 7裡的信號，在適當的一段時間 後’第一元件會嘗試重送訊息。其中，第四區丨7裡的數 字π 〇 ”表示第一元件在得不到第二元件的回應後，便處於 閒置狀態。 四、寫入 _ 當第一元件欲執行一輸出入寫入、記憶體寫入、記憶 體寫入線、或是設定寫入動作時，第一元件於第二區13會 傳送一輸出入寫入、記憶體寫入、記憶體寫入線或是設定 =入設定值”2” 、”4”、 ”6”或是”8”（參閱第二表）。由於 &寫入動作岣相仿，故第七圖及以下說明部分僅以記憶體 二為例其餘寫入動作不在此贅述，熟此記憶者應可依 接者，第一元件在第三區丨5中傳送資料信號欲寫入之

第13頁 200415475 五、發明說明（ίο) 位址，第二元件在第六區23中回應第二元件目前可接 理的容量（即圖中第六區23内之文字"γ")。若第一元 寫入的資料信號的大小（即圖中第四區17内之文字 於第二元件目前可接受處理的容量，則第一元件便於第四 區17中傳送全部的資料信號。^第4件欲寫人的資^ ll: ϋ ΐ Ϊ第，元件目前可接受處理的容量，則第四區 ϋ >專k弟—兀件目前可接受處理的資料量。 當第一疋件在傳送第四區1 7中之資料信號時，若第二 理下：個時脈之輸入，則傳送有效設定值”3" 嘹弟^二—第一 70件便於下一個時脈繼續傳送資料信 第二元件再产值、/下一個時脈便不會傳送貧料，直到 資料。 又迗有效設定值” 3"，第一元件才繼續傳送 立、 利用本發明之平 作，與上述執行寫貝料匯流排組執行讀出資料的動 第二區13傳送一輪^的動作並無太大差別。第一元件可於 或是設定讀出設定信，入讀出、記憶體讀出、記憶體讀出線 表）。由於其讀出動作^、’，3"、”5"或是”7"(參閱第二 僅以記憶體讀出為例，句相仿，故第八圖及以下說明部分 憶者應可依此推之。其餘讀出動作不在此贅述，熟此記 如第八圖所示 元 第 件於第三區15傳送欲讀出資寿

200415475 五、 發明說明（11) 之位址，第二元件在第六區2 3中回應其可提供的資料信號 之大小（即圖中第六區23内之文字” L")。若第一元件所需 求的資料容量（即圖中第四區1 7内之文字，，Y，，）小於第二元 件可提供之Λ小，則第一元件可以讀取全部之資料量。若 第一元件所需求的資料之容量大於第二元件可提供之大 小，則第二元件只會在第六區2 3中傳送可提供的資料信 號。 同樣地，當第二元件在傳送第六區2 3申之資料信號 時，若第一元件能處理下一個時脈之輸入，則傳送有效設 定值’’ 3 ’，（參閱第三表）。若第一元件不能處理下一時脈的 輸入，則傳送間置設定值第二元件在接收到閒置設 定值’’ 0 ’’後，下一個時脈便不會傳送資料，直到第一元件 再度傳送有效設定值’’ 3”，才繼續傳送資料。當第一元件 想提早結束整個動作或疋傳送動作已經完成時，便傳送停 止設定值，，4π (參閱第二表），以通知第二元件結束這個指 〇 六、 錯誤 在傳送資料信號日守若發生錯誤，可送出一妒爷母定 值"5”（參閱第三表），以要求重新傳送或停止目前、的動 作。如第九圖所示，當第一元件在執行讀出的動作時，假 設在接收第六區23之資料信號發生錯誤，可於第三區17内 傳达一錯誤設定值"5"，以告知第二元件傳送錯誤。第二 疋件接收到錯誤訊息後，便處於閒置狀態，等候進一步指 200415475 五、發明說明（12) 示0

七、中斷 在第一元件完成 況’需要通知糸統來^ 在第一區11傳送〜中 二區13傳送一中斯代 求第二元件接收此中 示此一中斷指令係由 某件事情之後，或是發生某些特殊狀 處理時，如第十圖所示，箆—— _設定值π 3”（參閱第一表），並^於第 石馬（interrupt number)M NM，用以要 斷訊息。其中’中斷代碼”N”用1表 哪一個元件所發出。 乂 八、熱插拔 如第十一A圖所示，假設第一元件為-可移除 η、& m^ &兩70件原本未相連接，即第一圖中之第 排1被分山為兩個部份：第-元件端之第—匯Y排:弟 二為；：：：：：第-匯流排lb。本發明實施例之初始設 一個e 士皁件 弟一匯流排1b透過 個阻抗值較大之電阻連接至一低電壓準位。第一圖中之 第二匯2排2亦分為兩個部{分：第一元件端之第二匯流排 ϋ=及ϊ I元件端之第二匯流排2b。本發明實施例之初始 :又疋為第元件端之第二匯流排2 a透過一個阻抗值較大之 電阻連接至低電壓準位，第二元件端之第二匯流排2b透 過一個阻=值較小之電阻連接至一高電壓準位。 在主機持續運轉的狀態下，將第一元件與第二元件相

第16頁 200415475 五、發明說明（13) 連接，即第一元件端之第 匯流排1 b連接成第一匯流排丨匯，机排j 3與第二元件端之第〆 -匯流排1產生-電流由高電：：：：β圖所示’此時第 線箭頭所示），因為阻抗分蜃向低電壓準位(如處

^ ^ - m ^ ^ t ^ ^ ^ 1^ J 示，此一結果將於第八區25產^ 一二雍立。如第十二圖所 值"F”（參閱第一表），之後第_ —十應之熱插拔設定 上述低電壓準位的連線，且於—70，切斷第-匯流排1與 值"E"(參閱第一表），之後宽f七f 19產生一匯流排重設 與上述高電壓準位的連線〗牛=斷第一匯流排1 化，以形成如第一圖所示之二：弟：；流排1完成初始 。θ M2 > i π # 並可開始執行資料的傳 二第-匯机排2之熱插拔動作與第―匯流排i無異，故不 賢述0 九、信息 當第-元件需傳送一信息（如嚴重錯誤、進入或是離 開睡眠，等）至系統中全部的元件或是某個特定元件 時二如弟"十f圖所示，第一元件在第-區11中傳送-信息 設疋值7 (麥閱第一表）至第二元件，並在第二區13傳送 第一元件的位址，以表示信息發自第一元件，最後在第三 區㈣送其信4。此信息内含目的元件之位址或是代表全 部兀件的汛息，第二兀件可依其地址將此信息傳遞下去， 直到此信息到達目的元件為止。 當第一兀件利用信息來通知系統中全部元件進入睡眠

m

200415475 ， 女之後， 狀態時，所有收到此信息的元件在將信息傳遞^也是先發 五、發明說明（14) 動進入睡眠狀態。當第一元件欲叫醒系統 < 於目f眠狀 出一個信息給第二元件，但是第二元件此時疋處元件必須 態，因此第二元件在第四區21無須回應，佴第了 就必須 自動醒來。當第一元件再次發出信息時，第二元4 回應，並依照此方式叫醒其他元件。 十、仲 由 的動作 排請求 要由哪 各元件 當 權等級 優先權 優先權 元件之 第一元 件可優 裁（arbi tration) 、 ’假設 ，則第 一元件 間資料 相鄰兩 的元件 等級必 大於數 匯流排 件與第 先取得 於第一元件與第二元件皆可以主動提出匯流排請求 第一元件與第二元件在同一個時脈提出匯流 一元件與第二元件必須有一仲裁行為來判疋 先取得匯流排授與的資格，因此必須先定義 傳送的優先權等級。 元件同時發出匯流排請求時，具有較高優先 可取得匯流排的使用權，故相鄰兩元件間之 不相同。在此一實施例中，定義數字”;I ”的 字"〇π ，如第十四圖所示，第一元件與第二 使用優先權為第二元件大於第一元件，故當 二兀件同時要求匯流排的使用權時，第二元 Η--、兵兵路徑 元件中存取一 元件來傳送。 如第十四圖所示，若第一元件欲從第 資料時，則控制信號及資料信號需經由第

第18頁 200415475 五、發明說明（15)

習知之做法為：若第一元件欲寫入資料到第三元件，則第 二元件可以將第一元件送來的控制信號及資料信號全部接 收之後，再傳送到第三元件，第一元件無須等待。但是若 第一元件欲從第三元件讀出一資料時，第二元件只能先接 收第一元件傳送來的控制信號，並且利用重試指令回應給 第一元件，再將控制信號送到第三元件。在第三元件未將 資料傳回給第二元件之前，第一元件就必須一直不斷的向 第二元件送出要求，而第二元件也必須不斷的利用重試指 令回應第一元件，直到第二元件收到第三元件回應的資 料。如此一來第一元件會浪費許多時間，尤其當第三元件 如果是離第一元件很遠的時候。為了避免此情況發生，可 利用乒乓路徑來作讀取的動作，以節省中間不斷的重試動 作。

利用本發明之平行資料匯流排組執行乒乓路徑的傳輸 時，如第十四圖所示，第二元件與第三元件間由一第三匯 流排3和一第四匯流排4作連接。其中，第三匯流排3用以 將一第三信號由第二元件傳送至第三元件，第四匯流排4 用以將一第四信號由第三元件傳送至第二元件。以記憶體 讀出為例，假設第一元件需從第三元件讀出一資料，如第 十五A圖所示，第一元件於第一區1 1傳送一乒乓請求設定 值π 4Π (參閱第一表），於第二區13傳送一記憶體讀出設定 值π 3π (參閱第二表），於第三區1 5傳送欲讀取資料之位 址，並於第四區1 7傳送欲讀取資料之大小。 第二元件接收到由第一元件傳送來的控制信號及資料

第19頁 200415475 五、發明說明（16) - 偵唬後，經由第三匯流梆3，將第一信號所有訊息傳送至 第一元件，如第十五β圖所示。第三元件於第六區傳送 第二兀件可提供之貧料大小及第一元件所需之資料信號， 第二兀件於第四區1 7傳送第一元件欲讀取的資料大小及第 三表中之回應訊息設定值。

第二元件接收來自第三元件之資料信號後，再將這些 資料信號傳送回第一元件。如第十五c圖所示，第二元件 在第一區11傳送一乒乓回應設定值，，5”（參閱第一表），用 以告知第一元件先前之乒乓請求已得到回應，並在第四區 1 7中將資料信號傳送給第一元件。 兵兵路徑並不僅限於三個元件間資料傳遞，任何經由 三個以上元件之傳遞皆可利用乒乓路徑來完成。若第一元. 件在一預没的時間内未收到回應時，可再重新傳送一乒乓 請求，其預設時間由系統決定之。 ^ 、 十一、初始 5又疋（configuration)

系統在開機時，除了主元件（如CPU)外，其餘的元件 皆未初始化，此時主元件需傳送設定讀出設定值” 7”或設 定寫入設定值π 8π (參閱第二表）至系統中的每一個元件， 使其初始化，才能開始執行上述的功能。 在此實施例中，每一元件皆有一設定位址 (configuration address)CFGA，若〇FGA = 〇，即表示此元 件尚未初始化’若C F G A = 1 ’則表示此元件已完成初始化。 如第十六A圖所示，系統剛開機時，第四元件與第五元件

第20頁 200415475 五、發明說明（17) 皆未初始化（jFGA_=0)。此時主元件cpu發出一設定讀出/寫 入設定值至第四疋件，如第十六B圖所示，第四元件接收 到此一設定值後完成初始化的動作，同時以以的值變為 i。主元J牛，仍^送出言史定讀出/寫入設定值至第四元 :’如第1: 士圖所不’由於第四元件已完成初始化的動 作，因此會將此一設定值德镁5馀 化的動作。依此類推，直到所有弟：70件，使其執行初始 為止。 隹直到所有凡件皆完成初始化的動作 組作 匯流排 的方式，任何目前用於電腦元件間的 上述之說明，適當地將控制信號與資料信， 發明之平行資料匯流排組來傳送。 、、σ 用本 本發明亦提供-種資料系統，此資料系統至少 一元件、第二元件、第一匯流排及第二匯 = 广元件分別具有-輸入端及一輸出端U心 為：向：行資，流排，連接於第一元件之輸出端與= —7G件之輸入端。第二匯流排亦為一單向平行資料匯^弟 排，連接於第二元件之輸出端與第一元件之叫 ，資㈣統中元件聯繫的方法包含 貝料需從第一元件傳送至第二元件時，第— “ 行之動作，若第二元件需回二：ί;知第二元件應執 送之時，利用第二匯流排傳在控制信號傳 、 弟回應信號至第一元

第21頁 ΙΗ 200415475 五、發明說明（18) 件。第一元件經第一匯流排傳送資料時，若第二元件需作 回應，在資料傳送之時，利用第二匯流排傳送一第二回應 信號至第一元件。同樣地，當有一資料需從第二元件傳送 至第一元件時，第二元件經第二匯流排，傳送一控制信號 至第一元件，用以告知第一元件應執行之動作，若第一元 件需回應控制信號，在控制信號傳送之時，利用第一匯流 排傳送一第三回應信號至第二元件。第二元件經第二匯流 排傳送資料時，若第一元件需作回應，在資料傳送之時， 利用第一匯流排傳送一第四回應信號至第二元件。

所有圖式中之第一區11 、第二區13、第三區15、第四 區17、第五區21、第六區23、第七區19及第八區25皆為虛 擬，係為了說明方便而定義之區間，實際上資料傳輸時並 無這些區間之設定。 綜合以上所述，本發明提供了 一種平行資料匯流排 組，以解決習知平行匯流排不適用於高頻的缺點。同時基 於此種平行資料匯流排組，本發明亦提供一種資料系統及 系統中元件聯繫的方法，以加速並簡化元件間資料的傳 輸0

第22頁 200415475 圖式簡單說明 五、【圖示簡單說明】 第一圖為本發明之平行資料匯流排組及資料系統之示 意圖； 第二圖為信號傳送順序示意圖； 第三圖為閒置信號之示意圖； 第四圖為匯流排授予信號之示意圖； 第五圖為匯流排不授予信號之示意圖； 第六圖為重試信號之示意圖； 第七圖為寫入信號之示意圖；

第八圖為讀出信號之示意圖； 第九圖為錯誤信號之示意圖； 第十圖為中斷信號之示意圖； 第十一 A圖為本發明之平行資料匯流排組尚未連接之 不意圖， 第十一 B圖為本發明之平行資料匯流排組初始化之示 意圖， 第十二圖為熱插拔信號之示意圖； 第十三圖為信息信號之示意圖； 第十四圖為乒乓路徑之示意圖；

第十五A圖為第一元件發出乒乓讀出信號之示意圖； 第十五B圖為第二元件執行乒乓讀出信號之示意圖； 第十五C圖為第二元件回應乒乓讀出信號之示意圖； 第十六A圖為系統開機時尚未初始化之示意圖； 第十六B圖為第四元件完成初始化之示意圖；

第23頁 200415475 圖式簡單說明 第十六C圖為第五元件完成初始化之示意圖。 圖示元件符號說明

1 第一匯流排 2第二匯流排 la 第一裝置端之第 一匯流排 lb 第二裝置端之第 一匯流排 2a 第一裝置端之第 二匯流排 2b 第二裝置端之第 二匯流排 3 第三匯流排 4 第四匯流排 11 第一區 13 第二區 15 第三區 17 第四區 19 第七區 21 第五區 23 第六區 25第八區

Claims (1)

1. 200415475

   200415475 六、 申請專利範 圍 (P ing pong REQ)、 信息（message)、熱插拔（hot plug)等 指 令 其中 之 一；以 及 一指 令 階段（command phase)，包含閒置、記憶體讀 出 (memory read) ' 記憶體寫入（m e m 〇 r y w r i t e)、記憶體 寫 入 線（memory wr ite line)專指令其中之一。 6. 如 申請 專 利範圍 第5項所述之平行資料匯流排組； ，其中 該 第 二信 號 包含閒 置、匯流排授予、重試、錯誤、 兵兵回 應 匯流 排 重設等 指令其中之一。 7. 一 種平 行 資料匯 流排組’連接於一第一元件及一 第二元 件 間 ，該 第 一元件 傳送一第一信號至該第二元件， 該苐二 元 件 係因 應 該第一 信號，傳送一第二信號至該第一 元件， 該 第 一信 號 包含： 一資 料 信號， 係為一連串欲傳送之字元；以及 一控 制 信號， 用以告知該第二元件應執行之動 作； 該 平 行資 料 匯流排 組包含： 一第 匯流排 ，係為一單向平行資料匯流排， 用以將 該 第 一信 號 由該第 —元件傳送至該第二元件；以及 一第 匯流排 ，係為一單向平行資料匯流排， 用以將 該 第 二信 號 由該第 二元件傳送至該第一元件； 其中 ， 該第一 信號經由該第一匯流排傳送時’ 先傳送 該 控 制信 號 ，再傳 送該資料信號。 8. 如 申請 專 利範圍 第7項所述之平行資料匯流排組 ，其中 當 該 第一 信 號開始 傳送後，且在該第一信號傳送完 畢前， 該 第 二信 號 經該第 二匯流排傳送至該第一元件。

   第26頁 200415475 六、申請專利範圍 9.如申請專利範圍第8項所述之平行資料匯流排組，其中 該控制信號包含： 一請求階段，包含閒置、匯流排請求、中斷、乒乓請 求、信息、熱插拔等指令其中之一；以及 一指令階段，包含閒置、記憶體讀出、記憶體寫入、 記憶體寫入線等指令其中之一。 1 0.如申請專利範圍第9項所述之平行資料匯流排組，其中 該第二信號包含閒置、匯流排授予、重試、錯誤、乒乓回 應、匯流排重設等指令其中之一。 11. 一種平行資料匯流排組，連接於一第一元件及一第二 元件間，該第一元件傳送一第一信號至該第二元件，該第 二元件係因應該第一信號，傳送一第二信號至該第一元 件，該第一信號包含： 一資料信號，係為一連串欲傳送之字元；以及 一控制信號，用以告知該第二元件應執行之動作； 該平行資料匯流排組包含： 一第一匯流排，係為一單向平行資料匯流排，用以將 該第一信號由該第一元件傳送至該第二元件；以及 一第二匯流排，係為一單向平行資料匯流排，用以將 該第二信號由該第二元件傳送至該第一元件； 其中，該第一信號經由該第一匯流排傳送時，先傳送 該控制信號，再傳送該資料信號，且當該第一信號開始傳 送後，且在該第一信號傳送完畢前，該第二信號經該第二 匯流排傳送至該第一元件。

   200415475 六、申請專利範圍 1 2。如申請專利範圍第11項所述之平行資料匯流排組，其 中該控制信號包含： 一請求階段，包含閒置、匯流排請求、中斷、乒乓請 求、信息、熱插拔等指令其中之一；以及 一指令階段，包含閒置、記憶體讀出、記憶體寫入、 記憶體寫入線等指令其中之一。 1 3.如申請專利範圍第1 2項所述之平行資料匯流排組，其 中該第二信號包含閒置、匯流排授予、重試、錯誤、乒乓 回應、匯流排重設等指令其中之一。 1 4. 一種資料系統，包含： 一第一元件，具有一輸入端及一輸出端； 一第二元件，具有一輸入端及一輸出端； 一第一匯流排，係為一單向平行資料匯流排，連接於 該第一元件之該輸出端與該第二元件之該輸入端；以及 一第二匯流排，係為一單向平行資料匯流排，連接於 該第二元件之該輸出端與該第一元件之該輸入端； 其中，當有一資料需從該第一元件傳送至該第二元件 時，該第一元件經第一匯流排，先傳送一控制信號至該第 二元件，用以告知該第二元件應執行之動作，接著傳送該 資料，該第二元件係因應該控制信號或該資料，在該控制 信號或該資料傳送完畢前，利用該第二匯流排傳送一回應 信號至該第一元件。 1 5.如申請專利範圍第1 4項所述之資料系統，其中該控制 信號包含：

   200415475 六、申請專利範圍 一請求階段，包含閒置、匯流排請求、中斷、兵乓請 求、信息、熱插拔等指令其中之一；以及 一指令階段，包含閒置、記憶體讀出、記憶體寫入、 記憶體寫入線等指令其中之一。 1 6 ·如申請專利範圍第1 5項所述之資料系統，其中該回應 信號包含閒置、匯流排授予、重試、錯誤、乒兵回應、匯 流排重設等指令其中之一。 1 7 ·如申請專利範圍第丨6項所述之資料系統，其中當該第 一元件與該第二元件尚未以該第一匯流排及該第二匯流排 連接時，該第一元件之該輸出端連接至該第一元件内部之 一高電壓準位，該第二元件之該輸出端連接至該第二元件 内部之一高電壓準位，該第^元件之該輸入端連接至該第 一元件内部之一低電壓準位，該第二元件之該輸入蠕連接 至該第二元件之一低電壓準位，當該資料系統處於開機狀 您下，且該第一元件與該第二元件以該第一匯流排及該第 二匯流排進行連接時，該第一元件之該輸出端及該第二元 件之該輸出端分別切斷與該高電壓準位的連接’泫第一元 件之該輸入端及該第二元件之該輸入端分別切斷與該低電 壓準位的連接，以完成該第一匯流排及該第一匯流排初始 化的動作。 1 8 ·如申請專利範圍第丨6項所述之資料系統，其中該資料 系統更包含一第三元件，具有/輸入端及一輸出端，當該 第一元件需透過該第二元件，與該第二元件做傳輸時，該 第—元件於該控制信號中傳送該乒乓請求指令至該第二元

   第29頁 200415475 六、申請專利範圍 件，當該第二元件得到該第三元件回應時，於該回應信號 中傳送該兵兵回應指令。 1 9. 一種一系統中元件聯繫的方法，該系統包含： 一第一元件，具有一輸入端及一輸出端； 一第二元件，具有一輸入端及一輸出端； 一第一匯流排，係為一單向平行資料匯流排，連接於 該第一元件之該輸出端與該第二元件之該輸入端；以及 一第二匯流排，係為一單向平行資料匯流排，連接於 該第二元件之該輸出端與該第一元件之該輸入端；

   該方法包含下列步驟： (a) 當有一資料需從該第一元件傳送至該第二元件 時，執行步驟（b )及步驟（c )，當有一資料需從該第二元件 傳送至該第一元件時，執行步驟（d )及步驟（e ); (b) 該第一元件經第一匯流排，傳送一控制信號至該 第二元件，用以告知該第二元件應執行之動作，若該第二 元件需回應該控制信號，在該控制信號傳送之時，利用該 第二匯流排傳送一第一回應信號至該第一元件；

   (c )該第一元件經第一匯流排，傳送該資料，若該第 二元件需回應該資料，在該資料傳送之時，利用該第二匯 流排傳送一第二回應信號至該第一元件； (d)該第二元件經第二匯流排，傳送一控制信號至該 第一元件，用以告知該第一元件應執行之動作，若該第一 元件需回應該控制信號，在該控制信號傳送之時，利用該 第一匯流排傳送一第三回應信號至該第二元件；以及

   第30頁 200415475 六、申請專利範圍 (e)該第二元件經第二匯流排，傳送該資料，若該第 一元件需回應該資料，在該資料傳送之時，利用該第一匯 流排傳送一第四回應信號奚該第二元件。 2 0 ·如申請專利範圍第1 9項所述之方法，其中該第一元件 及该第二元件分別具有一優先權等級，執行步驟（a)時， 若一資料需從該第_元件傳送至該第二元件，且同時一資 料需從該第二元件傳送至該第一元件時，優先權等級較高 之元件可先傳送。 2 1 ·如申請專利範圍第1 9項所述之方法，其中該控制信號 包含： 一請求階段，包含閒置、匯流排請求、中斷、乒乓請 求、信息、熱插拔等指令其中之一；以及 一指令階段，包含閒置、記憶體讀出、記憒， 記憶體寫入線等指令其中之一。 仁體寫入、 2 2 ·如申請專利範圍第2 1項所述之方法，其中該第—^ 二、第三及第四回應信號包含閒置、匯流排授予、、▲第 錯誤、兵兵回應、匯流排重設等指令其中之一。 咸、 23· —種資料傳輪方法，用於一第一元件及一 一 間，該方法包含： —疋件 一 提供一第一單向平行匯流排連接該第一元件與誃# 一 元件，用以將請求（request )、指令（comman(i)、伋址弟— (address)與資料（data)訊號由該第一元件傳 元件；以及 卫邊弟二 提供一第二單向平行匯流排連接該第一元件與該第一

   第31頁 200415475 六、申請專利範圍 元件，用以將請求、指令、位址與資料訊號由該第二元件 傳送至該第一元件； 該第一元件產生包含一第一請求、一第一指令、一第 一位址與一第一資料訊號之一第一訊號組合，並經由該第 一單向平行匯流排傳送至該第二元件，該第二兀件產生包 含一第二請求、一第二指令、一第二位址與一第二資料訊 號之一第二訊號組合，並經由該第二單向平行匯流排傳送 至該第一元件； 豆中，該第二訊號組合中之該第二請求、第二指令、 第二i址與第二資料訊號係分別對應該第一訊號組合中之 該第一請求、第一指令、第/位址與第一資料訊號。 2 4.如申請專利範圍第2 3項所述之方法，其中该第一元件 與該第二元件具有一高一低之優先權等級。 2 5 ·如申請專利範圍第2 3項所述之方法，其中該第一請求 訊號與第二請求訊號得為下列之一： 閒置（idle)訊號、匯流排請求（bus request)訊號、匯流 排授予（bus grant)訊號、中斷（interrupt)訊號、兵兵請 求（ping pong REQ)訊號、兵乓回應（Ping pong ACK)訊 號、兵乓重試（ping pong retry)訊號、信息（message)訊 號、匯流排重設（bus reset)訊號、熱插拔（hot plug)訊 號 ° 2;2.如申請專利範圍第23項所述之方法’其中該第一指令 訊號與第二指令訊號得為下列之一： 輸出入讀出（I/O re ad)訊號、輸出入寫入（I/O write)訊

   200415475 六、申請專利範圍 號、記憶體讀出（m e m 〇 r y r e a d)訊號、記憶體寫入（m e m 〇 r y wr i te)訊號、記憶體讀出線（memory read 1 ine)訊號、記 憶體寫入線（memory wr i te 1 ine)訊號、設定項出 (configuration read)訊號、設定寫入（c〇nfigurati〇n wr i t e)訊號。 a々 小 2 7·如申請專利範圍第23項所述之方法’其中°亥第貝料 訊號與第二資料訊號得包含下停止（st〇p)訊號、 閒置（idle)訊號、有效（valid)計 錯誤（error)訊號。 私之方法，其中該第一資料 28·如申請專利範圍第23項所^元與資料長度位元。 訊號與第二資料訊號包含資科#