JP4791341B2 - データ転送システム - Google Patents

データ転送システム Download PDF

Info

Publication number
JP4791341B2
JP4791341B2 JP2006349230A JP2006349230A JP4791341B2 JP 4791341 B2 JP4791341 B2 JP 4791341B2 JP 2006349230 A JP2006349230 A JP 2006349230A JP 2006349230 A JP2006349230 A JP 2006349230A JP 4791341 B2 JP4791341 B2 JP 4791341B2
Authority
JP
Japan
Prior art keywords
data
transfer
unit
size
data transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006349230A
Other languages
English (en)
Other versions
JP2008158938A (ja
Inventor
宏行 山野
雄二 松本
敏宏 長谷川
健次 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006349230A priority Critical patent/JP4791341B2/ja
Publication of JP2008158938A publication Critical patent/JP2008158938A/ja
Application granted granted Critical
Publication of JP4791341B2 publication Critical patent/JP4791341B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Description

本発明はデータ転送システムに関し、転送すべきデータを確実に転送することができるようにしたデータ転送システムに関する。
DMAC(Direct Memory Access Controller)によりデータ送信を行なう時に、転送先のメモリアドレスに対して転送元のメモリアドレスからサイズを指定してDMACの起動を行ない、DMACの転送完了をもって、データ転送が完了したことを転送先側が認識を行ない、転送データを読み出す処理を行なっており、転送されたサイズによりそのデータ受信を行なうことが一般的である。この場合において、中間経路上に蓄積を行なう機能(バッファ機能)が存在している場合には、DMACの完了割り込み契機でそのデータが保証されていない場合があり、その場合に次回のDMAC転送による契機を与える方法を用いること、又は該当バッファが転送される時間分を待ち合わせて、受信データの完全性を保つことが一般的である。
図7は従来システムの構成例を示すブロック図である。図において、10はデータを送信するデータ送信部、20はデータを受信するデータ受信部、30はデータ送信部10とデータ受信部20の間に配置されたデータ蓄積部である。mi−1はデータ送信部10とデータ受信部20間の信号のやりとりを行なう通信線である。データ送信部10からデータ受信部20に対してデータ蓄積部30を介してDMA転送が行われる。
データ送信部10において、mA−2は転送するデータを記憶するメモリ(メモリA)、mA−3は送信データの送信制御を行なうデータ制御部、mA−4は転送結果を知らせる割込み制御部、mA−5は実際にデータ転送を行なうデータ転送部、mA−6は送信データの送出要求を行なうアプリケーション部である。mA−7はデータ転送部mA−5内に設けられたDMACである。データ蓄積部30において、mC−1はデータ蓄積サイズを記憶する蓄積サイズ記憶部である。
データ受信部20の構成は、データ送信部10の構成と同じである。データ受信部20において、mB−2は受信されたデータを記憶するメモリ(メモリB)、mB−3はデータの管理を行なうデータ制御部、mB−4は転送結果を受ける割込み制御部、mB−5は実際に転送データデータを受信するデータ転送部、mB−6は受信データの受信要求を行なうアプリケーション部である。mB−7はデータ転送部mB−5内に設けられたDMACである。
図8は図7に示すシステムを用いた従来のDMAC処理シーケンスを示す図である。以下、このシーケンスに従って従来システムの動作を説明する。
S1:DMACによりデータ制御部mA−3に対してデータ転送要求を実施する。ここで、データ転送サイズは3(データa〜c)であるものとする。
S2:データ制御部mA−3は、転送元mA−2(メモリA)と転送先mB−2(メモリB)と、転送するデータの転送サイズ(=3)をDMACmA−7に設定し、DMAC転送制御を実施する。
S3:データ転送部mA−5は、メモリAからのデータを読み出し、データ蓄積部30へデータ転送を実施する。この時、データ蓄積部30に対してデータ転送が完了したタイミングで割込制御部mA−4を介してデータ制御部mA−3に対して転送完了を通知する。データ蓄積部30は、データ転送部mA−5から転送されたデータを蓄積サイズ毎に順にメモリBへ転送する。この転送の場合、転送サイズは3であるため、蓄積サイズ1のデータ蓄積部30は、全データを転送するために、3回のデータ転送動作を行なう。
S4:転送完了を受けたデータ制御部mA−3は、割込制御部mB−4に対して通信線mi−1を経由してデータ転送完了を割り込み通知する。
S5:割り込み通知を受けた割込制御部mB−4は、データ制御部mB−3に対して転送が完了したことを通知する。
S6:データ制御部mB−3は、転送されたデータサイズ(=3)を読み出すようにアプリケーション部mB−6に対して要求する。
S7:読み出し要求を受けたアプリケーション部mB−6は、転送サイズ3のデータの読み出しを実施する。
しかしながら、メモリBにはこのタイミングではまだ全てのデータ転送が完了しておらず、最後の蓄積サイズ分のデータcは、まだデータ蓄積部30にある。実際に転送されているデータは、データ蓄積部30の蓄積サイズ2回分(データaとb)である。アプリケーション部mB−6では、データ転送部mA−5にてデータ蓄積部30へのデータ転送が完了したタイミングで送信完了と認識しているが、実際にはデータ蓄積部30へのデータ転送が完了しただけであり、メモリBへのデータ転送が完了したものではない。最後のデータcは、データ蓄積部30に残っており、まだデータ転送中である。即ち、実際にはデータ転送が完了していないにもかかわらず、データを読み出してしまうことで、データが保証されない状態となってしまう。
図9は従来のDMAC処理シーケンスの他の例を示す図である。図9は、図8に示す場合に比較して、データ転送要求を2回実施した場合のシーケンスである。データ転送要求1とデータ転送要求2の動作については同様である。データ転送1とデータ転送2を連続で実施することにより、データ転送1で読み出す契機がなかったデータcが、データ転送2の転送が完了したタイミングでは、データ転送が保証されることになる。但し、データ転送2の最後のデータfに関しては保証されない点については、図8の場合と同様である。
従来のこの種のシステムとしては、シリアルバスを介してデータを転送する場合に、データ転送量を増加する時には、空きパケットの転送時にデータパケットを送信し、データ転送量を減少させる時には、データパケットの送信タイミングで空きパケットを送信するようにした技術が知られている(例えば特許文献1参照)。
特開2002−354051号公報(段落0016〜0019、図1)
前述した従来のシステムでは、DMAC完了割込み契機にデータの完全性が保証できないこととなるために、転送先側で該当データ蓄積部のデータ転送が完了するまでの時間、待ち合わせる処理を追加する必要があり、データバスがプロセッサ命令等の処理と競合している場合は、その競合時間についても考慮する必要があり、即時に処理を行なうことができないという課題があった。
また、複数回のDMACの起動処理の場合に押し出しを行なう方式では、次回の転送契機がない場合には、上記の問題を解決することができないこと、及びその回の転送自体についても従来技術と同様の問題が残るということになる。従来技術では、DMAC完了割り込み契機に、複数回のDMACの起動を実施することによりデータの保証をする。若しくは、一定時間待ってからデータの処理を行なうことにより、データを保証することができるが、DMACの通常の制御動作とは違う制御動作となってしまい、処理手順も複雑になってしまう。
本発明はこのような課題に鑑みてなされたものであって、転送すべきデータを確実に転送することができるようにしたデータ転送システムを提供することを目的としている。
(1)請求項1記載の発明は、データ送信を行なうデータ送信部と、データ受信を行なうデータ受信部より構成され、かつデータ送信部とデータ受信部間にデータを蓄積するためのデータ蓄積部を具備し、前記データ送信部からのデータに対して所定のサイズを持つ情報フィールドを持ち、前記データ送信部からデータ受信部に対して該情報フィールドによりデータ転送を行なうデータ転送機能部を具備し、前記情報フィールドが持つ情報に対して、前記データ蓄積部が持つ情報要素を加算させた情報サイズをデータ転送サイズとして転送を行ない、転送されたデータのうち、情報フィールドサイズのみを受信データとして扱うようにしたことを特徴とする。
(2)請求項2記載の発明は、前記データ蓄積部のサイズが不定長の場合に、前記データ送信部からデータ受信部に対して転送を行なうサイズを変動させる機能を持ち、該機能により算出した情報により、情報要素を加算させることを特徴とする。
(3)請求項3記載の発明は、前記データ転送サイズを変動させる場合において、該データ転送サイズをメモリに格納させ、システムリセット等の再開契機を基に前記情報要素を加算させることを特徴とする。
4.この発明において、前記情報フィールドに対して設定するデータサイズに対して、前記データ蓄積部が持つサイズを加算させて管理すると共に、前記データ受信部において、前記データ蓄積部が持つデータサイズをデータ転送サイズより削除したエリア情報としてデータを確立させることを特徴とする。
5.また、この発明において、前記データ蓄積部が、PCIインタフェースにおける、ブリッジ部であることを特徴とする。
6.また、この発明において、前記データ蓄積部がネットワーク上のハブ又はルータであることを特徴とする。
7.また、この発明において、前記データ蓄積部が持つ蓄積サイズに関して、データ転送領域の先頭をチェーン形式でデータ転送を行なうことを特徴とする。
(1)請求項1記載の発明によれば、転送データとして情報フィールドと情報要素とを用い、データ転送終了契機にデータ受信部側には情報フィールドが転送されているように構成することで、転送すべきデータを確実に転送することができる。
(2)請求項2記載の発明によれば、データ転送サイズを任意に決定することができ、所定の量のデータを確実にデータ受信部に転送することができる。
(3)請求項3記載の発明によれば、決定したデータ転送サイズのデータに情報要素を加えて転送することができる。
4.この発明によれば、データサイズとデータ蓄積部が持つサイズを加算させて管理するようにし、データ受信部では、データ蓄積部が持つデータサイズをデータ転送サイズより削除することにより、転送すべきデータを確実に転送することができる。
5.また、この発明において、データ蓄積部がPCIインタフェースにおけるブリッジ部であることにより、PCIバスでのデータ速度を上げることができる。
6.また、この発明によれば、データ蓄積部から正しくデータを取り込むことができるようになる。
7.また、この発明によれば、データ蓄積部が持つ蓄積サイズに関して、データ転送領域の先頭をチェーン形式でデータ転送を行なうことにより、データ受信部のバッファサイズを固定サイズで実現することができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。図1は本発明の一実施の形態を示すブロック図である。図7と同一のものは、同一の符号を付して示す。図において、10はデータを送信するデータ送信部、20はデータを受信するデータ受信部、30はデータ送信部10とデータ受信部20の間に配置されたデータ蓄積部である。データ転送部10とデータ受信部20は、データ蓄積部30を介してDMA転送が行われる。mi−1はデータ送信部10とデータ受信部20間の信号のやりとりを行なう通信線である。
データ送信部10において、mA−2は転送するデータを記憶するメモリ(メモリA)、
mA−aはメモリAに記憶された蓄積サイズが記憶されたレジスタである。mA−3は送信データの送信制御を行なうデータ制御部、mA−bはデータ制御部mA−3内に設けられた蓄積サイズ管理部であり、転送サイズが記憶されている。
mA−4は転送結果を知らせる割込み制御部、mA−5は実際にデータ転送を行なうデータ転送部、mA−6は送信データの送出要求を行なうアプリケーション部である。mA−7はデータ転送部mA−5内に設けられたDMACである。データ蓄積部30において、mC−1はデータ蓄積サイズを記憶する蓄積サイズ記憶部である。
データ受信部20の構成は、データ送信部10の構成と同じである。データ受信部20において、mB−2は受信されたデータを記憶するメモリ(メモリB)、mB−3はデータの管理を行なうデータ制御部である。データ制御部mB−3において、mB−bは蓄積サイズ管理部であり、転送サイズが記憶されている。mB−4は転送結果を受ける割込み制御部、mB−5は実際に転送データを受信するデータ転送部、mB−6は受信データの受信要求を行なうアプリケーション部である。mB−7はデータ転送部mB−5内に設けられたDMACである。
以上、説明したように、mA−a、mB−aに示すメモリ領域であって、送信及び受信するデータ蓄積部30の蓄積サイズ分のエリアを追加する。そして、これら追加したデータ蓄積サイズを管理する蓄積サイズ管理部mA−b、及びmB−bを設ける。このように構成されたシステムの動作を、図2を参照しつつ説明すれば、以下の通りである。
S1:DMACによりデータ制御部mA−3に対してデータ転送要求を実施する。ここで、データ転送サイズは3(データa〜c)であるものとする。
S2:データ制御部mA−3は、転送元mA−2(メモリA)と転送先mB−2(メモリB)と、転送するデータの転送サイズ(=3+蓄積サイズ分の転送バイト数)をDMACmA−7に設定し、DMAC転送制御を実施する。
S3:データ転送部mA−5は、メモリAからのデータを読み出し、データ蓄積部30へデータ転送を実施する。この時、データ蓄積部30に対してデータ転送が完了したタイミングで割込制御部mA−4を介してデータ制御部mA−3に対して送信完了を通知する。データ蓄積部30は、データ転送部mA−5から転送されたデータを蓄積サイズ毎に順にメモリBへ転送する。この転送の場合、転送サイズは3+蓄積サイズA(図中の●1:情報要素のこと)であるため、蓄積サイズ1のデータ蓄積部30は、全データを転送するために、4回のデータ転送動作を行なう。
S4:送信完了を受けたデータ制御部mA−3は、割込制御部mB−4に対して通信線mi−1を経由してデータ転送完了を割り込み通知する。
S5:割り込み通知を受けた割込制御部mB−4は、データ制御部mB−3に対して転送が完了したことを通知する。
S6:データ制御部mB−3は、転送されたデータサイズ(=3)を読み出すようにアプリケーション部mB−6に対して要求する。
S7:読み出し要求を受けたアプリケーション部mB−6は、転送サイズ3のデータの読み出しを実施する。
この時に読み出すデータサイズは転送サイズ(=3)を読み出す。+蓄積サイズ分のデータ●1の読み出しは行わない。データ蓄積部30には、蓄積サイズ分の保証されないデータ●1のデータは残ってしまうが、残ったデータは不要なダミーデータであり、読み出しを実施する必要のないデータとなる。これにより、有効なデータの転送(a+b+c)は完了させることができ、データが保証される。即ち、本発明によれば、転送データとして情報フィールドと情報要素とを用い、データ転送終了契機にデータ受信部側には、情報フィールドが転送されているように構成することで、転送すべきデータを確実に転送することができる。
本発明によれば、データ転送サイズを変動させる場合において、該データ転送サイズをメモリに格納させ、システムリセット等の再開契機を基に前記情報要素を加算させることができる。この結果、決定したデータ転送サイズのデータに情報要素を加えて転送することができる。
また、本発明によれば、データ転送サイズを任意に決定することができ、所定の量のデータを確実にデータ受信部に転送することができる。また、決定したデータ転送サイズのデータに情報要素を加えて転送することができる。更に、データサイズとデータ蓄積部が持つサイズを加算させて管理するようにし、データ受信部では、データ蓄積部が持つデータサイズをデータ転送サイズより削除することにより、転送すべきデータを確実に転送することができる。
図3は本発明のDMAC処理シーケンスの他の例を示す図である。この例は、データ転送要求を2回実施した場合のシーケンスである。ここでの問題点を説明する。データ転送要求1とデータ転送要求2の動作については同様である。データ転送1とデータ転送2を連続で実施することにより、データ転送1でデータ蓄積部30に残ってしまった●1のデータが、データ転送2の転送が完了したタイミングでは、そのデータが保証されることになる。●1は、データ転送(a+b+c)の後に転送される。
データ転送2の(d+e+f)のエリアは別のエリアに転送され、データ転送1と同様にデータ転送が保証される。即ち、この場合には、●2のデータがデータ蓄積部30に残ることになるが、転送すべきデータではなく、いわゆるダミーデータであるので、データ受信部20で読み出さなくても特に問題にはならない。
図4はデータ転送部の処理フローを示す図である。以下、フローに沿って説明する。
S1:アプリケーション部mA−6は、送信データ1処理を行なう。先ずメモリAへ送信バイト数分のデータ設定を行なう。次に、送信データの後ろにmA−a(蓄積サイズ)分の領域を確保し、蓄積サイズ管理部mA−bへ送信要求を行なう。
S2:蓄積サイズ管理部mA−bは、送信データサイズ+蓄積サイズを転送バイト数として転送制御を実施する。
S3:データ転送部mA−5は、指定された転送バイト数をデータ蓄積部30へ転送する。
S4:そして、転送が完了したかどうかをチェックする。
S5:S4で転送が完了した場合には、データ制御部mA−3は転送完了をデータ受信部20の割込み制御部mB−4に通知する。
S6:次に、アプリケーション部mA−6は、送信データ2処理を行なう。具体的には、メモリAへ送信バイト数分のデータを設定し、送信データの後ろにmA−a(蓄積サイズ)分の領域を確保し、蓄積サイズ管理部mA−bへ送信要求を行なう。
S7:蓄積サイズ管理部mA−bは、送信データサイズ+蓄積サイズを転送バイト数としてDMACmA−7に設定し、転送制御を実施する。
S8:データ転送部mA−5は、指定された転送バイト数をデータ蓄積部30へ転送する。
S9:DMACmA−7はデータ転送が完了したかどうかチェックする。
S10:データ転送が完了した時には、蓄積サイズ管理部mA−3は、転送完了をデータ受信部20の割込み制御部mB−4に通知する。
図5はデータ受信部の処理フローを示す図である。以下、フローに沿って説明する。
S1:データ受信部20は、送信データ1が転送完了したかどうかチェックする。
S2:送信データ1が転送完了した場合には、データ制御部mB−3は、送信完了したバイト数+データ蓄積バッファサイズから転送バイト数だけをアプリケーション部mB−6へ読み出し指示する。
S3:アプリケーション部mB−6は、mB−2(メモリB)から転送バイト数分のデータを読み出す。
S4:データ受信部20は、送信データ2が転送完了したかどうかチェックする。
S5:送信データ2が転送完了した場合には、データ制御部mB−3は、送信完了したバイト数+データ蓄積バッファサイズから転送バイト数だけをアプリケーション部mB−6へ読み出し指示する。
S6:アプリケーション部mB−6は、mB−2(メモリB)から転送バイト数分のデータを読み出す。
近年、PCI(Peripheral Component Interconnect)仕様が開発され、ホストコンピュータ、システムメモリ、及びバス上の装置、プラグインカード、又は統合アダプタ等のさまざまな装置又はアダプタ間の通信を行なうために改良され続けてきた。PCI仕様は、1998年12月に発行されたPCI仕様バージョン2.2に詳述されている。PCIブリッジとは、2本のPCIバスを相互接続するための回路のことである。この部分にて、バッファとなるメモリを持つ場合に、本方式を適用することで、PCIバスでのデータ速度を上げることができる。
上述の実施の形態において、データ蓄積部30をネットワーク上のハブ又はルータ等の機器で実現することができる。このように構成することにより、データ蓄積部から正しくデータを取り込むことができるようになる。
また、前記データ蓄積部が持つ蓄積サイズに関して、該転送領域の先頭をチェーン形式で送信を行なうことで、限られたメモリエリアに対して、確実にデータ転送を行なうことができる。図6は本発明のDMAC処理シーケンスの他の例を示す図である。この場合は、●1のデータ部分を別データとして獲得するのではなく、a、b、cのデータの中で、●1分のデータを送信することで、ブリッジ上に残存したデータが、データ受信部のバッファに対して上書きされることとなり、データ受信部側のバッファサイズが固定サイズ分で実現することができることを示している。
(付記1)データ送信を行なうデータ送信部と、データ受信を行なうデータ受信部より構成され、かつデータ送信部とデータ受信部間にデータを蓄積するためのデータ蓄積部を具備し、
前記データ送信部からのデータに対して所定のサイズを持つ情報フィールドを持ち、前記データ送信部からデータ受信部に対して該情報フィールドによりデータ転送を行なうデータ転送機能部を具備し、
前記情報フィールドが持つ情報に対して、前記データ蓄積部が持つ情報要素を加算させた情報サイズをデータ転送サイズとして転送指示を行ない、
転送されたデータのうち、情報フィールドサイズのみを受信データとして扱うようにしたことを特徴とするデータ転送システム。
(付記2)前記データ蓄積部のサイズが不定長の場合に、前記情報要素の数をデータ送信部からデータ受信部に対して転送を行なうサイズを変動させる機能を持ち、該機能により算出した情報により、情報要素を加算させることを特徴とする付記1記載のデータ転送システム。
(付記3)前記データ転送サイズを変動させる場合において、該データ転送サイズをメモリに格納させ、システムリセット等の再開契機を基に前記情報要素を加算させることを特徴とする付記2記載のデータ転送システム。
(付記4)前記情報フィールドに対して設定するデータサイズに対して、前記データ蓄積部が持つサイズを加算させて管理すると共に、前記データ受信部において、前記データ蓄積部が持つデータサイズをデータ転送サイズより削除したエリア情報としてデータを確立させることを特徴とする付記1記載のデータ転送システム。
(付記5)前記データ蓄積部が、PCIインタフェースにおける、ブリッジ部であることを特徴とする付記1乃至4の何れかに記載のデータ転送システム。
(付記6)前記データ蓄積部がネットワーク上のハブ及び、ルータ等の機器であることを特徴とする付記1乃至4の何れかに記載のデータ転送システム。
(付記7)前記データ蓄積部が持つ蓄積サイズに関して、データ転送領域の先頭をチェーン形式でデータ転送を行なうことを特徴とする付記1乃至4の何れかに記載のデータ転送システム。
以上、詳細に説明したように、本発明によれば、DMACにより送信を行なう場合で、中間経路上に蓄積を行なう機能(バッファ機能)が存在している場合においても、中間経路上のデータが保証されないことによる、複数回のDMACの起動実施、又は一定時間を決定させるための複雑な対処を考慮する必要がない。また、待ち合わせ時間による処理遅延が発生しなくなるため、通常のDMACと同様な手順でデータ転送を実施し、転送されるデータを保証することができる。
本発明の一実施の形態を示すブロック図である。 本発明のDMAC処理シーケンスを示す図である。 本発明のDMAC処理シーケンスの他の例を示す図である。 データ転送部の処理フローを示す図である。 データ受信部の処理フローを示す図である。 本発明のDMAC処理シーケンスの他の例を示す図である。 従来システムの構成例を示すブロック図である。 従来のDMAC処理シーケンスを示す図である。 従来のDMAC処理シーケンスの他の例を示す図である。
符号の説明
10 データ転送部
20 データ受信部
30 データ蓄積部
mA−2 メモリA
mA−3 データ制御部
mA−4 割込み制御部
mA−5 データ転送部
mA−6 アプリケーション部
mA−7 DMAC
mA−a 蓄積サイズ
mB−2 メモリB
mB−3 データ制御部
mB−4 割込み制御部
mB−5 データ転送部
mB−6 アプリケーション部
mB−7 DMAC
mB−a 蓄積サイズ
mi−1 通信線
mC−1 蓄積サイズ

Claims (3)

  1. データ送信を行なうデータ送信部と、データ受信を行なうデータ受信部より構成され、かつデータ送信部とデータ受信部間にデータを蓄積するためのデータ蓄積部を具備し、
    前記データ送信部からのデータに対して所定のサイズを持つ情報フィールドを持ち、前記データ送信部からデータ受信部に対して該情報フィールドによりデータ転送を行なうデータ転送機能部を具備し、
    前記情報フィールドが持つ情報に対して、前記データ蓄積部が持つ情報要素を加算させた情報サイズをデータ転送サイズとして転送を行ない、
    転送されたデータのうち、情報フィールドサイズのみを受信データとして扱うようにしたことを特徴とするデータ転送システム。
  2. 前記データ蓄積部のサイズが不定長の場合に、前記データ送信部からデータ受信部に対して転送を行なうサイズを変動させる機能を持ち、該機能により算出した情報により、情報要素を加算させることを特徴とする請求項1記載のデータ転送システム。
  3. 前記データ転送サイズを変動させる場合において、該データ転送サイズをメモリに格納させ、システムリセット等の再開契機を基に前記情報要素を加算させることを特徴とする請求項2記載のデータ転送システム。
JP2006349230A 2006-12-26 2006-12-26 データ転送システム Expired - Fee Related JP4791341B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006349230A JP4791341B2 (ja) 2006-12-26 2006-12-26 データ転送システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006349230A JP4791341B2 (ja) 2006-12-26 2006-12-26 データ転送システム

Publications (2)

Publication Number Publication Date
JP2008158938A JP2008158938A (ja) 2008-07-10
JP4791341B2 true JP4791341B2 (ja) 2011-10-12

Family

ID=39659751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006349230A Expired - Fee Related JP4791341B2 (ja) 2006-12-26 2006-12-26 データ転送システム

Country Status (1)

Country Link
JP (1) JP4791341B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0449463A (ja) * 1990-06-19 1992-02-18 Fujitsu Ltd データ転送システム
JP2004070642A (ja) * 2002-08-06 2004-03-04 Fujitsu Access Ltd 共有メモリを介してデータ転送を行う通信システム
JP2005173707A (ja) * 2003-12-08 2005-06-30 Ricoh Co Ltd キャッシュメモリ制御方法

Also Published As

Publication number Publication date
JP2008158938A (ja) 2008-07-10

Similar Documents

Publication Publication Date Title
US7882294B2 (en) On-chip bus
US8913616B2 (en) System-on-chip-based network protocol in consideration of network efficiency
KR100979825B1 (ko) 직접 메모리 액세스(dma) 전송 버퍼 프로세서
KR100689006B1 (ko) 데이터 전송 장치
JP4322451B2 (ja) Dspメモリ間あるいはdspメモリとcpu用メモリ(dpram)間データ転送方式
KR20110010707A (ko) 슬레이브 디바이스 사이에서 직접 데이터를 전송하는 방법
US8166227B2 (en) Apparatus for processing peripheral component interconnect express protocol
KR20040069329A (ko) 수퍼차지 메시지 교환기
JP5591729B2 (ja) トレースデータの優先度の選択
JP4696199B2 (ja) 転送ディスクリプタ用メモリを備えるusbホストコントローラ
KR102303424B1 (ko) 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치
US8756356B2 (en) Pipe arbitration using an arbitration circuit to select a control circuit among a plurality of control circuits and by updating state information with a data transfer of a predetermined size
US20080052429A1 (en) Off-board computational resources
JP4791341B2 (ja) データ転送システム
JP6106986B2 (ja) 演算処理装置、情報処理装置及び割込制御方法
TW201916644A (zh) 匯流排系統
WO2007039933A1 (ja) 演算処理装置
JP6171367B2 (ja) スイッチ装置、画像処理装置、及び排他制御方法
JP2009015783A (ja) インタフェースコントローラ
JP4708901B2 (ja) データ処理モジュール及びそのメッセージの送信準備方法
KR100950356B1 (ko) 다중 코히런시 단위들을 지원하는 데이터 전송 유닛
JP2020191520A (ja) 撮像装置及び撮像装置の制御方法
CN111124987B (zh) 一种基于pcie的数据传输控制系统和方法
JP6384359B2 (ja) 分散共有メモリを有する情報処理装置、方法、および、プログラム
JP2005301714A (ja) マルチcpuシステム、そのデータ転送方法、及びそのプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110721

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees