TW200307362A - Electronic component and method of manufacturing same - Google Patents
Electronic component and method of manufacturing same Download PDFInfo
- Publication number
- TW200307362A TW200307362A TW092103593A TW92103593A TW200307362A TW 200307362 A TW200307362 A TW 200307362A TW 092103593 A TW092103593 A TW 092103593A TW 92103593 A TW92103593 A TW 92103593A TW 200307362 A TW200307362 A TW 200307362A
- Authority
- TW
- Taiwan
- Prior art keywords
- tin
- alloy
- electronic component
- conductive layer
- nickel
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85464—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
200307362 五、發明說明(l) · 1--—----〜 一、【發明所屬之技術領域】 本發明係關於一種雷;一 人c 子兀件(裝置)及其製造方法’尤 其關於包含Sn-Bi(錫叙)人a π孚卜夕φ 2 -从,趾金之連接導電層係形成於外部 ί: (裝置)及其製造方法。 ,JS φ °月=主張日本專利申請號2002-042846之優先 振,申請曰為2002年2月20日,其係藉此列入參考資料。 二、【先前技術】 手-:,用於廣泛領域之電子設備’係藉由使用各種電 ==c(積體電路)、電晶體、電容器、電阻、種電 有Λ配Λ。當裝配電子設備時’係使用-種上 fl稱為雷踉其士\電曰所構成之電路圖案之隔離基板(以下 Γ ί;:ί板:,Λ將期望電子元件安裝在電路基板 連接導電層(已知為焊料合金)而“:以 位置亚電性連接至電路圖案。 ^叫坪接於具特疋 圖8係為顯示安裝習知之 面圖。引線(外部端子)55係被插入 第一=局/剖 =至並藉由焊接且經由具有低 電連接至形成於篦一矣而R1AL ^ 丈牧守电層b4而 雷孚-处以 弟表面5U上之電路圖案53,藉以安奘 電子兀件56。這種係被稱為插入安裝型。 错乂女裝 圖9係為顯示安裝另一個習知之電子 局部剖面目。引線55係藉由焊接且經由牛之第一例之 導電層58而電連拣$% #由具有低熔點之連接 罨連接至形成於電路基板51之第二
200307362
之電路圖案57,藉以安裝電子元件5 9 安裝型。 這種係被稱為表面 又, 表面安裝 之第一表 51之第二 具有 55,並在 關於 料,傳統 黏著劑, 度。如上 (Pb)間之 成本低, 可結合第一安裝例與第二安裝例,且已知為雙邊 型,其中電子元件56係被插入安裝於電路基板51 面51A,而電子元件59係被表面安裝在電路基 表面5 1 B上。 ,,點之連接導電層54、58係事先被電鍍至引線 女裝電子元件56、5 .9的情況下被使用作為焊料。 上述用來焊接之具有低炼點之連接導電層之材 上係廣泛使用Sn-Pb(錫鉛)合金。錫(Sn)係作為 而錯(Pb)降低Sn-Pb合金之熔點並改善連接可靠 所述,Sn-Pb合金之熔點可藉由改變錫(Sn)與鉛 比率而輕易受到調整,除了良好電性連接以外, 因此可依選擇而使用Sn-Pb合金。 二丄n — Pb合金中之Pb成分對人體有害。當拋棄所 觀點』Ϊ ^件時,這些會導致污染,因此,以環境破壞 二5 ,,、亚非是較佳的。因此,近來,當將電子元件 八=於電路基板上時,通常使用具有低熔點之不含焊料合 王之鉛(Pb)之連接導電層(所謂的無鉛連接導電層)。 s牛例而σ ,日本專利特開平1 1 - 25 1 503揭露一種使用 1—錫鉍)合金之電子元件,其中Bi係取代pb以作為具 揭^熔點之無鉛連接導電層。日本專利特開平1 1 -25 1 503 =-種電子元件,其中錫(Sn)中包含少㈣重量百分比 鉍(Bl)之金屬層(連接導電層)係藉由沈浸方法、電鍍方 200307362
專專开乂成於外部連接電極引線配線上。祕(B i)之作用 類似於上述sn〜Pb合金中之鉛(pb),並擔任降低Sn〜B丨合金 之熔點的工作。 一現在’在使用習知之Sn-Bi合金作為連接導電層之電 子兀件中’小量之Bi可固態溶於錫(Sn)中,並擔任降低 Sn B1合金之炼點的工作。然而,具有低熔點且不具有沈 積相之Sn-Bi合金係難以做成穩定合金構造。因此,會有 發生在合金構造中之大幅經時變化之問題。
、以下將說明這個原因。圖1 〇係為顯示電子元件之一部 份之局部構造之概要視圖,矣中Sn-Bi合金係被電鍍在引 線上以作為連接導電層。舉例而言,由Sn-Bi合金所構成 之連接導電層62係被電鍍在由Fe-Ni (鐵-鎳)合金所構成之 2線61之表面上。在成為連接導電層62之Sn-Bi合金中, «如〉、於4重畺百分比之b丨係可固態溶於錫()中(如說明
於1本專利特開平25 1 503中),並擔任降低Sn-Bi合金 之1點的工作。在Bi係可固態溶於錫(Sn)中之Sn-Bi合金 之合金構造中’晶體晶粒邊界64係形成於成為Sn-Bi合金 之主成分之Sn晶體63之間。又,當Sn-Bi合金中之Bi含量 (譬i如少於4重量百分比)增加時,因為Sn — Bi合金之連接強 度變弱(如說明於日本專利特開平丨1—2515〇3中),所以立 並非是較佳的。 〃 生現在’在具有低熔點(甚至於室溫下)之Sn-Bi合金構 ^ 由合金之每一種組成原子(基材)所構成之晶粒容易 隨著時間之經過而產生,而另一種合金層容易在Sn — Bi合
200307362 五、發明說明(4) 金與電鍍層之間的界面產生並成長。又,一般而言,在晶 體間之晶體晶粒邊界中,即使於比較低的溫度下,原子移 動(晶體晶粒邊界擴散)易於沿著晶體晶粒邊界產生。舉例 而言,如圖1 0所示,一種下述現象會發生:在成為連接導 電層62之Sn-Bi合金之合金構造中,在Sn晶體63之間的晶 體晶粒邊界64中,在將電子元件安裝在電路基板51上之前 的步驟或在將電子元件5 6、5 9安裝在電路基板51上之後的 步驟,形成Sn-Bi合金之Sn原子或Bi原子傾向於隨著時間 之經過而易於沿著晶體晶粒邊界64遷移。 如上所述,在電鍍層中之晶體成長,位於Sn_Bi合金 與電鍍層間之界面之另一個谷金層之形成與成長,以及作 成Sn-Bi合金之組成原子易於隨著時間之經過而沿著晶體 晶粒邊界遷移,表示Sn-Bi合金之合金構造變得不穩定, 且S η B i合金之合金構造之時間經過改變(隨著時間之經過 之改變)變大。當合金構造之時間經過改變變大時,在將 電子元件56、59安裝在電路基板51上之後,電子元件之電 子連通性、絕緣性、連接強度等等會降低,因此會降低安 裝電子元件56、59之可靠度。 另一方面’在傳統上使用作為連接導電層2Sn — pb合 =中’鉛(Pb)對錫(Sn)係比银(B i)對錫(Sn)具有較少固態 溶解限制,並可被添加比鉍(Bi)之量更多的量。因此,如 示,錯(pb)係在錫(Sn)晶體63間之晶體晶粒邊界64 ^晶以作為鉛(Pb )沈積相6 5。然後,鉛(pb )沈積相6 5依 據晶體成長而使晶體晶粒邊界64之改變變小,並使作成
第8頁 200307362 五、發明說明(5)
Sn-Pb合金之組成原子沿著晶體晶粒邊界64之移動變小。 因此,在Sn-Pb合金中,合金構造之時間經過改變相較於 Sn-Bi合金而言會縮小。然而,因為上述理由,Sn〜pb合金 無法被使用作為連接導電層。 口 三、【發明内容】. 鑒於上述内容,本發明之一個目的係提供一種能降低 ^ =作為連接導電層之Sn_Bi合金之合金構造之時間經過 改、交之電子兀件及其製造方法。 依據本,明之第一實施樣態,提供一種電子元件,其 具有表面覆蓋有由錫鉍合金所構成之連接導電層之一外部 ,其中Sn-Bi合金包含一種金屬,在〜一以合金中,該 ί限:室溫下對錫之—固態溶解限制小於對M之該固態溶 r e λ在蚋文中’較佳的模式係為該金屬於室溫下,對錫 (Sn^固,溶解限制係小於對糾Μ)之固態溶解限制,且 °" 1屬係為一電離傾向大於錫(Sn)之金屬。 A 44 ^ . A較佳的杈式係為電離傾向大於錫(Sn )之該金屬係 為鋅二較離傾向大於錫(sn)之該金屬係 係小:對屬對錫㈤之固態溶解_ … 解限制,且該金屬係為一種電離傾向 200307362 五、發明說明(6) 小於錫(Sn)之金屬 又,較佳的模式係為電離傾向小於錫(Sn)之該金屬係 為銅(Cn)、銀(Ag)、鈀(pd)、或金(Au) 、再者車乂佳的模式係為連接導電層係藉由一種電鍍方 法而形成。 、依據本發明之第二實施樣態,提供一種電子元件之製 Ϊ姐ΐ電子元件具有表面覆蓋有由一錫麵合金所構成 之一連接導電層之一外部端子,該方法包含·· 將一正極板與該外部端早α ,D. , 1丨鲕于刀別置放於包含錫(Sn)與鉍 (t. %\之舌一曰溶液中之步驟,該正極板係由包含0.01重量百分 分比之錄⑴)之一錫鎳合金所構成,且係被 man—正電極,又該外部端子係被連接至 口茨置抓電源之一負電極;以及 旦措由一電鍍方法,將由包含〇· 05重量百分比至I 5重 里百分比之鎳(N i)之該鎳絲合金所彳盖& 成於該外部端子上之步驟'所構成之錢接導電層形 依據本發明之第三實施樣態,提供一種 造方法,該電子元件具有表冤千兀件之製 之一連接藤雷屏&一外2有由一錫鉍合金所構成 ^運接導電層之外部端子,該方法包含: 將一正極板與該外部端子分別置放人 (Bi)與鎳(Ni)之一溶液中之步驟,兮托3錫(n)、鉍 成,且係被連接至-直流— Ϊ =板係”所構 係被連接至該直流電源之電極’又該外部端子 藉由-電鍍方法,將由包含u5重量百分比至15重
第10頁 200307362
絲合金所構成之該連接導電層形 、止方ϊ據i發明之第四實施樣態,提供一種電子元件之製 :-蓮接元件具有表面覆蓋有由一錫鉍合金所構成 之連接導電層之一外部端子,該方法包含: μ用熱處理,俾能在將(S η)、祕(B i )與一特定+屬 塗佈至該外部端子之後,擴散該特定金屬之步驟;以及 之含一特定量之該特定金屬之該鎳絲合金所構成 之孩,接導電層形成於該外部端子上之步驟。 藉由這些構造,在依據本發明之電子元件中, 接導電層(包含在Sn-Bi合金中對錫(Sn)之固態:溶解限制= 於對之固態溶解限制的期望金屬)係形成於一外部子 上,所以期望金屬係被結晶為一沈積相,並抑制作成
Sn Βι合金之組成原子沿著Sn•晶體之間的晶體晶粒邊 移。 I艰 又,藉由依據本發明之電子元件之製造方法,养 由包含對錫(Sn)之固態溶解限制小於對鉍(Bi)之期^金 的Sn-Ni合金所構成之正極板來電鍍外部端子,使得在 Sn-Bi合金中包含適當數量之期望金屬之連接導電層 成於外部端子上,因此容易形成連接導電層。 又,藉由依據本發明之電子元件之製造方法,藉由 先添加對錫(Sn)之固態溶解限制小於Bi之期望金屬,並 由以Sn-Βι溶液電鍍外部端子,使得在以一以合金中包人^ 當數量之期望金屬之連接導電層係形成於外部端子上,$
第11頁 200307362
此容易形成連接導電層。 口此可此使用以作為連接導電層之Sn-Bi合金之合 金構造之時間經過改變變小。 四、【實施方式】 以下將參考附圖並利用實施例來更進一步詳細說明 以執行本發明之最佳模式。 ^ 第一實施例 圖1係為顯示依據本發明第一實施例之電子元件(裝 置)之構造之立體圖;圖2係為沿著圖1之以箭頭人與八表I <1 之線之剖面圖;圖3係為顯示依據第一實施例之安裝於電 路基板上之電子元件之剖面圖;圖4係為顯示本實施例之 ,子元件=一部份之局部構造之概要視圖;圖5係為用以 說明依據第一實施例之用於電子元件之第一製造方法之電 鍛方法之說明圖;而圖6係為·用以說明依據第一實施例之 用於電子元件之第二製造方法之另一種電鍍方法之說明 圖。在第一實施例中,例如丨c (積體電路)等等之半導體裝 置係使用作為電子元件之一例。 如圖1與圖2所示,依據第一實施例之電子元件(裝置)〇 1 〇 ’係設有藉由樹脂模塑等等而形成之封裝i,以及複數 條由Fe-Ni (鐵-鎳)合金所構成之引線2,舉例而言,引線2 係從封裝1之兩側延伸。每一條引線2在一表面上係塗有由 Sn-Bi (錫鉍)合金所構成之連接導電層3,Sn — Bi (錫鉍)合 金包含0·05重量百分比至L5重量百分比之鎳(Ni),更好
200307362 五、發明說明(9) ' '----- 是大約0.5重量百分比之鎳(Ni),因而具有低熔點。如 所示,在封裝1之内部中,Ic晶片4係固定至薄片(ta 上,而接合線7係電連接在形成於IC晶片4之表面上之執 電極6與對應於焊墊電極6之引線2之間。於此,較佳曰 用電鍍方法,俾能使具有低熔點之連接導電層3形成=引 線2上,因此,從這個觀點選擇了上述鎳(Ni)。鎳(Ni) 為一種於室溫(普通溫度)下,對錫(Sn)之固態溶解限制 於鉍(B i )之之固態溶解限制的金屬,故被選為電離傾 於Sn-Bi合金之主成分錫(Sn)的金屬之一。 一圖3顯示依據第一實施例之電子元件丨〇之安裴例。電 子兀件1 0係藉由經由具有低熔點之連接導電層3來焊接引 線2,而表面安裝於形成在電路基板8之表面上的電路圖 9上’俾能電連接至電路圖案9。 ’、 在由包含鎳(Ni)之Sn-Bi合金所構成之連接導電層3 中,1重量百分比至4重量百分比的Bi係包含在錫(Sn)中, 而=概剩下成分為錫(Sn)。接著,連接導電層3包含〇. 〇5 重s百分=至1· 5重量百分比之鎳(Ni),其於室溫下對錫 (Sn)之固態溶解限制係小於對鉍(B i)之固態溶解限制。鉍 (Bl) 2可固態溶於錫(Sn)中,如圖4(電子元件1〇之一部份 之局f構造)所示,在作為合金主成分之Sn晶體11之間, 產生晶體晶粒邊界12。然而,因為鎳(Ni)很難固態溶於錫 (=中(G.05重量百分比至h5重量百分比之鎳m)係可= 解的)’所以鎳沈積相1 3會在晶體晶粒邊界1 2中結 晶。因此’如同上述之鉛(Pb),鎳沈積相13擔任抑制作成
200307362 五、發明說明(ίο)
Sn-Bi合金之組成原子沿著晶體晶粒邊界丨2遷移的工作。
於此情況下,鎳(Ni)含量增加越多,sn-Bi合金之合 金構造可以越穩定,因此合金構造之經時變化可變小。 又’鎳(Ni)含量增加越多,S n-Bi合金之熔點變得越高, 因此S η - B i合金作為焊料合金並非是較佳的。換言之,在 Sn-Bi合金之熔點因包含鎳(Ni)而變得更高的情況下,當 將電子元件1 0安裝在電路基板8上時,為此必須使安裝溫 度變高。從此點來看,鎳(Ni)含量之上限最好是設定至大 約1 · 5重量百分比。依此方式,鎳(N丨)係結晶成為在彼此 鄰接之S η晶體11間之晶體晶粒邊界1 2中的沈積相1 3,並非 鎳(Ν 1)可固態溶於錫(sn)中。因此,雖然整體合金之鎳 (N i)含量非常小’但合金構造之經時變化可變小。又,鎳 (Ni )含量之下限係按照含量比例中之測量準確度之限而 被設定到大約〇 · 〇 5重量百分比。 如上所述,在依據第一實施例之電子元件丨〇中, 引線2係設有包含〇· 〇5重量百分比至1· 5重量百分比之…、 (Ni)之Sn-Bi合金之連接導電層3,所以以-“合金人、 構造可變穩定且合金構造之時間經過改變可變小、’,&金 接導電層3之可濕性之惡化最小化。因此,因為在’而使連 凡件1 0安裝在電路基板8上之後,可能防止電子彼“子 性連通性、連接強度等等退化,所以不存在 牛之電 子元件10之可靠度的情況。 去安裝電 其次,將參考圖5說明依據第一實施例 件10之第一方法。 電子元
第14頁 200307362
首先’準備一個裝滿包含錫(Sn)與鉍(Bi)之Sn-Bi溶 液14之電鍍槽15。Sn-Bi溶液14包含有機酸、礦物酸、表 面活^劑、Sn鹽、Ni鹽等等。接著,由Sn-Ni合金(包含〇· 0^重1百分比至3重量百分比之鎳(Ni),最好是將大約3重 置百分比之鎳(Ni))所構成之正極板16置於(浸入)Sn-Bi溶 液14中’亦將作為待被電鍍物體之電子元件1〇A置於(浸 入)Sn-Βι溶液14中,並將正極板16與作為待電鍍物體之電 子兀件1 0 A分別連揍至直流電源丨7之正電極丨7A與負電極 17B。正極板16中之以^土合金之鎳(Ni)含量係被設定成大 約3重量百分比,其中鎳(Ni)係足夠提供給待電鍍之合 金。然而,當將鎳(Ni)含量設定成大約〇·〇1重量百分比或 更多時,毫無問題地可提供鎳(Ni)。鎳(Ni)含量係依據螯 合物成分、一種螯合物成分等等之存在或缺乏而改變。
因此,Sn-Bi溶液14之電解產生,如一。溶液14中之錫 (Sn)與鉍(Bi)分別電離成Sn離子(+ )與^離子(+ )。又,下 述反應分別發生在正極板1 6與作為待電鍍物體之電子元件 10A中。首先,在正極板16中,成為Sn-Ni合金之構造成分 之錫(Sn)與鎳(Ni)兩者會變成Sn離子(+ )與1^離子(+ ),而 電子(-)維持並溶解於Sn-Bi溶液14中,如上所述,Sn離子 (+ )與Bi離子(+ )存在於Sn-Bi溶液14中。然後,在作為待 電鍵物體之電子元件1 0A中’ Sn-Bi溶液14中所有的^^子 (+ )、Bi離子(+ )與Ni離子(+ )會移至連接至負電極17B之引 線2 ’並與從負電極17B提供之電子(-)結合,'從而使包含 鎳(Ni)之Sn-Bi合金被電鍍在引線2上以作為連接導電層
200307362 五、發明說明(12) 3。於此,關於待蕾a 液14之成分與正極=在引士線2上之連#導電層3,Sn_Bi溶 ]ς舌旦瓦八L 板16之成分係利用使〇·〇5重量百分比至 ,T > t ’(Νι)包含在Sn-Bi合金中的方式受到控 制。以這個動作,π… \ ^ ^ 可製造出圖1與圖2所示之電子元件1〇。 、二此之外’鎳(Ni)之電離傾向係接近為Sn-Bi合金之 主2刀之錫(Sn)之電離傾向,而鎳(N丨)之電離傾向係大於 錫、η之電離傾向。因此,鎳(N i)係事先包含於正極板1 6 中以作+為Sn~Ni合金,藉以使足夠量之鎳(Ni)可溶解於
Sn-Βι溶液14中。又,藉由使鉍(Bi )沈積在正極板16上, 可減少使鉍(Bi)沈積在電子元件之引線2上。這可藉由使 用事先包含大約3重量百分比(屬於適當數量)之鎳之
Sn-Ni合金以.作為正極板16而實現,而不需使用特殊材 料 口此鎳(Ni)係與錫(Sn)與叙(Bi) —起被電鍛在電子 元件1〇之引線2上,藉以可形成具有低熔點並包含在仏一以 合金中之0.05重量百分比至1.5重量百分比之鎳(^丨)之連 接導電層3。此外,因為鎳沈積很難產生,所以如果必要 的话’藉由添加螯合劑,可獲得特定鎳(N i)含量。 接者’將參考圖6說明依據第一貫施例之製造電子元 件1 0之第二方法。第一方法與第二方法之間的主要差異在 於第二方法係設計成用以將鎳(N i)添加於第二方法之溶液 中’而正極板並不包含錄(Ni)。 亦即,在第二方法中,準備一個裝滿包含除了錫(Sn) 與鉍(Bi)以外之鎳(Ni)之Sn-Bi-Ni溶液18之電鍍槽19。由 錫(Sn)所構成之正極板20係被置於Sn-Bi-Ni溶液18中,待
200307362 五、發明說明(13) 電鐘之具有引線2(未顯示)之電子元件1〇a亦被置於(浸入) Sn-Bi-Ni溶液18中,以及正極板2〇與作為待電鍍物體之電 子元件1 0 A係分別連接至直流電源〗7之正電極丨7 A與負電極 1 7B。供Sn-Bi-Ni溶液18用之額外數量之鎳(Ni),係以充 分供應鎳(Ni)給待電鍍之Sn_Bi合金的方式被設定,而電 鍍方式如下。 因此,Sn-Bi-Ni溶液18之電解產生,Sn_Bi_Ni溶液18 中之錫(Sn)、鉍(Βι)與鎳(Ni)分別電離成Sn離子(+ )、Bi 離子⑴與Ni離子⑴。又,下述動作發生在正極板2〇鱼作 為待電鍍物體之電子元件10A中。首先,在正極板2〇中', 錫乂Sn)留下電子(-)’在電子維持㈠的狀態下變成仏離子 (+ ),而Sn離子(+ )溶解於包含Sn離子(+ )、Bi離子(+ )盥Ni 離:⑴之Sn-Bi-Ni溶液18中。接著,在 物體 之電子元件丨0Λ中,Sn-Bi _Ni溶液i 8中之所有的Sn離子體
(二ΐ離子⑴係被吸引至連接至負電極17B 之引線2,並與仉負電極17B提供之電子(_)結合。 ^含鎳(NO之Sn-Bi合金係被電鍍在引線2上以作為連 電層3。於此,關於待電鍍在引線2上之連接導電層3, Sn-Bi-Ni溶液18之成分係利用使〇. 〇5重量百分比^ ^百分比之雜i)包含在Sn_Bi合金中的 ·重 = n-Bi_Ni溶液18中之附加數量之錄(Ni)且丨控制。 層3中之錄(Ni)含量落在上述範圍外時,從外連^導電 再度添加於Sn-Bi-Ni溶液18中。以這個動作製造1 1與圖2所示之電子元件1〇。 Ik出圖 200307362 五、發明說明(14) · 依據第二製造方法,藉由事先將適當數量之錄(^丨)添 加至Sn-Bi-Ni溶液18,只使用由單一金屬所構成之正極板 20 ’藉以將鎳(Ni)與錫(sn)和麵(Bi) —起電鍍至電子元件 10之引線2,並可能形成具有低溶點且在Sn-Bi合金中包含 0.05重量百分比至ι·5重量百分比之鎳(Ni)之連接導電層 3 〇 如上所述,在依據第一實施例之電子元件丨〇中,因為 由包含0· 05重量百分比至1· 5重量百分比之鎳(Ni)之Sn-Bi 合金所構成之連接導電層3係形成於引線2之表面上以作為 外部端子,所以鎳(Ni)很難固體溶於錫(Sn)中並被結晶成 為鎳沈積相13,且使作成Sn-Bi合金之組成原子不能沿著 Sn晶體11之間的晶體晶粒邊界丨2遷移。 又,在依據第一實施例之製造電子元件丨〇之第一方法 中’藉由使用由包含鎳(Ni )之Sn-N i合金所構成之正極板 16來電鍍引線2,使得由包含〇·〇5重量百分比至1· 5重量百 分比之鎳(Ni )之Sn-Bi合金所構成之連接導電層3係形成於 引線2上,因此可容易形成連接導電層3。 又,在依據第一實施例之製造電子元件1 〇之第二方法 中’藉由使用Sn-Bi-Ni溶液來電鍍引線2,使得由包含 〇· 〇5重量百分比至1· 5重量百分比之鎳(Ni)之仏-…合金所 構成之連接導電層3係形成於引線2上,因此可容易形成連 接導電層3。 。 因此,可能使用以作為連接導電層之Sn — Bi合金之合 金構造之時間經過改變變小。 200307362 五、發明說明(15) 第二實施例 第一貫施例之電子元件與第二實施例之電子元件之間 的主要差異在於鋅(Zn),鋁(A1)或鐵(Fe)係包含在仏―Bi 合金中,以作為電離傾向大於錫(Sn)之金屬。 如圖1與圖2所示,第二,實施例之電子元件丨〇係設有包 含鋅(Zn)、銘(A1 )或鐵(Fe)以取代形成於引線2之表面上 之Sn-Bi合金中之鎳(Ni)的連接導電層3。鋅(Zn)、鋁(A1) 或鐵(Fe)係被選為於室溫下,對錫(Sn)之固態溶解限制小 於對M (B i)之固態溶解限制,且電離傾向大於錫(Sn )之金 屬’此乃幾乎類似於上述鎳(N i )。因為包含鋅()、鋁 (A1)或鐵(Fe)之Sn-Bi合金對錫(sn)之固態溶解限制小, 所以沈積相係類似於包含鎳(N i )之Sn-B i合金而結晶,因 此,Sn-Bi合金之合金構造可變得穩定。為了製造電子元 件,連接導電層3係依據以前說明之第一製造方法或第二 製造方法而形成。 如上所述,第二實施例可獲得大概與第一實施例相同 的效果。 第三實施例 第一實施例之電子元件與第三實施例之電子元件之間 t 的主要差異在於,在第三實施例中,銅(Cu)、銀(Ag)、鈀 (Pd)、或金(Au)係包含在Sn-Bi合金中,以作為電離傾向 小於錫(Sn)之金屬。 依據第三實施例之電子元件1 〇係設有包含銅(Cu )、銀 (Ag)、鈀(Pd)、或金(Au)以取代圖1與圖2所示之形成於引
第19頁 200307362 五、發明說明(16) 線2之表面上之Sn~Bi合金中之鎳(Ni)的連接導電層3。銅 (Cu)、銀(Ag)、鈀(Pd)、或金(Au)係被選為於室溫下,對 錫(Sn)之固態溶解限制小於對鉍(b i )之固態溶解限制,且 電離傾向小於錫(Sn)之金屬,此乃類似於上述鎳(Ni)。因 為包含銅(Cu)、銀(Ag)、把(Pd)、或金(Au)之Sn-Bi合金 對錫(Sn)之固態溶解限制小,所以沈積相係類似於包2含鎳 (N i )之S π B i合金而結晶,因此,s η - B i合金之合金構造 可變得穩定。 " 此外,在第三實施例中,因為銅(Cu )、銀(Ag )、鈀 (Pd)、或金(Au)不僅沈積在電子元件之引線2(負電極) 上,而且沈積在正極板上,所以每個金屬之消耗速度變 快。因此,理想上是可使甩將每個金屬事先添加至溶液之 方法,如同依據第一實施例之第二製造方法一樣。 如上所述’第三實施例可獲得大概與第一實施例相同 的效果。 很明顯地,本發明並未受限於上述實施例,但可在不 背離本發明之範疇與精神之下作改變與變化。
舉例而言,在上述實施例中,連接導電層3係形成於 引線2上’然而’其亦適合於使用作為並未受限於引線2之 外部端子之球形電極。又,在上述實施例中,例如丨c等等 之半導體裝置係被使用作為電子元件,然而,本發明係適 合於圖7A所示之插入安裝型之電晶體21、圖7β所示之表面 女衣型之小信號電晶體2 2、圖7 C所示之表面安裝之大信號 電晶體23、圖7D所示之電解電容器24、圖7E所示之陶瓷電
200307362 發明說明(17) 容器25、以及各種其他電子元件。 中的在:ί第:實施例之鎳(Ni)係包含在…以合金 導雷鉍輕凡 ’當使用例如包含鎳(Ni)之Fe-Ni合金之 加至為電子元件之引線2時,藉由將反電解暫時施 溶液=線2,可將鎳(Ni)溶解於溶液中,俾能被供應進入 實施你丨私又,當包含期望金屬之接導電層3係形成於每個 理技*不之Sn-B 1合金上時,在藉由例如濺鍍技術之物 擴C望金屬黏著至引線2之表面上之後,可能以 洛妒的方式應用熱處理。具體而言,依據此種技術, i個含複數個金屬之連接導電層3時,只要在黏著複 3。、,屬之後就應用熱處理,因此可容易形成連接導電層
第21頁 200307362 圖式簡單說明 五、【圖式簡單說明】 ^日η,^月之上述與其他目的、優點、以及特徵將從下述 造之:1體係圖為顯示依據本發明.第一實施例之電子元件之構 m沿著圖!之以箭頭a m表示之線之剖面圖; 板上:電子?依據本發明第一實施例之安裝於電路基 上之電子凡件之剖面圖; 圖4係為顯示依據本發明第一實施例之 一份之局部構造之概要視圖; 电…牛之 元件Γ第係:為制用 丑弟 衣k方法之電鍍方法之說明圖; 元件Γ第係二V:方說:月依據^ l!7A7ik 之另一種電鍍方法之說明圖; 圖8係為:Λ為:示依據本發明之電子元件之視圖; 口0你為顯不安裝於電路某柘 口 知例之剖面圖; 心基板上之電子7〇件之第一習 知例:9Λ為圖顯示安褒於電路基板上之電子元件之第二習 要視顯示f知電子元件之—部份之局部構造之概 造之顯示另一個習知電子元件之-部份之局部構
第22頁 200307362 圖式簡單說明 元件符號說明: 1〜封裝 2〜引線 3〜連接導電層 4〜I C晶片 . 5〜薄片 6〜焊墊電極 7〜接合線
8〜電路基板 U 9〜電路圖案 10〜電子元件 10A〜電子元件 11〜Sn晶體 1 2〜晶體晶粒邊界 1 3〜鎳沈積相 14〜Sn-Bi溶液 15〜電鍍槽 1 6〜正極板 1 7〜直流電源 Φ 1 7 A〜正電極 1 7 B〜負電極 18〜Sn-Bi-Ni 溶液 1 9〜電鍍槽 2 0〜正極板
第23頁 200307362 圖式簡單說明 2 1〜電晶體 2 2〜小信號電晶體 2 3〜大信號電晶體 2 4〜電解電容器 2 5〜陶瓷電容器 5 1〜電路基板 51A〜第一表面 5 1 B〜第二表面 5 2〜貫通孔 53〜電路圖案 54〜連接導電層 55〜引線(外部端子) 56〜電子元件 5 7〜電路圖案 5 8〜連接導電層 5 9〜電子元件 6 1〜引線 62〜連接導電層 6 3〜錫晶體 6 4〜晶體晶粒邊界 6 5〜錯沈積相
第24頁
Claims (1)
- 200307362 六、申請專利範圍 一 1·二種電子元件,具有表面覆蓋有由錫鉍合金所構成 之連接導電層之一外部端子,其中該錫鉍合金中包含一金 屬,其於室溫下對錫之固態溶解限制小於對鉍之固態溶 限制。 2·如申請專利範圍第1項所述之電子元件,其中該金 屬t於該室溫下,對錫之該固態溶解限制係小於對鉍之該固 態溶解限制,且該金屬係為一電離傾向大於錫之金屬。 3.如申請專利範圍第2項·所述之電子元件,其中該電 離傾向大於錫之該金屬係為鎳,且在該錫 金中包I 。5重量百分比至1ϊ5重量百分比之該錄。口金中“〇. ^ 4·如申請專利範圍第2項所述之電子元件,其中該電 離傾向大於錫之該金屬係為鋅、鋁或鐵。 5.如申請專利範圍第1項所述之電子元件,其中該金 ,對錫之該固態溶解限制係小於對該鉍之該固態溶解^艮 ’且係為一電離傾向小於錫之金屬。 ^ 6 ·如申請專利範圍第5項所述之電子元件,其中該電 _侦向係小於錫之該金屬係為銅、銀、把或金。 7·如申請專利範圍第丨項所述之電子元件,其中該連 接導電層係藉由電鍍方法而形成。 8·如申請專利範圍第1項所述之電子元件,包含一個 半導體裝置。 笔9· 一種電子元件之製造方法,該電子元件具有表面覆 盍有由一錫鉍合金所構成之一連接導電層之一外部端子, 該方法包含:第·25頁 200307362 六、申請專利範圍 溶液ΐ之端子分別置放於包含錫與鉍之-量百分比之鎳之由包含〇.〇ι重量百分比至3重 電源之-正電,:鎳=所構成,且係被連接至-直流 一負電極;以另 亥外部端子係被連接至該直流電源之 〆、 量百Μ 1由包含0·05重量百分比至h5重 該外部端子ΐ之鉍合金所構成之該連接導電層形成於 覆芸右由一 電子元件之製造·方法,該電子元件具有表面 復孤有由一錫叙合金 , ^ s 子,該方法包含:坏構成之一連接導電層之一外部端 之一溶液中3 25亥:卜部端子分別置放於包含錫、鉍與鎳 至-直流電源二it極板係由锡所構成’且係被連接 流電源之—負電極;4 ’又该外部端子係被連接至該直 量百2之】,方法’將由包含G.Q5重量百分比至U重 該外部端子d;絲合金所構成之該連接導電層形成於 覆蓋=·由一一種错1子元件之製造方法,該電子元件具有表面 子,該方法包含: 再取I迷接V電層之一外部端 該外子=理供m在:錫、叙與一特定金屬塗佈至 後’擴政该特定金屬之步驟;以及 將由包含-特定量之該特定金屬之該錄叙合金所構成第26頁 200307362 六、申請專利範圍 之該連接導電層形成於該外部端子上之步驟。 iBl 第27頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002042846A JP2003243597A (ja) | 2002-02-20 | 2002-02-20 | 電子部品及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200307362A true TW200307362A (en) | 2003-12-01 |
Family
ID=27678389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092103593A TW200307362A (en) | 2002-02-20 | 2003-02-20 | Electronic component and method of manufacturing same |
Country Status (4)
Country | Link |
---|---|
US (1) | US20030156395A1 (zh) |
JP (1) | JP2003243597A (zh) |
KR (1) | KR20030069880A (zh) |
TW (1) | TW200307362A (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4434669B2 (ja) * | 2003-09-11 | 2010-03-17 | Necエレクトロニクス株式会社 | 電子部品 |
JP4360899B2 (ja) * | 2003-12-22 | 2009-11-11 | パナソニック電工株式会社 | 放電灯点灯装置及び照明器具 |
JP2009194033A (ja) * | 2008-02-12 | 2009-08-27 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
JP2013163207A (ja) * | 2012-02-10 | 2013-08-22 | Nihon Superior Co Ltd | Sn−Bi系はんだ合金 |
RU2580355C1 (ru) * | 2014-11-24 | 2016-04-10 | Общество с ограниченной ответственностью "Энкон-сервис" (ООО "Энкон-сервис") | Способ нанесения металлического покрытия на токопередающие поверхности контактных соединений |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6365097B1 (en) * | 1999-01-29 | 2002-04-02 | Fuji Electric Co., Ltd. | Solder alloy |
US6361626B1 (en) * | 2000-10-24 | 2002-03-26 | Fujitsu Limited | Solder alloy and soldered bond |
-
2002
- 2002-02-20 JP JP2002042846A patent/JP2003243597A/ja not_active Withdrawn
-
2003
- 2003-02-19 US US10/367,699 patent/US20030156395A1/en not_active Abandoned
- 2003-02-20 KR KR10-2003-0010802A patent/KR20030069880A/ko not_active Application Discontinuation
- 2003-02-20 TW TW092103593A patent/TW200307362A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20030156395A1 (en) | 2003-08-21 |
JP2003243597A (ja) | 2003-08-29 |
KR20030069880A (ko) | 2003-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391116B2 (en) | Fretting and whisker resistant coating system and method | |
US7931760B2 (en) | Whiskerless plated structure and plating method | |
US8547683B2 (en) | Laminated ceramic electronic component with directly plated external terminal electrodes and manufacturing method therefor | |
USRE45987E1 (en) | Electronic component and method of manufacturing the same | |
US8709612B2 (en) | Electronic component | |
US8064219B2 (en) | Ceramic substrate part and electronic part comprising it | |
KR101944783B1 (ko) | 캐리어박 부착 극박동박 | |
EP2126159A1 (en) | Sn-b plating solution and plating method using it | |
KR101881287B1 (ko) | 캐리어박 부착 극박동박 | |
JP2008060287A (ja) | 端子電極および電子部品 | |
TW200307362A (en) | Electronic component and method of manufacturing same | |
US7501694B2 (en) | Semiconductor device using multi-layer unleaded metal plating, and method of manufacturing the same | |
JP2000349111A (ja) | はんだ接合用電極 | |
US9520347B2 (en) | Lead frame construct for lead-free solder connections | |
JP2002111188A (ja) | 配線基板 | |
JP2001230151A (ja) | リードレスチップ部品 | |
KR101944784B1 (ko) | 캐리어박 부착 극박동박 | |
JPH11251503A (ja) | 電子部品およびその製造方法 | |
JP2002141456A (ja) | 電子装置 | |
WO2020218218A1 (ja) | 電子部品および実装構造体 | |
JPH0529517A (ja) | 半導体装置用リードフレーム | |
JP2002368175A (ja) | 電子部品の製造方法 | |
JP2006156851A (ja) | チップ部品及びチップ部品の製造方法 | |
JP2008109076A (ja) | 配線基板 | |
JP2002319655A (ja) | 電子部品の製造方法 |