TW200305159A - Memory structures - Google Patents

Memory structures Download PDF

Info

Publication number
TW200305159A
TW200305159A TW092101869A TW92101869A TW200305159A TW 200305159 A TW200305159 A TW 200305159A TW 092101869 A TW092101869 A TW 092101869A TW 92101869 A TW92101869 A TW 92101869A TW 200305159 A TW200305159 A TW 200305159A
Authority
TW
Taiwan
Prior art keywords
memory
electrode
conductive
memory structure
storage element
Prior art date
Application number
TW092101869A
Other languages
English (en)
Inventor
Peter Fricke
Andrew Koll
Dennis M Lazaroff
Brocklin Andrew L Van
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of TW200305159A publication Critical patent/TW200305159A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/10—ROM devices comprising bipolar components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

200305159 玖、發明說明 (發明說明應欽明：發明所屬之技術領@、先前技術、内容、實施方式及圈式簡單說明） 【發明所屬之技術領域】 一種記憶體結構其包括一第一電極、一第二電極其具 有一緣、一第三電極、一控制元件其係配置於該第一電極 5 與該第二電極間，以及記憶體儲存元件其係配置於該第二 電極邊緣與該第三電極間。 I：先前技術2 隨著電腦以及其它電氣設備價格的不斷下降，儲存裝 置（如記憶體裝置以及硬碟機）的製造上被迫降低零組件成 ίο本。同時電腦、視訊遊戲、電視以及其它電氣裝置市場不 斷要求記憶體容量的增大來儲存影像、照片、視訊、電影 、音樂以及其它儲存密集資料。如此除了降低成本之外， 儲存裝置的製造商也係提高儲存裝置的儲存密度。此種記 憶體儲存密度不斷增高同時成本降低的趨勢已經行之有年 15 ，甚至 CD-ROM、CD-R、CD-R/W、DVD及 DVD-R等光學 儲存裝置不斷受到裝置尺寸限制及成本的挑戰。因此需要 有經濟且高容量的記憶體結構。 I：發明内容3 本揭示特色及優點對熟諳技藝人士由後文詳細說明連 2〇 同附圖將更為明瞭： 第1圖為交叉點記憶體陣列具體實施例之示意圖，其 中可利用揭示之記憶體晶胞結構。 第2圖為記憶體晶胞之一具體實施例之示意方塊圖， 該記憶體晶胞包括一記憶體儲存元件以及一供該記憶體儲 6 200305159 砍、發明說明 存元件用之控制元件。 第3及4圖為剖面圖，其示意顯示記憶體結構之具體實 施例’其包括記憶體儲存元件設置於傳導槽邊緣與傳導線 間。 5 第5圖為剖面圖以及第6圖為平面圖，示意顯示一記憶 體結構之具體實施例，包括記憶體儲存元件設置於傳導板 邊緣與傳導柱間。 第7圖為剖面圖以及第8圖為平面圖，示意顯示一記憶 體結構之具體貫施例，包括記憶體儲存元件設置於傳導板 10 邊緣與傳導井間。 第9圖為剖面圖以及第10圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括記憶體儲存元件設置於傳導 板邊緣與傳導井間。 第11圖為剖面圖以及第12圖為平面圖，示意顯示一記 15憶體結構之具體實施例，包括記憶體儲存元件設置於傳導 板邊緣與傳導柱間。 第13圖為剖面圖以及第14圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括記憶體儲存元件設置於傳導 板邊緣與傳導井間。 2〇 第圖為剖面圖以及第16圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括記憶體儲存元件設置於載頭 傳導錐邊緣與傳導蓋間。 第17圖為結合所揭示之記憶體晶胞中之至少一者之記 憶體載體之具體實施例之示意方塊圖。 7 200305159 玖、發明說明 第18圖為結合所揭示之記憶體晶胞中之至少一者之電 子裝置（如電腦系統）之一具體實施例之示意方塊圖。 第19圖為可用於實施揭示之記憶體結構之基本步驟之 具體實施例之流程圖。 5 【實施方式】 較佳實施例之詳細說明 第1圖為交又點記憶體陣列10之具體實施例之簡化示 意圖，該記憶體陣列10中可利用所揭示之記憶體晶胞結構 。記憶體配置10包括列選擇導體線R〇、R1、反2以及行選 10擇導體線CO、Cl、C2。記憶體晶胞20係連結於各列選擇 導體線R0、Rl、R2與各行選擇導體線c〇、ci、C2間。須 了解為求方便，列選擇導體線及行選擇導體線分別簡稱為 「列」及「行」；實際實施例中，記憶體晶胞2〇無需實體 上排列為列及行。各記憶體晶胞基本上係由第一選擇線以 15及第二選擇線（可以不同方式定向）作獨特存取及選擇。此 外，行線無需與列線正交，但以該方式舉例說明以求了解。 第2圖為記憶體晶胞2〇之一具體實施例之簡化電路方 塊圖，该記憶體晶胞20包括一記憶體儲存元件23，其係藉 電極E2而電性連結至控制元件25。記憶體儲存元件23以及 20控制元件25係串聯連結於電極E1與電極E3間。電極E1-E3 包含傳導性元件（如導體）、傳導性區或其它傳導性結構， 須了解電極E2可包含一或多個導電元件。 圯憶體儲存元件23更特別係配置成可以比控制元件更 低的此階可預測且以可靠方式崩潰，而控制位障接面區係 8 玖、發明說明 更特別配置成可持續操作作為記憶體儲存元件。如此，記 憶體儲存元件23係於比控制元件25更低能階變更態，允許 記憶體儲存元件作程式規劃。藉此方式，記憶體晶胞經程 式規劃而選擇性提供足夠能量給記憶體晶胞，造成記憶體 儲存元件崩潰。記憶體晶胞可經由提供較少能量給記憶體 晶胞以及感應電流是否流經記憶體晶胞而讀取。 記憶體儲存元件23可為反熔絲裝置例如可程式位障接 面裝置。反熔絲裝置可為介電裂解型裝置或位障接面裝置 。位障接面可由氧化金屬、熱生長氧化物或沉積氧化物或 氮化物製成。記憶體儲存元件也可以半導體材料具體實施 ’該等半導體材料例如複晶矽、多晶矽、非晶矽、微晶矽 、金屬長絲電遷移、陷阱誘生磁滯、鐵電電容器、赫爾效 應以及複晶矽電阻器。記憶體儲存元件之其它具體實施例 包括穿透位障磁阻或電容元件作為浮動閘。此外記憶體儲 存元件可為唯讀LeComber或矽化金屬開關或可改寫之位相 改變材料。記憶體儲存元件也包含PIN二極體或蕭特基二 極體（Schottky diode)。 控制元件25包含位障接面裝置或PN、plN或蕭特基二 極體。其它有用二極體包括增納二極體、突崩二極體、位 障二極體以及四層二極體如經過石夕控制之整流器。此外， 控制元件25可為接面場效電晶體或雙極性電晶體。控制元 件25之尺寸足夠攜帶充分電流因而可變更儲存元件23之態 。當控制元件為二極體時，其可使用攙雜複晶矽、非晶矽 或微晶矽製成。 200305159 玖、發明說明 為求方便討論，揭示之記憶體結構以具體實施例敘述 為採用位障接面裝置作為記憶體儲存元件及控制元件，需 了解記憶體儲存元件以及控制元件也可如前述實施。 供舉例說明，揭示之記憶體結構顯示為積體電路，其 5包括層間介電材料例如氧化矽、氮化矽或TEOS(原矽酸四 乙酯），其提供積體電路各種結構的支持以及隔離。ILD可 使用若干不同技術沉積例如化學氣相沉積（CVD)、大氣壓 CVD、低壓CVD、電漿輔助CVD、物理氣相沉積（pvD)以 及濺鍍。為求方便此等介電區以及介電層於附圖係以參考 10 符號ILD標示。 此揭示之記憶體結構中，記憶體儲存元件23係毗鄰導 體之一邊緣。 第3及4圖示意顯示記憶體結構之一具體實施例，其包 括複數個圮憶體晶胞，各自包括一個記憶體儲存元件23設 15置於傳導井或傳導槽27邊緣與導體833或837間，導體係垂 直田比鄰於該邊緣。各個記憶體晶胞進一步包括一控制元件 25設置於傳導槽27底部與垂直毗鄰該底部之導體833或83 5 間。記憶體儲存元件23及/或控制元件25可有水平平面展 幅且為垂直隔開。 20 第3及4圖之兄憶體晶胞例如可以堆疊層具體實施，其 中導體833係垂直毗鄰指定傳導槽27邊緣，該導體833係垂 直毗鄰傳導槽27(於毗鄰層）底部。 舉例言之，導體833可為列選擇線，導體835 、837可 為交叉點記憶體結構之行選擇線。舉例言之，傳導槽27相 200305159 玖、發明說明 對於導體833可為橫向偏位，該導體833係垂直毗鄰傳導槽 27邊緣，例如用以控制記憶體位障接面氧化物區23區域。 結果傳導槽27相對於另一垂直毗鄰傳導槽27(於毗鄰層）為 橫向偏位。 5 記憶體儲存元件23可由傳導槽27之氧化物製成，控制 元件25可由導體833或835氧化物製成，導體833或835係垂 直被鄰於傳導槽27底部。另外，記憶體位障接面氧化物區 23可由氧化物製成。該氧化物係與傳導槽27邊緣之氧化物 不同；以及控制位障接面氧化物區25可由一種氧化物製成 1〇 ，該氧化物係與導體833或835之氧化物不同。記憶體儲存 元件23也可為未經圖案化之氧化物層之一部分，該氧化物 層例如可為沉積氧化物層或完全氧化的沉積金屬層。同理 控制元件25可為未經圖案化氧化物層之一部分，該氧化物 層可為沉積氧化物層或完全氧化之沉積金屬層。 15 第5及6圖示意顯示一種記憶體結構之具體實施例，該 記憶體結構包括複數個記憶體晶胞，各個晶胞包括一記憶 體儲存元件23設置於導體通孔或導體柱233與水平傳導板 239a邊緣間。非水平傳導面板239b係連結至水平傳導板 239a且橫向就鄰於水平傳導板239a，控制元件25係設置於 2〇 非水平傳導面板239b之一面與導體235間，該導體235係橫 向田比鄰非水平傳導面板239b。例如包含金或氮化飲之通孔 蓋47設置於傳導柱233頂上。 如第5及6圖所示’記憶體晶胞係形成於導體柱233之 對側。此外記憶體晶胞可形成於各層，其中一層包括水平 200305159 玖、發明說明 排列之傳導柱233以及記憶體晶胞，其中各層係堆疊成不 同層之對應傳導柱233堆疊而形成傳導柱233管柱。傳導柱 233管柱可為立方記憶體結構之垂直記憶體選擇線，導體 235可為列記憶體選擇線。於立方記憶體結構中，列及行 5 5己憶體選擇線係排列成3 D結構’例如揭示於同樣讓與本申 請人且共同審查中之美國申請案第__號，與本案同 時提出申請，代理人檔號10018288。 記憶體儲存元件23可由橫向毗連水平板239a之氧化物 製成’而控制元件2 5可由橫向桃連導體2 3 5之氧化物製成 10 。另外，記憶體儲存元件23可由與水平板239a之氧化物不 同的氧化物製成，以及控制元件25可由與導體235氧化物 不同的氧化物製成。記憶體儲存元件23也可為未經圖案化 氧化物層之一部分，該氧化物層例如可為沉積氧化物層或 元全氧化沉積金屬層。同理控制元件2 5也可為未經圖案化 15氧化物層之一部分，該氧化物層例如可為沉積氧化物層或 完全氧化沉積金屬層。 第7及8圖示意顯示記憶體結構之具體實施例，該記憶 體結構包括複數個記憶體晶胞，其各自包括一記憶體儲存 元件23設置於傳導槽333與水平傳導板339a之一緣間。非 20水平傳導面板339b係連結至水平傳導板339a且橫向毗鄰於 水平傳導板339a ;控制元件25係設置於非水平傳導面板 339b之一面與導體335間，該導體335係橫向毗鄰該非水平 傳導面板339b。垂直傳導通孔或傳導柱341係巢套於傳導 槽333内部，且通過傳導槽333底部的孔口。傳導柱341以 12 200305159 玖、發明說明 及傳導槽333形成有垂直展幅之傳導結構。 如第7及8圖所示，記憶體晶胞可形成於導體槽333之 對側上。此外，記憶體晶胞可形成為各層，其中一層包括 水平排列之傳導柱341以及記憶體晶胞，以及其中數層堆 5疊，故不同層之對應傳導柱341堆疊而形成傳導柱341管柱 。傳導柱341管柱可為立方記憶體結構之垂直記憶體選擇 線，而導體335可為列記憶體選擇線。 記憶體儲存元件23可由橫向毗連水平板33%之氧化物 製成，而控制元件25可由橫向毗連導體335之氧化物製成 10 。另外，記憶體儲存元件23可由與水平板339a之氧化物不 同的氧化物製成，以及控制元件25可由與導體335氧化物 不同的氧化物製成。記憶體儲存元件23也可為未經圖案化 氧化物層之一部分，該氧化物層例如可為沉積氧化物層或 完全氧化沉積金屬層。同理控制元件25也可為未經圖案化 15氧化物層之一部分，該氧化物層例如可為沉積氧化物層或 完全氧化沉積金屬層。 第9及10圖示意顯示記憶體結構之具體實施例，該記 憶體結構包括複數個記憶體晶胞，其各自包括一記憶體儲 存元件23設置於傳導槽433與水平傳導板439a之一緣間。 20非水平傳導面板439b係連結至水平傳導板439a且橫向毗鄰 於水平傳導板439a ;控制元件25係設置於非水平傳導面板 439b之面與導體435間，該導體435係橫向》比鄰該非水平 傳導面板439b。垂直傳導通孔或傳導柱441係巢套於傳導 槽433内部’且通過傳導槽433底部的孔口。傳導柱441以 13 200305159 玖、發明說明 及傳導槽433形成有垂直展幅之傳導結構。 如第9及10圖所示，記憶體晶胞可形成於導體槽Μ]之 對側上。此外，記憶體晶胞可形成為各層，其中一層包括 水平排列之傳導柱441以及§己憶體晶胞，以及其中數声堆 5疊，故不同層之對應傳導柱441堆疊而形成傳導柱441管柱 。傳導柱441管柱可為立方記憶體結構之垂直記憶體選擇 線，而導體435可為列記憶體選擇線。 記憶體儲存元件23可由橫向毗連水平板43%之氧化物 製成，而控制元件25可由橫向毗連導體435之氧化物製成 10 。另外，記憶體儲存元件23可由與水平板439a之氧化物不 同的氧化物製成’以及控制元件25可由與導體435氧化物 不同的氧化物製成。記憶體儲存元件23也可為未經圖案化 氧化物層之一部分，該氧化物層例如可為沉積氧化物層或 完全氧化沉積金屬層。同理控制元件25也可為未經圖案化 15氧化物層之一部分，該氧化物層例如可為沉積氧化物層或 完全氧化沉積金屬層。 第11及12圖示意顯示記憶體結構之具體實施例，該記 憶體結構包括複數個記憶體晶胞，其各自包括一記憶體儲 存元件23設置於垂直傳導通孔或傳導柱533與水平傳導板 2〇 539a之一緣間。非水平傳導面板539b係連結至水平傳導板 539a且橫向毗鄰於水平傳導板539a ;控制元件25係設置於 面板539b之一面與水平細長傳導壁535之一面間，該導導 壁535有垂直展幅，且係橫向層狀毗鄰於面板539b。包含 例如金或氮化鈦之通孔蓋47係設置於傳導柱533頂上。 14 200305159 玖、發明說明 如第11及12圖所示，記憶體晶胞係形成於導體柱533 之對側。此外，記憶體晶胞也可形成於於相同方向延伸的 田比鄰細長壁535所界限的一區之橫向對側上。此外，記憶 體晶胞可形成於各層，其中一層包括水平排列之傳導柱 5 533以及記憶體晶胞，其中各層係堆疊成不同層之對應傳 導柱533堆疊而形成傳導柱533管柱。傳導柱533管柱可為 立方記憶體結構之垂直記憶體選擇線，細長傳導壁535可 為列記憶體選擇線。 記憶體儲存元件23可由橫向毗連水平板539&之氧化物 10製成，而控制元件25可由橫向毗連導體535之氧化物製成 。另外，記憶體儲存元件23可由與水平板539a之氧化物不 同的氧化物製成，以及控制元件25可由與細長傳導壁535 氧化物不同的氧化物製成。記憶體儲存元件23也可為未經 圖案化氧化物層之一部分，該氧化物層例如可為沉積氧化 15物層或完全氧化沉積金屬層。同理控制元件25也可為未經 圖案化氧化物層之一部分，該氧化物層例如可為沉積氧化 物層或完全氧化沉積金屬層。 第13及14圖示意顯示記憶體結構之具體實施例，該記 憶體結構包括複數個記憶體晶胞，其各自包括一記憶體儲 2〇存元件23設置於傳導井或傳導槽633與水平傳導板63%之 一緣間。非水平傳導面板639b係連結至水平傳導板63%且 橫向毗鄰於水平傳導板639a;控制元件25係設置於非水平 傳導面板639b與細長傳導壁635之一面間，該細長傳導壁 635具有垂直展幅，且橫向以及層狀毗鄰該非水平傳導面 15 200305159 玖、發明說明 板639b。垂直傳導通孔或傳導柱641係設置於傳導槽633， 且例如接觸於傳導槽底部的孔口。傳導柱641及傳導槽633 形成具有垂直展幅之傳導結構。 如第13及14圖所示，記憶體晶胞可形成於導體槽633 5 之對側上。此外，記憶體晶胞可形成為各層，其中一層包 括水平排列之傳導槽633以及記憶體晶胞，以及其中數層 堆疊，故不同層之對應傳導柱641堆疊而形成傳導柱641管 柱。傳導柱641管柱可為立方記憶體結構之垂直記憶體選 擇線，而細長傳導壁635可為列記憶體選擇線。 10 記憶體儲存元件23可由橫向w比連水平板639a之氧化物 製成，而控制元件25可由橫向毗連導體635之氧化物製成 另外’ §己憶體儲存元件23可由與水平板639a之氧化物不 同的氧化物製成，以及控制元件25可由與細長傳導壁635 氧化物不同的氧化物製成。記憶體儲存元件2 3也可為未經 15圖案化氧化物層之一部分，該氧化物層例如可為沉積氧化 物層或完全氧化沉積金屬層。同理控制元件25也可為未經 圖案化氧化物層之一部分，該氧化物層例如可為沉積氧化 物層或完全氧化沉積金屬層。 第15及16圖不意顯示一種記憶體結構之具體實施例， 20該記憶體結構包括複數個記憶體晶胞，各個晶胞包括一個 記憶體儲存元件23其係設置於傳導截頭錐739之輪緣或邊 緣與傳導蓋735間。截頭錐739係連結至細長導體741，細 長導體741可為§己憶體選擇線。控制元件25係設置於傳導 蓋735與重疊傳導蓋735之細長導體743間。細長導體743可 16 200305159 玖、發明說明 為另一記憶體選擇線。 記憶體儲存το件23可由傳導截頭錐739之氧化物製成 ，而控制元件25可由傳導蓋735之氧化物製成。另外，記 憶體儲存元件23可由與截頭錐739氧化物不同的氧化物製 5成，控制元件25可由與傳導蓋735氧化物不同的氧化物製 成。記憶體儲存元件23也可為未經圖案化氧化物層之一部 分，該氧化物層例如可為沉積氧化物層或完全氧化之沉積 金屬層。同理控制元件25可為未經圖案化氧化物層之一部 刀，《亥氧化物層可為沉積氧化物層或完全氧化之沉積金屬 10 層。 第17圖為結合之本發明之至少一具體實施例之記憶體 載體70之具體實施例之方塊圖。記憶體載體可表示任一種 標準或專屬記憶卡格式如PCMCIA、PC卡、智慧記憶體、 記憶棒、數位膜、ΑΤΑ及精簡快閃等，舉出其中幾個範例 15 。5己憶體載體70包括機械界面71 ,其提供對所實施之該類 型記憶體載體使用特殊連結器作機械及電連結。視需要使 用之電界面73可與機械連接器71之電接點作電性耦合，使 用結合本發明之至少一具體實施例之一組記憶體IC 8〇， 提供例如保全、位址解碼、電壓平移、寫入保護或其它典 2〇型界面功能。載體75例如印刷電路板或陶瓷基板典型用於 以物理方式支持記憶體1C 80、電界面73以及機械界面71 。熟諳技藝人士需了解若干電性裝置可結合電界面73之功 能’因而免除於記憶體載體70之需求。 第18圖為電子裝置之具體實施例之方塊圖，本例中為 17 200305159 玖、發明說明 結合本發明之一具體實施例之電腦系統9〇。特別對電腦系 統而言’所示若干不同電氣裝置可結合成封裝體。例如微 處理器91耦合至用以儲存電腦可執行指令及/或使用者資 料之記憶體電路93。記憶體電路93例如包括BIOS記憶體、 5隨機存取記憶體（RAM)、唯讀記憶體（R〇M)以及各種層次 的内部及外部快取記憶體。微處理器91也連結至儲存裝置 95(例如硬碟機、軟碟機、cd/DVD驅動器、磁帶機），或 其它大容量儲存裝置，例如利用本發明結合半導體記憶體 1C之裝置。微處理器91可包括使用本發明之内部快取記憶 10體。記憶體93也包括使用本發明之記憶體IC。微處理器進 一步連結至顯示裝置97，其也結合可利用本發明之記憶體 1C。電子裝置也可配置成可接納第丨7圖之記憶體載體7〇。 揭示之記憶體結構可使用半導體設備實施。例如導體 可經由沉積金屬層接著藉微影術遮罩以及蝕刻製成圖案而 15圖案化。介電區可經由沉積介電材料製成，氧化物層之製 造方式可經由沉積氧化物，沉積金屬接著氧化沉積的金屬 ，或氧化金屬結構製成。可採用化學機械拋光（CMp)來平 面化及/或暴露預定區域。此外可採用金屬鑲嵌法例如雙 道金屬鑲嵌法。雙道金屬鑲嵌法中，ILD經蝕刻，金屬沉 20積於餘刻後之ILD上，以及施行CMP。 現在參照第19圖，揭示之結構通常製造如後。於1〇ι ，形成第一電極，例如藉沉積及圖案化金屬層形成第一電 極。於103，控制元件形成於第一電極上，例如經由氧化 電極或形成如前述未經圖案化之氧化物層而形成控制元件 18 200305159 玖、發明說明 。於105，例如經由沉積及圖案化金屬層而形成有一緣之 第二電極。於107，例如經由氧化電極或如前述形成未經 圖案化之氧化物層，而形成記憶體館存元件於第二電極邊 緣上。於1〇9,形成第三電極。形成帶有一緣之第二電極 5以及形成記憶體儲存元件可於第一電極形成前以及控制元 件形成前進行。 雖然前文已經舉舰明本發明之料具體實施例，但 熟諳技藝人士可未悖離如下申請專利範圍界定之本發明之 精趙及範圍而做出多項修改與變化。 10 【圖式簡單說明】 第1圖為交又點記憶體陣列具體實施例之示意圖，其 中可利用揭示之記憶體晶胞結構。 第2圖為記憶體晶胞之一具體實施例之示意方塊圖， 該記憶體晶胞包括-記憶體儲存元件以及一供該記憶體儲 15 存元件用之控制元件。 第3及4圖為剖面圖，其示意顯示記憶體結構之具體實 施例，其包括記憶體儲存元件設置於傳導槽邊緣與傳導線 間。 第5圖為剖面圖以及第6圖為平面圖，示意顯示一記憶 20體結構之具體實施例，包括記憶體儲存元件設置於傳導板 邊緣與傳導柱間。 第7圖為剖面圖以及第8圖為平面圖，示意顯示一記憶 體、、Ό構之具體實施例，包括記憶體儲存元件設置於傳導板 邊緣與傳導井間。 19 200305159 玖、發明說明 第9圖為剖面圖以及第1〇圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括記憶體儲存元件設置於傳導 板邊緣與傳導井間。 第11圖為剖面圖以及第12圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括記憶體儲存元件設置於傳導 板邊緣與傳導柱間。
第13圖為剖面圖以及第14圖為平面圖，示意顯示一記 隐體結構之具體實施例，包括記憶體儲存元件設置於傳導 板邊緣與傳導井間。 第15圖為剖面圖以及第16圖為平面圖，示意顯示一記 憶體結構之具體實施例，包括記憶體儲存元件設置於截頭 傳導錐邊緣與傳導蓋間。 第17圖為結合所揭示之記憶體晶胞中之至少一者之記 憶體載體之具體實施例之示意方塊圖。
第18圖為結合所揭示之記憶體晶胞中之至少一者之電 子裝置（如電腦系統）之一具體實施例之示意方塊圖。 第19圖為可用於實施揭示之記憶體結構之基本步驟之 具體實施例之流程圖。 【圖式之主要元件代表符號表】 10···記憶體陣列 47··.通孔蓋 20···記憶體晶胞 70···記憶體載體 23···記憶體儲存元件 71...機械介面 25··.控制元件 73··_電介面 27···傳導井 75···載體 20 200305159 玖、發明說明 80…記憶體1C 439b···非水平傳導面板 90...電腦糸統 441...傳導柱 91…微處理器 533...傳導柱 93...記憶體電路 535...傳導壁 95...儲存裝置 539a·.·水平傳導板 97…顯示裝置 539b···非水平傳導面板 101-109···步驟 633...傳導柱 233··.傳導柱 635...傳導壁 235…導體 639a...水平傳導板 239a...水平傳導板 639b.··非水平傳導面板 239b.··非水平傳導面板 641…垂直傳導柱 333...傳導槽 735...傳導蓋 339a...水平傳導板 739…截頭錐 339b...非水平傳導面板 743...導體 341…垂直傳導柱 833，835，837···導體 433.··傳導槽 C0-2...行選擇導體線 435…導體 E1-3...電極 439a…水平傳導板 R0-2·.·列選擇導體線
21

Claims (1)

  1. 200305159 拾、申請專利範圍 1 · 一種記憶體結構，包含： 一第一電極（835、235、335、435、535、635、 743)； 一第一電極（27、239a、239b、339a、339b、439a 、439b、539a、539b、639a、639b、735)，其具有一緣； 第二電極（833、233、333、341、433、441、 533、633、641、739); 一圮憶體儲存元件，其係配置於該第三電極與該 第二電極之該緣間；以及 一控制元件’其係配置於該第二電極與該第一電 極間。 2_如申請專利範圍第1項之記憶體結構，其中該第三電極 包含一種具有垂直展幅之傳導性結構。 3·如申請專利範圍第1項之記憶體結構，其中該第三電極 包含一傳導槽。 4·如申請專利範圍第丨項之記憶體結構，其中該第三電極 包含一傳導柱。 5·如申請專利範圍第1項之記憶體結構，其中該第三電極 包含一具有輪緣之截頭傳導錐。 6·如申請專利範圍第1項之記憶體結構，其中該第二電極 包含一具有一緣之傳導板。 7 申明專利範圍第1項之記憶體結構，其中該第二電極 I含一具有一輪緣之傳導槽。 如申凊專利範圍第1、2、3、4、5、ό或7項之記憶體結 22 ^j〇5159 拾、申請專利範圍 構’其中該記憶體儲存元件包含一位障接面裝置。 9 JL .申請專利範圍第1、2、3、4、5、6或7項之記憶體結 構’其中該記憶體儲存元件包含該第二電極之氧化物。 1〇·如申請專利範圍第1、2、3、4、5、ό或7項之記憶體結 構’其中該記憶體儲存元件包含一種與第二電極氧化 物不同之氧化物。 L如申請專利範圍第1、2、3、4、5、6或7項之記憶體結
    構’其中該記憶體儲存元件係選自反熔絲、熔絲、電 °儲存裝置、電阻材料、捕捉誘生磁滯材料、鐵電電 各器材料、赫爾效應材料以及位障磁阻材料組成的組 群。 申明專利範圍第1、2、3、4、5、6或7項之記憶體結 其中違S己憶體儲存元件包含一種可改寫之位相改 變材料。 13·如申請專利範圍第1、2、3、4、5、6或7項之記憶趙結
    冓其中6亥控制元件包含一種位障接面裝置。 14·如申請專利範圍第1、2、3、[ 5、6或7項之記憶體結 構，其中該控制元件包含該第—電極之氧化物。 15\如申請專利範圍第卜2、3、4、5、6或7項之記憶體結 構’其中該控制元件包含與第一電極之氧化物不同的 氣化物。 16·—種記憶體載體，包括如巾請專利範圍第卜2、3、4 、5、6或7項之記憶體結構。 [7·一種電子裝置，其係配置成可接納"請專利範圍第 23 200305159 拾、申請專利範圍 - 16項之記憶體載體。 18. —種電子裝置，包括如申請專利範圍第1、2、3、4、5 、6或7項之記憶體結構。 19. 一種製造記憶體結構之方法’包含： 5 形成一第一電極； 、 形成一控制元件於該第一電極上； · 形成一第二電極其具有一緣； 形成記憶體儲存元件於該第二電極上；以及 | 形成一第三電極其係與該記憶體儲存元件接觸。 10 20.—種製造記憶體結構之方法，包含： 形成一第一電極，其具有一緣； · 形成一記憶體儲存元件於該第一電極之該邊緣上； - 形成一第二電極其係與該記憶體儲存元件接觸； 形成一控制元件於該第二電極上； 15 形成一第三電極其係與該控制元件接觸。 24
TW092101869A 2002-04-02 2003-01-28 Memory structures TW200305159A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/115,750 US20030183868A1 (en) 2002-04-02 2002-04-02 Memory structures

Publications (1)

Publication Number Publication Date
TW200305159A true TW200305159A (en) 2003-10-16

Family

ID=28041074

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092101869A TW200305159A (en) 2002-04-02 2003-01-28 Memory structures

Country Status (6)

Country Link
US (1) US20030183868A1 (zh)
EP (1) EP1351253A1 (zh)
JP (1) JP2004031917A (zh)
KR (1) KR20030079731A (zh)
CN (1) CN1449046A (zh)
TW (1) TW200305159A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511135B (zh) * 2008-09-09 2015-12-01 Ovonyx Inc 一種記憶體裝置及方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967350B2 (en) * 2002-04-02 2005-11-22 Hewlett-Packard Development Company, L.P. Memory structures
US6818549B2 (en) * 2003-03-05 2004-11-16 Hewlett-Packard Development Company, L.P. Buried magnetic tunnel-junction memory cell and methods
JP4376191B2 (ja) * 2003-04-03 2009-12-02 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ３次元メモリアレイ
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US7745231B2 (en) * 2007-04-17 2010-06-29 Micron Technology, Inc. Resistive memory cell fabrication methods and devices
KR101418434B1 (ko) * 2008-03-13 2014-08-14 삼성전자주식회사 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템
KR20100041155A (ko) * 2008-10-13 2010-04-22 삼성전자주식회사 저항성 메모리 소자

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) * 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) * 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
BE755039A (fr) * 1969-09-15 1971-02-01 Ibm Memoire semi-conductrice permanente
IL61678A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
JPS6258673A (ja) * 1985-09-09 1987-03-14 Fujitsu Ltd 半導体記憶装置
US5166901A (en) * 1986-05-14 1992-11-24 Raytheon Company Programmable memory cell structure including a refractory metal barrier layer
US5070384A (en) * 1990-04-12 1991-12-03 Actel Corporation Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer
US5335219A (en) * 1991-01-18 1994-08-02 Ovshinsky Stanford R Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5625220A (en) * 1991-02-19 1997-04-29 Texas Instruments Incorporated Sublithographic antifuse
US5272666A (en) * 1991-10-18 1993-12-21 Lattice Semiconductor Corporation Programmable semiconductor antifuse structure and method of fabricating
US5233206A (en) * 1991-11-13 1993-08-03 Micron Technology, Inc. Double digitlines for multiple programming of prom applications and other anti-fuse circuit element applications
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5514900A (en) * 1994-03-31 1996-05-07 Crosspoint Solutions, Inc. Mutlilayered antifuse with intermediate metal layer
JP3501416B2 (ja) * 1994-04-28 2004-03-02 忠弘 大見 半導体装置
US5641985A (en) * 1994-09-29 1997-06-24 Kawasaki Steel Corporation Antifuse element and semiconductor device having antifuse elements
US5572050A (en) * 1994-12-06 1996-11-05 Massachusetts Institute Of Technology Fuse-triggered antifuse
US5659203A (en) * 1995-06-07 1997-08-19 International Business Machines Corporation Reworkable polymer chip encapsulant
US5751012A (en) * 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5659500A (en) * 1995-09-26 1997-08-19 Texas Instruments Incorporated Nonvolatile memory array with compatible vertical source lines
US5783467A (en) * 1995-12-29 1998-07-21 Vlsi Technology, Inc. Method of making antifuse structures using implantation of both neutral and dopant species
JPH1056066A (ja) * 1996-08-08 1998-02-24 Matsushita Electron Corp アンチヒューズ素子およびその製造方法
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6026017A (en) * 1997-04-11 2000-02-15 Programmable Silicon Solutions Compact nonvolatile memory
US6002607A (en) * 1998-02-24 1999-12-14 National Semiconductor Corporation Read-only-memory (ROM) having a memory cell that stores a plurality of bits of information
US6185121B1 (en) * 1998-02-26 2001-02-06 Lucent Technologies Inc. Access structure for high density read only memory
US5942777A (en) * 1998-05-05 1999-08-24 Sun Microsystems, Inc. Memory device including a memory array having a combination of trench capacitor DRAM cells and stacked capacitor DRAM cells
US6262487B1 (en) * 1998-06-23 2001-07-17 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method
US6033955A (en) * 1998-09-23 2000-03-07 Advanced Micro Devices, Inc. Method of making flexibly partitioned metal line segments for a simultaneous operation flash memory device with a flexible bank partition architecture
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
DE19854418C2 (de) * 1998-11-25 2002-04-25 Infineon Technologies Ag Halbleiterbauelement mit zumindest einem Kondensator sowie Verfahren zu dessen Herstellung
TW454330B (en) * 1999-05-26 2001-09-11 Matsushita Electronics Corp Semiconductor apparatus and its manufacturing method
JP2001175268A (ja) * 1999-12-20 2001-06-29 Sony Corp 音楽再生装置
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6704235B2 (en) * 2001-07-30 2004-03-09 Matrix Semiconductor, Inc. Anti-fuse memory cell with asymmetric breakdown voltage
US6559516B1 (en) * 2002-01-16 2003-05-06 Hewlett-Packard Development Company Antifuse structure and method of making

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511135B (zh) * 2008-09-09 2015-12-01 Ovonyx Inc 一種記憶體裝置及方法

Also Published As

Publication number Publication date
EP1351253A1 (en) 2003-10-08
JP2004031917A (ja) 2004-01-29
US20030183868A1 (en) 2003-10-02
KR20030079731A (ko) 2003-10-10
CN1449046A (zh) 2003-10-15

Similar Documents

Publication Publication Date Title
US6707087B2 (en) Structure of chalcogenide memory element
US6774458B2 (en) Vertical interconnection structure and methods
US6661691B2 (en) Interconnection structure and methods
US6781858B2 (en) Cubic memory array
US6940085B2 (en) Memory structures
US6967350B2 (en) Memory structures
JP4718119B2 (ja) Ｒｒａｍアレイの製造方法及びｒｒａｍ
US6858883B2 (en) Partially processed tunnel junction control element
US8835241B2 (en) Method of manufacturing a semiconductor memory device
JP2007535150A (ja) メモリ・アレイ、メモリ・アレイを形成する方法、及びビット線に対するコンタクトを形成する方法
EP1490905A1 (en) Interconnection structure and methods
US10084129B2 (en) Method and apparatus providing multi-planed array memory device
US6717215B2 (en) Memory structures
US8884263B2 (en) Non-volatile memory device having conductive buffer pattern and method of fabricating the same
TW200305159A (en) Memory structures
US11522011B2 (en) Selector element with ballast for low voltage bipolar memory devices
TWI846408B (zh) 記憶體選擇器和其形成方法