TW200304957A - Material deposition from a liquefied gas solution - Google Patents

Material deposition from a liquefied gas solution Download PDF

Info

Publication number
TW200304957A
TW200304957A TW091138032A TW91138032A TW200304957A TW 200304957 A TW200304957 A TW 200304957A TW 091138032 A TW091138032 A TW 091138032A TW 91138032 A TW91138032 A TW 91138032A TW 200304957 A TW200304957 A TW 200304957A
Authority
TW
Taiwan
Prior art keywords
substrate
patent application
scope
liquefied gas
item
Prior art date
Application number
TW091138032A
Other languages
English (en)
Other versions
TWI241355B (en
Inventor
Valery M Dubin
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200304957A publication Critical patent/TW200304957A/zh
Application granted granted Critical
Publication of TWI241355B publication Critical patent/TWI241355B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inorganic Fibers (AREA)

Description

200304957
玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明） 技術領域 本發明是有關於半導體製造。尤其，本發明是有關於半 導體處理特點的沉積方法。 先前技術
在製造半導體裝置時，不同用途的材料會沉積到半導體 基板上。例如，金屬層可以沉積到圖案基板上，以形成電 容器特點，比如平行金屬線。該圖案基板將包括溝槽，以 容納金屬線。
障壁層常常是先沉積到圖案基板上且在溝槽内，以避免 金屬離子擴散到基板内。例如，在溝槽内形成銅（Cu)金屬 線的地方，可以先沉積出钽（Ta)的障壁層，避免銅離子（比 如Cu+)擴散到溝槽外而進入到基底内，並限制半導體裝置 的性能。然後可以在鈕（Ta)障壁上沉積出銅（Cu)。例如，可 以藉物理氣相沉積（PVD)法，化學氣相沉積（CVD)法或電漿 強化CVD (比如PECVD )法，來進行沉積處理。 在上述沉積出障壁層的地方，會在曝露到空氣中的障壁 層表面上發生氧化。一般這是在要沉積出金屬而將基板從 障壁沉積反應器傳送到另一反應器時發生。不幸的是，一 旦障壁層被氧化掉，沉積出來的金屬黏貼到障壁層便不會 很好。因此，為了確保金屬與障壁層間有較佳的黏貼性， 便常常在金屬層沉積完成之前，先採取一些額外加入的措 施。例如，要沉積出來的金屬晶種層一般是沉積到包括在 窄溝槽内的障壁層上。薄晶種層很均一且連續性。可以利 200304957 發明說明續頁 (2) 用物理氣相沉積（PVD)法沉積出該晶種層。在完成金屬層 沉積前先形成起始晶種層會在有限的程度上增加障壁層 與完全沉積金屬層之間的黏貼性。然而，加入晶種層需要 額外的時間以及費用，降低了半導體處理的整體效率。
除了降低效率外，上述晶種層的厚度均一性還會受到限 制。不幸的是，在用金屬完全填滿的溝槽内，非均一性的 晶種層會導致溝槽閉塞。例如，在溝槽相反側壁上晶種層 較厚的區域會相互接觸（或是相互靠近）的地方，會妨礙溝 槽底下有足夠的金屬沉積，而留下陷阱空洞。較厚的晶種 層區域會接近溝槽的頂部，步階區域。這些較厚的晶種層 區域一般是稱作”突出層”。隨著溝槽變得更小更小，溝槽 側壁會更接近在一起，突出層問題會變得更加厲害。
表面氧化物可能會被溶解掉，而且為了黏貼性可能會避 免使用晶種層。然而，整個金屬層直接利用傳統的方法而 沉積到障壁層上，比如CVD或PECVD，是不會自然的以‘底 部往上’（超填滿）的方式發生。亦即，傳統的沉積方法無 法確保金屬層是從溝槽底部往上形成。因此，會留下陷阱 空洞附近以及不足的金屬層形成。 發明内容 緊接著是在形成半導體特點中，說明從液化氣體溶液沉 積出材料的方法。藉由相關圖示來說明並解釋實施例的特 點。雖然實施例是藉由某些液化氣體參考某些材料沉積來 做說明，但是這些實施例可以應用到任何用適合液化氣體 而沉積到基板上的半導體材料。當金屬線要在圖案基板的 200304957 (3) 溝槽内形成時，這些實施例尤其有效，其中該 成金屬線之前的障壁層。 底下說明的實施例一般是應用到圖案基板 理。一旦溝槽已經被定義出圖案到基板内，包 離子的液化氣體溶液會被注入到基板内，而且 無電沉積而將材料沉積到基板上。在某一實於 是與障壁層以及與障壁層上沉積之材料在同-實施例方式 現在參閱圖1，反應室101顯示出包括一載體 應用液體沉積時支撐住半導體基板100。如同 步說明，從液化氣體溶液中沉1積出材料的方法 氣體溶液，比如障壁形成液化氣體溶液175， 室101内。在沉積期間，基板100是浸泡在包含 基板100表面上之材料的液化氣體溶液内。如 一步說明，為了沉積的目的可以使用不同的液 。如在此所述的，液化氣體溶液是要參考一種 該液體溶液包括氣體形式的溶劑，但由於某些 變動的溫度或壓力，會藉在此進一步說明的方 狀態出現。 參閱圖2，基板100的實施例顯示出曝露到障 氣體溶液175，以便在基板100的溝槽255内沉積 。當電流通過陽極290而流到電鍍障壁材料時 的基板100表面會從障壁形成液化氣體溶液175 ^ 所顯示的實施例中，層間介電質（ILD) 210已 發明說明續頁 溝槽包括形 的半導體處 括特定材料 藉由電鍍或 s例中，溝槽 -直線上。 102，以便在 在此的進一 包括將液化 注入到反應 有要沉積到 同在此的進 化氣體溶液 液體溶液， •因素，比如 法而以液體 壁形成液化 出障壁材料 ，溝槽255内 f7發生沉積。 經在基板100 200304957 (4) 瘡明說明續頁 上形成（也看圖6的610)。ILD 21〇最好是具有約小於4的介電 常數（k) ’讓要用金屬填滿的溝槽255之間保持較低的電容 值。一般這種ILD 210材料是稱作‘低]^值，材料。在此ILD 210 實施例中使用到的低k值材料包括氟化矽石氣體（FSG)以及 矽基碳摻雜氧化物（CDO, s)，但並不受限於此。 將基板100安置到反應器内而沉積出ILD 210，該反應器在 實施例中是電漿強化化學氣相沉積（PECVD)設備。該PECVD 設備是操作在傳統的條件下，而且氣體混合物被注入到設 備内，其中藉無線電頻率（Rf)而產生混合物的電漿。低k 值材料氣體是沉積到基板上。該氣體混合物也包括一 背景氣體，比如惰性氦氣，在形成低k值材料層時當作體 積填充劑，並加強其熱均一性。 參閱圖2，溝槽255被蝕刻到低k值材料層内，使得如所 示的當作ILD 210用（也看圖6的620)。在所示的實施例中’ ILD 210被定義出圖案並用傳統方法蝕刻，最好是乾蝕刻，以 便形成平行溝槽255。可以選取乾蝕刻來保持無氧的環境 ’避免基板100氧化。蝕刻一開始是將保護性光罩圖案安 置到低k值材料層上，暴露出區域而形成溝槽255。然後穿 過低k值材料層的曝露區域，利用化學蝕刻劑進行蝕刻。 這會形成溝槽255並留下當作ILD 210用的低k值材料層。 如同在此進一步的說明，溝槽255是要容納下金屬線5〇〇 (見圖5 )。然而，基板1〇〇，一般是以矽為基質，以及如上 所述的ILD 210都會受到某些金屬離子的擴散。例如在實施 例中’溝槽255是要容納下具有高度擴散到矽基質之材料 200304957 (5) 養明說明續頁 内的銅（Cu)，比如在上述中並在ILD 210中使用的低k值材料 層。
為了保持溝槽255内所形成之金屬的絕緣，並避免金屬 離子擴散到ILD 210内，會在溝槽255内形成障壁層325 (見圖 3 )。實施例中，在銅（Cu)要沉積到溝槽255的地方，鈕（Ta) 障壁材料是先沉積到溝槽255内。銅（Cu)具有較低的擴散性 到輕（Ta)内，因此在溝槽255容納下銅（Cu)時，是被用來防止 銅（Cu)擴散到底下的ILD 210内〇 在要用電鍍沉積出障壁材料的實施例中，障壁材料的晶 種層是安置在基板100的表面上，例如藉PECVD沉積。然後 將蝕刻基板100安置到反應室101中，完成障壁材料的沉積 (也看圖6的630)。在實施例中，基板100的表面一般是注入 包含一般清洗劑的液化氨（NH3)混合物來清洗。混合物的實 施例包括一般的檸檬酸（COOHOHC(CH2COOH)2)，氫氟酸（HF)以 及氫氯酸（HC1)清洗劑。
表面氧化缺陷會阻礙沉積障壁材料的黏貼性以及性能 。所以在另一實施例中，在從基板表面上去除掉表面氧化 物的地方，將表面氧化物清洗劑注入到基板100的表面， 以便溶解掉任何出現的氧化物（也看圖6的640 )。表面氧化 物清洗劑的實施例包括硼氟化銨（NH4BF4)，氫氟酸（HF)以及 氫氣酸（HC1)，都是結合到液化氨（NH3)混合物中。 另一實施例中，對基板100的表面進行液化氨（NH3)漂洗， 以去除掉任何上述過量的混合物或任何自由的氧化物。然 而在另一實施例中，某些上述過量的清劑混合物會留下來 200304957 (6) 發明說明續頁 ，而與障壁形成液化氣體溶液175混合在一起。對於底下 將進一步說明的電鍍來說，這能改善障壁形成液化氣體溶 液175的導電性。
另一實施例中，比如二甲基胺甲硼烷（DMAB) ((CH3)2NHBH3) ，聯氨（N2H4)或氫硼化鈉（NaBH4)的調降劑溶液，與催化劑金 屬一起被加到基板100的表面上，而在下述的電鍍期間内 (見圖1 )，只在基板100的表面上而不在反應室101的其它地 方加強沉積。催化劑金屬包括舶（Pd)，金（Au)，銀（Ag)，鎳 (Ni)，釕（Ru)，鍺（Rh)與鈷（Co)，但並不受限於此。
繼續參閱圖2，障壁材料沉積到基板100的表面上。基板 100是曝露到被注入到密封反趣室101環境（也看圖6的650) 内的障壁形成液化氣體溶液175中。障壁形成液化氣體溶 液175是要沉積之障壁材料以及以液化形式之氣體溶劑的 混合物。例如在實施例中，比如氣化短的鹽類是被混合並 溶解到液化氨（NH3)溶劑中，形成障壁形成液化氣體溶液 175。以這種方式，由障壁形成液化氣體溶液175來供應障 壁材料钽離子（Ta5+)。在實施例中，钽離子（Ta5+)的濃度範圍 是在約5.0g/l至約100g/l。 在另一實施例中，其它鹽類以上述方式被溶解到障壁形 成液化氣體溶液175中。能以這種方式溶解供障壁形成用 之鹽類的實施例包括氟化物，溴化物，;化物，琪化物以 及氯化物的金屬鹵鹽，如上所述。在另一實施例中，障壁 形成離子是藉金屬胺被傳送並溶解到障壁形成液化氣體 溶液175中。 -10- 200304957 發明說.明績買 ⑺ 障壁形成液化氣體溶液175的實施例可以從溶解掉不同 金屬鹽到液化氨中而形成，如上所述。在注入到反應室以 及基板100之前，這會發生在遠端混合室内的真空中。以 這種方式，沒有空氣會被注入到障壁形成液化氣體溶液 175内或是隨後被注入到基板100中。因此，在注入障壁形 成液化氣體溶液175時，能避免基板100表面的氧化。 一旦注入障壁形成液化氣體溶液175，則如上述鈕（Ta)的 障壁材料會從溶液175中被電鍍到基板100表面上。在實施 例中，這是藉由將障壁材料從障壁形成液化氣體溶液175 電鍍出來而完成（也看圖6的660)。 在電鍍方法中，反應室101是保持在在約0 psig與約400 psig 之間的壓力下以及在約室溫與約液態氮（N2)溫度之間的溫 度下。反應室101的陽極290是相鄰到基板100，並接觸到被 加到反應室内的障壁形成液化氣體溶液175。電流從外部 電源經由陽極290而被加到液化氣體溶液375中。 在上述的設定中，基板100表面上的晶種層是當作陰極 ，而金屬離子（亦即障壁材料離子）是沉積到基板100表面上 ，包括在溝槽255内。例如，在障壁形成液化氣體溶液175 包括溶解氯化妲鹽（比如具有Ta5+以及Q離子）的實施例中 ，當金屬鈕離子（Ta5+)沉積到陰極基板100上時，正電陽極290 會接觸到非金屬氣化鹽（C「）。 參閱圖3，障壁層325已經用上述方法形成。障壁層325與 溝槽255是在同一直線上。因此，如同底下進一步所述的 ，在溝槽255要容納下金屬的地方，金屬離子擴散到ILD 210 200304957 發明說明續頁 ⑻ 内，或是其它底下基板區域都被避免掉。例如在實施 例中，钽（Ta)障壁層325是與溝槽255在同一直線上，以防止 當銅（Cu)沉積到溝槽内時，銅離子（Cu+)擴散到ILD 210内。 如上所述，形成钽（Ta)障壁層325。然而在其它實施例中 ，障壁層325可以如上所述的來形成’至少是部分的錳（Μη) ，鎂（Mg)，錁（Re)，釕（Ru)，鎢（W)，鉞（Os)，锆（Zr)，鈮（Nb) ，鈦（Ti)，銓（Hf)，釩（V) ’银（Ir)，姑（Co)，或這些元素其中 之一（或钽（Ta))的合金，包括結合如矽（Sl),硼（B)，磷（p)， 鍺（Ge)與鎵（Ga)之類金屬的合金。 如上所述，障壁層325是藉使用障壁形成液化氣體溶液 175 (見圖2)的電鍍法來形成。然而’這是不需要的。在另 一實施例中，障壁層325可以用傳統方式來形成，比如操 作在傳統條件下（也看圖6的631)之PECVD設備的反應器内 。在此實施例中，包含障壁材料先質之氣體混合物被導入 裝置中作為蒸氣（也看圖6之641)。藉施加灯到蒸氣中來形 成障壁層325 ,產生造成沉積出障壁材料到基板1〇〇上的電 漿（也看圖6的661)。在傳統PECVD參數内發生沉積。基板1〇〇 隨後被移到反應室，如上所述（也看圖6的662)。 在如PECVD之傳統方法形成障壁層325的地方，當障壁層 325在PECVD設備内形成之後，基板⑽可以在反應室内進行 清洗（也看圖6的663 )。可以注入液化氣（NH3)混合物以及如 上述之一般清洗劑來清洗基板丨00。此外，緊接在形成障 壁層325之後，上述表面氧化物清洗劑可以注入到反應室 内。在該實施例中，，清洗劑是緊接在形成障壁層325之後 200304957 發明說明續頁 (9) 才注入，因為在發生進一步處理的地方，且在PECVD設備 與反應室之間傳送之間而曝露到空氣時，基板100會氧化 掉。所以，障壁層325上的任何表面氧化物之清洗去除都 是有益的。在反應室内形成障壁層325的地方，或是在避 免沉積設備做開放傳送的地方，這是不需要的。
參閱圖2與3，一旦形成障壁層325而且沒有表面氧化物 時，可以將上述之調降劑與催化金屬的溶液加到障壁層 325的上面，以便只加強障壁層325上的沉積（比如在此所述 金屬層形成的期間）。然後將金属層形成液化氣體溶液375 注入到反應室内（也看圖6的670)。如果是障壁形成液化氣 體溶液175，則金屬層形成液化氣體溶液375是要沉積材料 以及以液化形式之氣體溶劑的混合物，如液化氨（NH3)。要 注意的是，在注入金屬層形成液化氣體溶液375之前，障 壁層325上是不需要晶種層。
在實施例中，銅（Cu)鹽，比如碘化銅（Cul)，是混合到液化 氨（NH3)溶劑内，以便形成金屬層形成液化氣體溶液375。 該實施例中，銅離子（Cu+)是在約5 g/Ι至約100 g/Ι的濃度範圍 内。可以從金屬鹵鹽或金屬胺，部分形成該金屬層形成液 化氣體溶液375的實施例，如上所述參考障壁形成液化氣 體溶液175。 參閱圖3，可以將不同金屬鹽溶解到液化氨（NH3)，形成 該金屬層形成液化氣體溶液375的實施例，如上所述。在 注入到反應室内之前，這是可以在遠端混合室内的真空下 發生。以這種方式，沒空氣會被注入到金屬層形成液化氣 -13 - 200304957 發明說明續頁 (10) 體溶液375内或是後續被注入到障壁層325。 類似於障壁層325的電鍍，金屬層材料是從金屬層形成 液化氣體溶液375電鍍出來，以便形成圖4所示的金屬層400 (也看圖6的680)。在該電鍍期間，反應室内會再一次保持 住約0 psig至約400 psig之間的壓力，以及約室溫至約液態氮 (N2)溫度之間的溫度。相鄰到基板100的陽極290將電流注入 到金屬層形成液化氣體溶液375中。
基板100的表面再一次當作陰極，而且材料離子（亦即此 次的金屬層材料離子）是沉積到障壁層325的溝槽255内。例 如，在金屬層形成液化氣體溶液375包括溶解碘化銅鹽（比 如具有Cu+ 1以及I離子）的實施例中，當銅金屬離子（Cu+)沉積 到障壁層325上的陰極基板100上時，正電陽極290會吸引非 金屬琪離子（I )。
參閱圖3與4，形成金屬層400。如上所述，在形成金屬 層400時，電鍍會避免掉較無效率的晶種層使用。在溝槽 255的步階區域350上沒有建立晶種層或是晶種層的突出物 。這會幫助防止形成干擾到金屬層400之性能與完整性的 陷阱空洞。事實上，即使當溝槽255變得越來越窄（比如相 對於溝槽側壁之間的距離（d))，仍然對突出物沒有關係， 其中金屬層形成液化氣體溶液375是用來沉積出金屬層400 。在金屬層形成液化氣體溶液375包括氨（NH3)的實施例中 ，零表面張力的氨（NH3)進一步加強窄溝槽255内的沉積。 除了上述優點以外，上述的整個沉積處理還會發生在無 氧的環鏡中，而不需擔心氧化。所以，與傳統沉積方法中 -14- 200304957 發明說明續頁 (Π) 所得到的黏貼性比較起來，金屬層400與障壁125之間的黏 貼性會有改善。
在另一實施例中，藉確保底部往上的金屬沉積從液化氣 體溶液375到溝槽255内，進一步避免掉陷阱空洞。可以將 添加劑結合到金屬層形成液化氣體溶液375，以確保沉積 是從溝槽155的底部往上進行。該添加劑可以是已知的添 加劑，以便加強其它傳統沉積法中由底部往上的填滿。這 些添加劑包括硫化物，比如雙-(鈉-丙基亞硫酸）-重亞硫酸 鹽或硫酸丙燒，以及包括聚醚，比如聚酿胺或聚乙二醇。 與濃度在溝槽255的上部區域較高的壓制劑（比如聚醚）比 較起來，如上述參考之硫化物的加速劑被重重的拉向溝槽 255的底部區域。所以，在溝槽255的底部區域，會發生較 高速率的沉積。這會確保溝槽255的底部往上填滿。
如上所述的，銅（Cu)的金屬層400是在鈕（Ta)障壁層325上形 成。然而，類似障壁層325的金屬層400可以修改成不同的 形式。例如在其它實施例中，沉積出其它形式的金屬層300 ，包括銅合金以及包括矽（Si)，硼（B)，磷（P)，鍺（Ge)與鎵（Ga) 之類金屬的銅合金。此外在本發明的其它實施例中，可以 在電鍍之前，藉加入不同材料到金屬層形成液化氣體溶液 375内，來修改最後的金屬層400，比如摻雜離子，超導材 料或半導體材料。 繼續參閱圖3與4，一旦形成金屬層400，則從反應室中 移開而備製出基板100。在實施例中，將金屬層形成液化 氣體溶液375滴入反應室内。然後包括新形成之金屬層400 -15- 200304957 發明就明續頁 (12) 的基板100是用液化氨（NH3)進行漂洗，並用如氦（He)的惰性 氣體進行烘乾。 參閱圖5，基板100進行傳統的化學機械研磨（CMP)(也看圖 6的690)。這會留下平滑的基板表面550，去除掉其上任何 過量的金屬。留下的金屬層400是在溝槽255内，藉以金屬 線500形式的障壁層325而被絕緣開。
參閱圖6，藉顯示出半導體基板處理之較佳實施例的流 程圖，摘要出上述的液體沉積法，以容納下絕緣金屬線。 然而，沒有結合這些特點的其它實施例也是可能的。在所 示的實施例中，ILD是先在基板610上形成。然後蝕刻掉該 基板620而形成溝槽，在溝槽之間，ILD材料羌當作絕緣ILD 。在另一實施例中，沒有沉積出ILD材料，而且也可以避 免掉蝕刻處理。然後該基板被傳送到反應室内，用於從液 化氣體溶液630的材料沉積。在底下所討論的另一實施例 中，該基板是經由用於液體沉積的反應室而被安置在 PECVD設備631内。 一旦在反應室内，基板可以選擇性的清洗並漂洗640， 以去除掉任何表面氧化物或碎屑。然後注入障壁形成液化 氣體溶液650。視溶液的組成而定，可以藉電鍍660或以另 一方式藉無電沉積665，施加電流而沉積出障壁層到基板 表面上。 在另一實施例中，藉PECVD設備内的PECVD沉積，在基板 表面上形成障壁層631。障壁形成蒸氣被注入651到備内， 而且施加RF而沉積出障壁層到基板表面上661。一旦形成 -16- 200304957 (13) 發明丨說明續頁 障壁層，基板被傳送到反應室内，用於從液化氣體溶液662 中材料沉積，其中可以選擇性的清洗以及漂洗663，如上 所述。
一旦形成障壁層而且基板是在用於液體沉積的反應室 内時，會注入金屬層形成液化氣體溶液670。再一次，視 溶液的組成而定，可以施加電流，而電鍵出金屬層680到 基板表面上，或是以另一方式藉無電沉積685而沉積出金 屬層。一旦形成有金屬層在上的基板，可以藉傳統的CMP 法690來達到金屬線的絕緣。
上述的沉積法顯示出經由電鍍而形成障壁層或金屬層 的液體沉積。然而在另一實施例中，障壁層或金屬層的液 體沉積是藉使用傳統無電沉積法中的液化氣體溶液來達 成。例如，可以將液化氣體溶液注入到反應室内，如上所 述的。液化氣體溶液可以再一次包含要沉積出來的材料離 子，是溶解在液態氨（NH3)中。然而，該溶液也包含有傳統 的調降劑，比如氫（H2)以及氧化還原對，促成沉積材料離 子的其它傳統無電沉積（也看圖6的665，685 )。氧化還原對 可以是鈦（Ti3+/Ti4+)，錫（Sn2+/Sn4+)，鉻（Cr2+/Cr3+)，鐵（Fe2+/Fe3+) 或釩（V2+/V3+)。此外，可以在沉積時只對基板進行加熱， 達成選擇性沉積。無電沉積可以在約室溫至約300°C之間的 溫度下進行。 上述的實施例包括液體沉積法。此外，實施例包括用於 半導體特點而沉積出材料的方法。雖然典型的實施例說明 了特別的障壁層以及金屬層沉基，但是其它的實施例也可 -17· 200304957 (14) 發明說明續頁 以。例如，許多互連結構材料，包括超導體，都可以依據 上述方法而沉積出來。另外，可以在不偏離這些實施例的 精神與範圍下，做出許多改變，修改以及替換。 圖示簡單說明 圖1是透露出半導體基板之反應器的剖示圖，其内由液 化氣體溶液進行材料沉積。 圖2是圖1半導體基板進行障壁層沉積方法的剖示圖。
圖3是圖2半導體基板進行金屬層沉積方法的剖示圖。 圖4是圖3半導體基板緊接在障壁層與金屬層沉積方法 後的剖示圖。 圖5是圖4半導體基板緊接在CMP研磨後透露出絕緣金屬 線後的剖示圖。 圖6是摘要出半導體基板處理之實施例的流程圖。 圖式代表符號說明
100 基 板 101 反 應 室 102 載 體 125 障 壁 175 障 壁 形 成 液 化 氣 體 溶 液 255 溝 槽 290 陽 極 210 層 間 介 電 質 (ILD) 325 障 壁 層 375 金 屬 層 形 成 液 化 氣 體 溶液 -18 - 200304957 發明說明續頁 (15) d 400 ， 500 550 距離 金屬線 基板表面
-19-

Claims (1)

  1. 200304957 拾、申請專利範圍 1. 一種方法，其係包括： 提供一基板，該基板内具有一蝕刻溝槽；以及 將包括一材料之離子的一液化氣體溶液注入到該溝 槽内，以便在該溝槽内沉積出該材料。 2. 如申請專利範圍中第1項之方法，其中該液化氣體溶液 被注入到該溝槽内是發生在無氧環境中。
    3. 如申請專利範圍中第1項之方法，其中該材料的該離子 是在該液化氣體溶液的約5.0 g/Ι至約100 g/Ι之間。 4. 如申請專利範圍中第1項之方法，其中該材料是要在該 溝槽内形成一峰壁層，該方法進一步包括在該注入之 前，便先加入一調降劑以及一催化金屬到該溝槽的表 面上，以便只在該溝槽的表面上沉積出該材料到該溝 槽内。
    5. 如申請專利範圍中第1項之方法，進一步包括在該注入 之前，便先將該基板安置在一反應室内，該液化氣體 溶液進一步包括一調降劑以及一氧化還原對，以便在 該注入時，造成該溝槽内該材料的無電沉積。 6. 如申請專利範圍中第1項之方法，進一步包括： 在該注入之前，便先將該基板安置在一反應室内， 該反應室内具有一陽極，該陽極是耦合到一電源上； 以及 在該注入後，藉讓電流從該電源流過該陽極到接觸 該陽極的該液化氣體溶液，而電鍍沉積出該溝槽内的 200304957 申謗專利範圍續頁 材料。 7. 如申請專利範圍中第6項之方法，進一步包括： 用一表面氧化物清洗劑清洗該基板，從該溝槽去除 掉任何表面氧化物；以及 在該注入之前，便先漂洗該基板，去除掉該表面氧 化物清洗劑的一部分。
    8. 如申請專利範圍中第7項之方法，其中該部分是一第一 部分，在該注入期間，該漂洗會留下該表面氧化物清 洗劑的一第二部分，與該液化氣體溶液混合在一起， 以改善用於電鍍的導電性。 9. 如申請專利範圍中第1項之方法，其中該液化氣體溶液 包括液化氨，當作用於該材料的溶劑。 10. 如申請專利範圍中第9項之方法，其中該材料的該離子 是藉溶解在該液化氨内之該材料的鹽類與胺化物的其 中之一來供應。
    11. 如申請專利範圍中第10項之方法，其中該鹽類是一鹵 鹽。 12. 如申請專利範圍中第1項之方法，進一步包括將添加劑 加到該溝槽，以確保在沉積出該材料時，該溝槽的從 底部往上填滿。 13. 如申請專利範圍中第12項之方法，其中該添加劑包括 硫化物加速劑，以便聚集在該溝槽的下部區域上。 14.如申請專利範圍中第13項之方法，其中該添加劑包括 聚醚壓制劑，在該溝槽的上部區域具有較高的濃度。 200304957 申請專利範圍續頁 15. —種方法，其係包括： 提供一基板，在一表面上具有一障壁層；以及 將包括一金屬之離子的一液化氣體溶液注入到該障 壁層上，以便在該障壁層上沉積出該金屬的一金屬層。 16. 如申請專利範圍中第15項之方法，其中該液化氣體溶 液被注入到該障壁層上是發生在無氧環境中。 17. 如申請專利範圍中第15項之方法，其中該液化氣體溶 液包括液化氨氣體，該金屬的該離子是銅離子，藉由 溶解在該液化氨氣體内的一銅鹽來供應。 18. 如申請專利範圍中第17項之方法，其中該障壁層至少 部分是屬於障壁材料，而該障壁材料是選取自由钽， I孟，銕，鍊，釘，鎮，鐵，锆，無，鈥，給，訊，銥 與姑所組成的群組。 19. 一種方法，其係包括： 提供一基板，該基板内具有一蝕刻溝槽； 藉氣相沉積，在該基板的一表面上沉積出一障壁層 ；以及 將包括一金屬之離子的一液化氣體溶液注入到該障 壁層上，以便在該障壁層上沉積出該金屬的一金屬層。 20. 如申請專利範圍中第19項之方法，其中該氣相沉積是 電漿強化化學氣相沉積。 21. —種方法，其係包括： 提供一基板，該基板内具有一蝕刻溝槽； 將包括一材料之離子的一液化氣體溶液注入到該基 200304957 申請專利範圍續頁 板的一表面上，以便在該基板的該表面上沉積出該材 料的一障壁層；以及 將該障壁層曝露到包括一金屬之離子的一液化氣體 溶液，以便在該障壁層上沉積出該金屬的一金屬層。 22. 如申請專利範圍中第21項之方法，其中該障壁層與該 金屬層是藉電鍵而沉積出來。 23. —種在一基板之一溝槽内形成的材料層，藉注入包括 材料離子的一液化氣體溶液，以便在該溝槽内形成該 材料層。 24. 如申請專利範圍中第23項之方法，其中該材料層是鈕 障壁層。 25. 如申請專利範圍中第24項之方法，其中該材料層是一 銅層，在至少一導電金屬線内形成。
TW091138032A 2002-01-02 2002-12-31 Material deposition from a liquefied gas solution TWI241355B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/039,095 US6677233B2 (en) 2002-01-02 2002-01-02 Material deposition from a liquefied gas solution

Publications (2)

Publication Number Publication Date
TW200304957A true TW200304957A (en) 2003-10-16
TWI241355B TWI241355B (en) 2005-10-11

Family

ID=21903639

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091138032A TWI241355B (en) 2002-01-02 2002-12-31 Material deposition from a liquefied gas solution

Country Status (7)

Country Link
US (1) US6677233B2 (zh)
EP (1) EP1461815B1 (zh)
CN (1) CN100401475C (zh)
AT (1) ATE543190T1 (zh)
AU (1) AU2002358303A1 (zh)
TW (1) TWI241355B (zh)
WO (1) WO2003058655A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040007325A1 (en) * 2002-06-11 2004-01-15 Applied Materials, Inc. Integrated equipment set for forming a low K dielectric interconnect on a substrate
US7001641B2 (en) * 2002-09-23 2006-02-21 Intel Corporation Seed layer treatment
US7300860B2 (en) * 2004-03-30 2007-11-27 Intel Corporation Integrated circuit with metal layer having carbon nanotubes and methods of making same
US7402207B1 (en) 2004-05-05 2008-07-22 Advanced Micro Devices, Inc. Method and apparatus for controlling the thickness of a selective epitaxial growth layer
US7402485B1 (en) 2004-10-20 2008-07-22 Advanced Micro Devices, Inc. Method of forming a semiconductor device
US7456062B1 (en) 2004-10-20 2008-11-25 Advanced Micro Devices, Inc. Method of forming a semiconductor device
US7553732B1 (en) 2005-06-13 2009-06-30 Advanced Micro Devices, Inc. Integration scheme for constrained SEG growth on poly during raised S/D processing
US7572705B1 (en) 2005-09-21 2009-08-11 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing a semiconductor device
US20080113508A1 (en) * 2006-11-13 2008-05-15 Akolkar Rohan N Method of fabricating metal interconnects using a sacrificial layer to protect seed layer prior to gap fill
US8053861B2 (en) * 2009-01-26 2011-11-08 Novellus Systems, Inc. Diffusion barrier layers
CN103123924B (zh) * 2013-01-28 2015-07-08 豪威科技(上海)有限公司 背照式cmos影像传感器的制造方法
US9472395B2 (en) * 2015-01-12 2016-10-18 Infineon Technologies Ag Semiconductor arrangement including buried anodic oxide and manufacturing method
CN111180203A (zh) * 2019-12-31 2020-05-19 广东爱晟电子科技有限公司 一种高精度高可靠Ir-Cu-Au复合电极芯片电容
CN114783947B (zh) * 2022-06-20 2022-10-11 晶芯成(北京)科技有限公司 半导体器件及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517253A (en) 1984-01-23 1985-05-14 Rose Robert M Cryoelectrodeposition
DE3790128T (zh) * 1986-03-04 1988-03-31
JPH01296611A (ja) 1988-05-25 1989-11-30 Canon Inc 半導体薄膜堆積法
KR920005267A (ko) * 1990-08-24 1992-03-28 야마무라 가쓰미 반도체장치의 제조방법
US5308400A (en) * 1992-09-02 1994-05-03 United Microelectronics Corporation Room temperature wafer cleaning process
US5415897A (en) * 1994-03-23 1995-05-16 The Boc Group, Inc. Method of depositing solid substance on a substrate
US5811334A (en) * 1995-12-29 1998-09-22 Advanced Micro Devices, Inc. Wafer cleaning procedure useful in the manufacture of a non-volatile memory device
US6129091A (en) * 1996-10-04 2000-10-10 Taiwan Semiconductor Manfacturing Company Method for cleaning silicon wafers with deep trenches
US6063707A (en) 1996-10-11 2000-05-16 California Institute Of Technology Selective PVD growth of copper on patterned structures by selectively resputtering and sputtering areas of a substrate
US6207522B1 (en) 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
US6100200A (en) 1998-12-21 2000-08-08 Advanced Technology Materials, Inc. Sputtering process for the conformal deposition of a metallization or insulating layer
US6180524B1 (en) 1999-08-09 2001-01-30 Gary W. Ferrell Metal deposit process
US6423200B1 (en) * 1999-09-30 2002-07-23 Lam Research Corporation Copper interconnect seed layer treatment methods and apparatuses for treating the same

Also Published As

Publication number Publication date
CN1537315A (zh) 2004-10-13
CN100401475C (zh) 2008-07-09
AU2002358303A1 (en) 2003-07-24
US20030124840A1 (en) 2003-07-03
EP1461815B1 (en) 2012-01-25
WO2003058655A1 (en) 2003-07-17
TWI241355B (en) 2005-10-11
EP1461815A1 (en) 2004-09-29
ATE543190T1 (de) 2012-02-15
US6677233B2 (en) 2004-01-13

Similar Documents

Publication Publication Date Title
US11959167B2 (en) Selective cobalt deposition on copper surfaces
US11990368B2 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
CN106887380B (zh) 实现无缝钴间隙填充的方法
US20050124154A1 (en) Method of forming copper interconnections for semiconductor integrated circuits on a substrate
US7737028B2 (en) Selective ruthenium deposition on copper materials
TWI520268B (zh) 高溫鎢金屬化製程
TWI431694B (zh) A semiconductor device manufacturing method, a semiconductor manufacturing apparatus, and a memory medium
US20050136185A1 (en) Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
TW200304957A (en) Material deposition from a liquefied gas solution
US20160141203A1 (en) Cobalt selectivity improvement in selective cobalt process sequence
TW200532833A (en) Interconnect and method of fabricating the same
EP1084512A1 (en) Plasma treatment for ex-situ contact fill
TW201709418A (zh) 用於鑲嵌互連件中的電遷移電阻改進的界面層
KR100407680B1 (ko) 반도체 소자의 금속 배선 형성방법
KR101309043B1 (ko) 원자층 증착법에 의한 루테늄 박막 형성 방법 및 그를 이용한 루테늄 박막
JP2007180496A (ja) 金属シード層の製造方法
KR101069630B1 (ko) 흡착억제제를 이용한 반도체 소자의 금속배선 형성방법
TWI609095B (zh) 用於氮化錳整合之方法
WO2021030074A1 (en) Methods and apparatus for hybrid feature metallization
US6475913B1 (en) Method for forming damascene type of metal wires in semiconductor devices
KR100578213B1 (ko) 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법
TW518715B (en) Method of forming metal wiring in a semiconductor device
CN117672961A (zh) 半导体器件的形成方法
KR20090113621A (ko) 증착 및 식각을 통한 반도체 소자의 금속배선 형성방법
JPH0684797A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent