TW200302966A - Memory device, data processing method and data processing program - Google Patents

Memory device, data processing method and data processing program Download PDF

Info

Publication number
TW200302966A
TW200302966A TW092100715A TW92100715A TW200302966A TW 200302966 A TW200302966 A TW 200302966A TW 092100715 A TW092100715 A TW 092100715A TW 92100715 A TW92100715 A TW 92100715A TW 200302966 A TW200302966 A TW 200302966A
Authority
TW
Taiwan
Prior art keywords
data
volatile memory
error
memory
management information
Prior art date
Application number
TW092100715A
Other languages
English (en)
Inventor
Masayuki Toyama
Tsutomu Sekibe
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200302966A publication Critical patent/TW200302966A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1064Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

200302966 玖、發明說明 【發明所屬之技術領域】 本發明有關於具有共用資料線之多個非揮發性記憶器被 設置成可以獨立控制之記憶裝置,和該記憶裝置之資料處 理方法及程式。 【先前技術】 使用有快閃記憶器等之非揮發性記憶器之記憶裝置,可 以進行資料之重寫,不需要電池等之備份。因爲其可攜帶 性高,快閃記憶器近年來被廣泛的使用在處理音樂或影像 資料等之攜帶式機器之記憶裝置。大多之數位相機或音頻 放音機,PDA不僅內藏有快閃記憶器,而且備有擴充槽用 來裝著S D卡等之可裝卸型之記憶器卡,該擴充槽用在機 器間之資料交換和快閃記憶器之容量選擇。隨著使用範圍 之擴大,對快閃記憶器強力要求大容量化和存取高速化。 快閃記憶器之存取速度降低之原因之一是納入儲存處 理。快閃記憶器,係用以確認當有資料之寫入要求時,是 否在作爲資料寫入單位之實體頁中對應於有該要求之邏輯 位址的實體頁內包含有資料。在快閃記憶器因爲不能重 寫’所以在對應該邏輯位址之實體頁內已包含有資料之情 況’就將資料寫入作爲抹除單位之實體塊中包含該實體頁 之實體塊以外可寫入的塊中。如此一來,因爲舊資料和新 資料同時存在,所以舊資料被抹除。在塊包含有多個頁時, 資料被抹除者不只是在被提供之邏輯位址要求寫入之實體 頁而已。在大容量之快閃記憶器中,使塊包含有多個頁之 7 312/發明說明書(補件)/92-04/92100715 200302966 必要性變高。在此種情況,與被要求寫入之頁相同之塊所 含之其他頁之寫入資料亦被抹除。納入儲存處理是在抹除 之前使此種資料儲存之處理。 通常’在納入儲存處理時,對於包含被要求寫入之頁之 塊,讀出其寫入要求頁以外之頁之寫入資料,使其暫時儲 存到緩衝器等。包含被要求寫入之頁之塊之資料,在該儲 存後被抹除。從外部之資料輸入/輸出裝置輸入之資料和儲 存到緩衝器等之資料,被寫入抹除之塊之頁。利用此種納 入儲存處理,可以保護與被要求寫入之頁相同之塊中之未 被要求寫入之頁之資料。 當進行此種納入儲存處理時,寫入速度會降低。因此, 在曰本國專利案特開平1丨-203 8 85號公報所記載之記憶裝 置中,對於包含被要求寫入之頁之塊,其被要求寫入之頁 以外之頁之寫入資料,不儲存到緩衝器。 該記憶裝置具備有多個之半導體記憶器,從外部之資料 輸入/輸出裝置輸入之資料和儲存用之讀出資料,寫入與包 含被要求寫入之頁之塊之半導體記憶器不同之半導體記憶 ίδ之抹除過之塊。 【發明內容】 (發明所欲解決之問題) 因此,在快閃記憶器中,讀出時在資料會發生錯誤之可能 性不可輕視。因此,如上述公報所記載之方式,當使資料 在快閃記憶器間傳輸時,不只限於納入儲存處理,有錯誤 之資料亦會被寫入爲其問題。 8 312/發明說明書(補件)/92-04/92100715 200302966 另外,在寫入時亦會發生程式錯誤。在快閃記憶器間傳 輸資料之情況,當寫入時發生程式錯誤時,就從快閃記憶 器讀出資料和進行修正。在快閃記憶器由於讀出和修正使 消耗電力變大,所需要之時間亦變長。 另外,在快閃記憶器間使資料移動之情況,當在移動源 之資料被抹除前電源失去時,於電源之再投入後,不能區 別那一方之快閃記憶器之資料是新的資料。 因此,即使在非揮發性記憶器間傳輸資料用來避免存取 速度之降低時,其傳輸亦會由於非揮發性記憶器之性質而 發生問題。 本發明針對此種習知技術之問題,其目的是提供記憶裝 置,可以消除在非揮發性記憶器間之資料傳輸所發生之問 題。 (解決問題之手段) 用以達成上述目的之本發明採用下面所述之手段。 在本發明之記憶裝置中,共用資料線之多個非揮發性記 憶器被設置成可以獨立控制。在該記憶裝置中,錯誤訂正 編碼處理裝置係對附加在資料並寫入非揮發性記憶器之該 資料產生錯誤訂正編碼。另外,錯誤訂正編碼處理裝置係 根據對於從非揮發性記憶器讀出到資料線之資料所進行的 錯誤§了正編碼’進行該資料之錯誤之檢測或錯誤之檢測和 訂正。 寫入裝置在將從非揮發性記憶器讀出到資料線之資料, 寫入與該非揮發性記憶器不同之非揮發性記憶器之情況, 9 312/發明說明書(補件)/92-04/92100715 200302966 當檢測到在該資料有可訂正之錯誤時,就寫入該錯誤被訂 正後之資料。 利用此種方式,即使讀出資料有錯誤時,亦可以避免以 未檢測到有錯誤之方式寫入該資料。 另外,記憶裝置假如具備有緩衝器用來暫時的保持資料 時,則錯誤訂正編碼處理裝置在檢測到資料有可訂正之錯 誤之情況,可以從資料線訂正保持在緩衝器之資料之錯 誤。寫入裝置亦可以寫入保持在緩衝器之資料。 利用此種方式,要訂正錯誤時,不需要對非揮發性記憶 器進行存取。 另外,管理資訊處理裝置產生附加和寫入資料之用以管 理該資料之管理資訊。管理資訊不只對被輸入之資料產 生,而且也對從非揮發性記憶器讀出到資料線且寫入與該 非揮發性記憶器不同之非揮發性記憶器之資料產生。 寫入裝置附加所產生之管理資訊並將資料寫入非揮發性 記憶器。 利用此種方式,當在非揮發性記憶器間使資料移動之情 況’即使在移動源之資料被抹除前電源失去時,於電源再 投入後,亦可以區別新舊之資料。 另外’假如ιΗ憶裝置具備有緩衝器時,寫入裝置在從非 揮發性目2憶益讚出到資料線且傳輸到與該非揮發性記憶器 不同之非揮發性記憶器之資料發生有程式錯誤之情況,可 以經由資料線使用被保持在緩衝器之資料。寫入裝置對於 被保持在緩衝器之資料亦可以寫入該資料。 312/發明說明書(補件)/92-04/92100715 10 200302966 利用此種方式,對於被保持在緩衝器之資料,不需要從 非揮發性記憶器讀出和進行修正,其結果是可以抑制消耗 電力和縮短讀出資料所需要之時間。 在記憶裝置中,亦可以將上述錯誤訂正編碼處理裝置, 管理資訊處理裝置和緩衝器組合到寫入裝置。 在此種情況’管理資訊處理裝置當檢測到在資料有不能 訂正錯誤時’就使表示在資料檢測到有不能訂正之錯誤的 不能訂正錯誤檢測資訊,被包含在附加於該資料之管理資 訊。 利用此種方式,可以很容易判別在資料是否有不能訂正 錯誤。 此處之非揮發性記憶器是快閃記憶器,例如作爲資料之 抹除單位之塊包含有多個作爲資料之寫入單位之頁。塊選 擇裝置在寫入塊之頁內之資料於該塊之資料之抹除前被儲 存之情況’就從與資料被抹除之塊之快閃記憶器不同之快 閃記憶器之可寫入的塊中,選擇包含有寫入被儲存之資料 之頁的塊。 儲存之資料亦寫入與讀出至資料線之同時寫入該資料之 非揮發性記憶器不同之非揮發性記憶器。因爲各個非揮發 性記憶器可以獨立的控制,所以可以以直接記憶器存取之 方式,進行高速之納入儲存處理,而且可以消除上述由於 非揮發性記憶器所引起之問題。 在另一觀點中,本發明提供記憶裝置之資料處理方法。 在該資料處理方法中,從非揮發性記憶器讀出到資料線 11 312/發明說明書(補件)/92-04/92100715 200302966 之資料,當寫入與該非揮發性記憶器不同之非揮發性記憶 器之情況,進行該資料之錯誤之檢測。當檢測到在該資料 有可訂正之錯誤時,就寫入該錯誤被訂正後之資料。 另外,當從非揮發性記憶器讀出到資料線之資料,寫入 與該非揮發性記憶器不同之非揮發性記憶器之情況,就對 該資料產生用以管理該資料之管理資訊’附加所產生之管 理資訊並將該資料寫入非揮發性記憶器。 另外,當從非揮發性記億器讀出到資料線之資料,被傳 輸到與該非揮發性記憶器不同之非揮發性記憶器,發生有 被傳輸之資料之程式錯誤之情況,可以從資料線將保持在 緩衝器之資料,寫入非揮發性記憶器。 在更,另一觀點中,本發明提供以電腦執行上述資料處理 方法之程式。將該程式組合到通常之記憶裝置,或在外部 之資料輸入/輸出裝置上進行動作,但是亦可以將該程式收 納在CD-ROM等之電腦可讀取之記錄媒體藉以供給到市 場,亦可以經由網際網路等之電通信線路供給到市場。 【實施方式】 下面將參照附圖用來說明本發明之實施形態。 如圖1所示,本實施形態之記憶裝置1經由例如資料線 102或位址線103形成與外部之資料輸入/輸出裝置ι〇1連 接。資料經由資料線1 02,在記憶裝置1和資料輸入/輸出 裝置1 0 1之間被輸入/輸出。在位址線1 Q 3具有從資料輸入 /輸出裝置101輸入到記憶裝置之寫入資料DIN之邏輯位址 AIN ’或從記憶裝置丨輸出到資料輸入/輸出裝置ι〇1之資 312/發明說明書(補件)/92-04/92100715 12 200302966 料之讀出用之邏輯位址。 在記憶裝置1設有多個快閃記憶器2 1、22和控制器3。 在圖1中只顯示2個之快閃記憶器21、2 2,但是快閃記憶 器之個數並不只限於此數目。 對快閃記憶器2 1、22之資料之寫入以頁爲單位進行。頁 之大小例如爲5 2 8個位元組。在頁之5 2 8個位元組中,在 記憶資料所使用之資料區域被分割成爲從1位元組到5 1 2 位元組之5 1 2個位元組部份之區域。 資料之抹除以實體塊爲單位進行。各個快閃記憶器2 1、 22具備有多個之實體塊8、9。各個實體塊8、9包含有多 個頁,例如由3 2個頁構成,但是爲著說明之方便,使實體 塊8由3個之頁81、8 2、8 3構成,實體塊9由3個之頁 91 、 92 、 93 構成。 在圖1之實例中,各個快閃記憶器2 1、22經由獨立之控 制線CL2 1、CL22和共同之資料線DL,形成與控制器3連 接。 對快閃記憶器21、22之資料之寫入,和從快閃記憶器 2 1、2 2之資料讀出所使用之傳輸,以與控制線c L 2卜C L 2 2 之寫入同步信號WE21、WE22,讀出同步信號RE21、RE22 同步的進行。該同步可以以寫入同步信號WE21、WE22, 讀出同步信號R E 2 1、R E 2 2之上升邊緣作爲基準。在控制 線C L 2 1、C L 2 2亦具有忙信號B U S Y 2 1、B U S Y 2 2。忙信號 BUSY21' BUSY22表示快閃記憶器21、22正在程式設計中。 資料線DL不只用在資料之傳輸,而且亦可用在位址或 13 312/發明說明書(補件)/92-04/92100715 200302966 命令,狀態之傳輸。資料線D L之位元幅度假如爲8 元時,則資料等之傳輸以8個位元,亦即以1個位元 單位進行。在此種情況,當1個頁,亦即5 2 8個位元 資料之傳輸時,於讀出同步信號RE21、RE22或寫入 信號WE2 1、WE22形成5 2 8次之上升邊緣。 資料線DL被快閃記憶器21、22共用。另外,在各 閃記憶器21、22使用獨立之控制線CL21、CL22,控 3可以個別的控制各個快閃記憶器2 1、22。因此,控 3在從一方之快閃記憶器將資料讀出到資料線DL 時,進行寫入控制,將被讀出到資料線DL之資料寫 外一方之快閃記憶器。 從資料輸入/輸出裝置1 〇 1輸入到記憶裝置1之資料 和邏輯位址AIN,施加到控制器3。 在控制器3,位址變換裝置7產生位址變換資訊, 輸入之邏輯位址AIN和被輸入之資料DIN,與寫入之 塊之位址具有對應之關係,將其通知管理資訊處理裝 等。另外,對於被輸入之邏輯位址,當已產生有位址 資訊之情況,位址變換裝置7就使用該位址變換資訊 該邏輯位址變換成爲對應之實體塊之位址,通知資料 裝置5等。 在進行納入儲存處理之情況,位址變換裝置7亦將 塊之位址通知實體塊選擇裝置6,和接受來自實體塊 裝置6之其他實體塊之位址,用來對位址變換資訊進 新0 312/發明說明書(補件)/92·04/92100715 個位 組爲 組之 同步 個快 制器 制器 之同 入另 DIN 使被 實體 置1 1 變換 ,將 三志 \ [ \ m tu 實體 選擇 行更 14 200302966 資料讀出裝置5依照從位址變換裝置7通知之 位址,對快閃記憶器2 1、22發出讀出資料之要萍 記憶器2 1、2 2受理該要求時,將讀出之同步信; R E 2 2施加到控制線C L 2 1、C L 2 2,與其同步的將 到資料線DL。 在進行納入儲存處理之情況,資料讀出裝置5 來使資料儲存,該資料被寫入包含有被要求資料 (以下稱要求頁)之實體塊之要求頁以外之頁。當 器21之實體塊8之頁82成爲要求頁,進行納入 之情況,其讀出用來使資料儲存,該資料被寫入 之頁82以外之頁81、83。 這時,如圖2所示,在讀出同步信號RE21之最 個循環之期間,形成5 2 8次之上升邊緣,在圖2 次之1 05 6個循環之期間,不形成上升邊緣,在圖 最後之1 05 6個循環之期間,讀出頁83之資料。 實體塊選擇裝置6,從與包含有要求頁之實體 記憶器不同之快閃記憶器之可寫入之實體塊中, 有頁之實體塊,該頁被寫入有儲存用所讀出之資 料輸入/輸出裝置101輸入之資料DIN。資料被抹 塊可以進行寫入。在包含要求頁之貫體塊爲貫體 況,從與快閃記憶器2 1不同之快閃記憶器2 2之 實體塊中,選擇例如實體塊9 ° 實體塊選擇裝置6將所選擇之實體塊之位址’ 變換裝置7和資料寫入裝置4 ° 312/發明說明書(補件)/92-04/92100715 實體塊之 :。當快閃 號 RE21 、 資料讀出 之讀出用 寫入之頁 快閃記憶 儲存處理 實體塊8 初之1 0 5 6 所示之其 2所示之 塊之快閃 選擇包含 料和從資 除之實體 塊8之情 可寫入之 通知位址 15 200302966 資料寫入裝置4在進行納入儲存處理之情況,對實體塊 選擇裝置6所選擇之實體塊之快閃記憶器,發出寫入要 求’要求寫入由資料讀出裝置5讀出到資料線DL之資料 和被輸入之資料DIN。當快閃記憶器受理該要求時,就對 控制線CL施加寫入同步信號,與其同步的進行寫入。在 圖2之實例中,在最初之1 05 6個循環之期間,與對快閃記 憶器2 1之讀出之同步信號r E 2 1同時的,在對快閃記億器 2 2之寫入之同步信號w E 2 2,形成上升邊緣。利用此種方 式’讀出到資料線DL之頁8 1之資料被傳輸,將其寫入快 閃記憶器2 2之實體塊9所含之頁9 1。在頁8 1之資料被傳 輸到快閃gS憶器2 2之程式完成後之1 〇 5 6個循環之期間, 在讀出同步信號RE21未形成上升邊緣,但是在寫入同步 信號WE22產生有5 2 8次之上升邊緣。利用此種方式,輸 入之資料DIN被傳輸,將其寫入實體塊9所含之頁92。在 資料DIN被傳輸到快閃記憶器2 2之程式完成後,在圖2 之最後之1 0 5 6個循環之期間,與讀出同步信號R E 2 1同時 的,在寫入同步信號WE22形成上升邊緣。利用此種方式, 讀出到資料線DL之頁83之資料被傳輸,將其寫入實體塊 9所含之頁9 3。 依照此種方式使頁8 1、8 3之資料儲存,當將輸入之資料 DIN寫入實體塊9時,資料寫入裝置4就抹除實體塊8之 資料。利用位址變換裝置7更新邏輯位址AIN之位址變換 資訊,使邏輯位址AIN與實體塊9之位址具有對應之關 係,所以變成爲從資料輸入/輸出裝置1 〇 1將頁8 2之資料 16 312/發明說明書(補件)/92-04/92100715 200302966 重寫成爲資料DIN。資料之讀出和寫入同時進行之結果是 即使在重寫之情況亦可以使寫入速度成爲高速。 使用錯誤訂正編碼處理裝置1 0可以消除由於以直接記 憶器存取方式傳輸資料所產生之問題。 錯誤訂正編碼處理裝置1 0對被輸入之資料DIN產生錯 誤訂正編碼,將該錯誤訂正編碼附加在資料DIN。資料寫 入裝置4寫入附加有錯誤訂正編碼之資料DIN。在1個頁 之5 2 8個位元組中,當對資料區域分配從1位元組到5 1 2 位元組之5 1 2個位元組部份之區域時,則例如對錯誤訂正 編碼分配從5 1 3位元組到5 1 8位元組之6個位元組部份之 區域。 在利用納入儲存處理,使用資料讀出裝置5將資料讀出 到資料線D L之情況,錯誤訂正編碼處理裝置1 〇根據在資 料本身之後被讀出之錯誤訂正編碼,進行儲存用之讀出資 料之錯誤之檢測,或錯誤之檢測和訂正。 在錯誤訂正編碼處理裝置1 0根據錯誤訂正編碼檢測到 資料有錯誤之情況,假如該錯誤可訂正時,就訂正該錯誤, 假如該錯誤是不能訂正時,就將不能訂正錯誤檢測資訊通 知管理資訊處理裝置1 1,用來表示檢測到資料中有不能訂 正錯誤。 在此處是錯誤訂正編碼處理裝置1 〇在圖2之實例中檢測 到在被讀出至資料線D L之頁8 1之資料之第2位元組具有 錯誤。此種情況之讀出同步信號RE21、WE22,和資料線 D L如圖3所示。 17 312/發明說明書(補件)/92-04/92100715 200302966 如圖3所示,在最初之1 024個循環,於頁8丨之資料區 域之資料D81被讀出到資料線DL之後,在從1 025循環到 1 03 6循環之期間,對於被讀出到資料線DL之資料D81, 將錯誤訂正編碼E8 1讀出到資料線DL。 當讀出資料D 8 1和錯誤訂正編碼E 8 1時,錯誤訂正編碼 處理裝置1 0使利用資料D 8 1計算出之錯誤訂正編碼和讀 出之錯誤訂正編碼E 8 1進行比較,藉以輸出錯誤檢測結果 E C C 8 1。錯誤檢測結果E C C 8 1包含有用來表示錯誤之有無 和可否訂正之資訊。這時,錯誤訂正編碼處理裝置1 〇根據 讀出之錯誤訂正編碼E8 1,檢測到在資料D8 1之第2位元 組具有錯誤。當在資料D 8 1檢測到有可訂正之錯誤之情 況,就在其後所示之1 056個循環之期間,進行頁8 1之資 料之讀出和寫入。但是,在該1 05 6個循環之第4循環,在 讀出同步信號R E 2 1不形成上升邊緣,但是在寫入同步信 號W E 2 2形成有上升邊緣。有錯誤之第2位元組不從快閃 記憶器2 1讀出。在第2位元組之寫入時,利用資料寫入裝 置4將錯誤訂正編碼處理裝置1 〇所訂正之資料C2寫入頁 91 〇 在利用此種方式,即使在儲存用之讀出資料具有錯誤之 情況,亦可以避免以未檢測到有錯誤之方式,將具有錯誤 之資料寫入被選擇之塊。其結果是可以減小由於快閃記憶 器之性質所引起之納入儲存處理之問題之影響。 管理資訊處理裝置11產生用以管理被輸入之資料DIN 之管理資訊,在資料DIN附加該管理資訊。在該管理資訊 18 312/發明說明書(補件)/92-04/92100715 200302966 包含有從位址變換裝置7通知之位址變換資訊等。當從錯 誤訂正編碼處理裝置1 0通知有不能訂正錯誤檢測資訊之 情況,該不能訂正錯誤檢測資訊亦被包含在管理資訊。 資料寫入裝置4寫入附加有管理資訊之資料DIN。在1 個頁之5 2 8個位元組中,當對資料區域分配從1位元組到 5 1 2位元組之5 1 2個位元組部份之區域,對錯誤訂正編碼 分配從5 1 3位元組到5 1 8位元組之6個位元組部份之區域 時,例如就對管理資訊分配從5 1 9位元組到5 2 8位元組之 1 0個位元組部份之區域。 另外,管理資訊處理裝置1 1不只對被輸入之資料DIN, 而且也對由於納入儲存處理而讀出到資料線D L之資料, 附加新的管理資訊。 在此種情況,不需要讀出已寫入該頁之管理資訊。如圖 2之實例所示,在最初之1 〇5 6個循環之期間,在讀出同步 信號RE21不需要形成5 2 8次之上升邊緣,亦可以在從1 循環到5 26循環,在讀出同步信號RE21形成518次之上升 邊緣。 在寫入同步信號WE22,於最初之1 05 6個循環之期間, 形成5 2 8次之上升邊緣。在從1 0 3 7循環到1 0 5 6循環之期 間,與各個上升邊緣同步的,資料寫入裝置4將利用管理 資訊處理裝置1 1附加有新資料之管理資訊M81 NEW,傳輸 到頁91。在頁91變成被寫入更新後之管理資訊M81NEW。 與對頁8 1之資料之管理資訊同樣的,對於被寫入頁9 3之 頁8 3之資料,其管理資訊亦被更新。 19 312/發明說明書(補件)/92-04/92100715 200302966 經由更新附加在此種儲存用之讀出資料之寫入該資 管理資訊,在包含要求頁之塊之資料被抹除之前.,即 源失去,亦可以根據管理資訊區別電源再投入後之新 資料。其結果是可以減輕由於快閃記憶器之性質所引 納入儲存處理之問題之影響。 與寫入同步信號WE21,WE22同步的,當資料被傳 快閃記憶器時,快閃記憶器2 1、22進入程式狀態,使 號BUS Y2 1、BUSY 22進行變化。在完成程式之前,快 憶器21、22使忙信號BUSY21、BUSY22之狀態繼續。 資料寫入裝置4在忙信號BUSY21、BUSY22回到原 態時,讀出程式狀態(PSTS),用來進行確認程式是否 的結束。 緩衝器12是具有1個頁部份以上之大小之SRAM等 程式發生有錯誤之情況,可以使用緩衝器1 2用來暫時 持儲存用之被讀出之資料。 例如如圖5所示,在利用資料讀出裝置5將頁8 1之 讀出到資料線DL之同時,利用資料寫入裝置4傳輸 出到資料線D L之頁8 1之資料,將其寫入快閃記憶I 之實體塊9之頁91。 緩衝器1 2用來暫時的保持被讀出到資料線DL之:! 之資料。 在快閃記憶器22,當程式完成,忙信號BUS Y 22回 來之狀態時,資料讀出裝置5就讀出程式狀態。在控 3根據程式狀態確認在程式發生有錯誤之情況,不對 312/發明說明書(補件)/92-04/92100715 料之 使電 舊之 起之 輸到 忙信 閃記 來狀 正常 。在 的保 資料 被讀 I 22 I. 81 到原 制器 控制 20 200302966 線CL21施加讀出同步信號RE21,資料寫入裝置4不是寫 入從快閃記憶器2 1讀出,而是從緩衝器1 2讀出之頁8 1 之資料。 依照此種方式從快閃記憶器讀出之儲存用之資料,被暫 時的保持在緩衝記憶器,藉以不需要修正從快閃記憶器讀 出之資料,即使有程式錯誤時,亦可以抑制該部份之消耗 電力,和縮短資料之讀出時間。其結果是可以減輕由於快 閃記憶器之性質所引起之納入儲存處理之問題之影響。 記憶裝置1亦可以只具備有錯誤訂正編碼處理裝置1 0, 管理資訊處理裝置1 1,和緩衝器1 2中之任何一個,亦可 以具備有該等之組合。 例如可以使錯誤訂正編碼處理裝置1 0與緩衝器1 2組 合。在此種情況,當將資料讀出到資料線DL時,在緩衝 器1 2暫時保持該資料。錯誤訂正編碼處理裝置1 〇根據附 加在該資料之錯誤訂正編碼,用來檢測資料之錯誤。當檢 測到在資訊有可訂正錯誤時,在上述實例中是修正從快閃 記憶器讀出之資料,在此種情況,錯誤訂正編碼處理裝置 1 0訂正被保持在緩衝器1 2之資料之錯誤。資料寫入裝置4 亦可以將被保持在緩衝器1 2之錯誤訂正後之資料,寫入快 閃記憶器。 利用此種方式,要訂正資料之錯誤時,不需要對快閃記 憶器進行存取,可以避免資料之錯誤訂正所需要之時間之 變長。 另外,如圖1所示,在組合有錯誤訂正編碼處理裝置1 〇, 21 312/發明說明書(補件)/92-04/92100715 200302966 管理資訊處理裝置1 1和緩衝器1 2之情況,當錯誤訂正編 碼處理裝置1 0檢測到有不能訂正之錯誤時,就對管理資訊 處理裝置1 1發出不能訂正錯誤檢測資訊,用來表示檢測到 有不能訂正錯誤。管理資訊處理裝置1 1用來使新附加在寫 入資料之管理資訊包含有不能訂正錯誤檢測資訊。 利用此種方式,經由參照與資料一起寫入之管理資訊, 可以很容易判別在資訊是否有不能訂正錯誤。 圖6是流程圖,用來說明沒有錯誤或有錯誤但可訂正之 情況之記憶裝置之資料處理方法。記憶裝置1假如具備有 錯誤訂正編碼處理裝置1 0,管理資訊處理裝置1 1和緩衝 器1 2時’經由組合有各個步驟之一連貫之步驟,可以進行 上述納入儲存處理。 首先,從外部之資料輸入/輸出裝置1 0 1對控制器3施加 寫入之指示(S 1 ),當施加輸入資料DIN之寫入位址AIN時, 控制器3就確認該位址AIN(S 2),根據要求頁之塊之開頭 側之頁是否已寫入有資料,用來判斷是否需要儲存(S3)。 假如位址AIN與頁82之實體位址對應時,在與頁82相同 之塊8之寫入頁8 1和8 3中,頁8 1在頁8 2之塊之開頭側。 因此,控制器3判斷爲頁81之資料D 81需要儲存。在判 斷爲資料需要儲存之情況,就利用資料讀出裝置5將資料 讀出到資料線DL,利用資料寫入裝置4將資料線DL上之 資料傳輸到寫入對象之快閃記憶器(S 4)。在這期間,在緩 衝器1 2保持1頁部份之資料。另外,寫入對象之快閃記憶 器在上述實例中是指與塊8之快閃記憶器2 1不同之快閃記 22 312/發明說明書(補件)/92-04/92100715 200302966 憶器22。錯誤訂正編碼處理裝置1 〇,在有資料和錯誤訂正 編碼被讀出到資料線DL時,就對該資料進行錯誤之檢測 (S5)。假如有可訂正錯誤時,錯誤訂正編碼處理裝置1〇就 對被保持在緩衝器1 2之資料進行訂正。資料寫入裝置4 將訂正後之資料從緩衝器1 2再送到寫入對象之快閃記億 器(S 6)。當讀出到資料線DL之資料沒有錯誤,或再發送訂 正後之資料時,管理資訊處理裝置1 1就產生資料之管理資 訊,資料寫入裝置4將所產生之管理資訊傳輸到寫入對象 之快閃記憶器(S7)。當資料和管理資訊被傳輸到快閃記憶 器時,資料寫入裝置4就對該快閃記憶器之寫入塊發出程 式命令(S 8)。傳輸到快閃記憶器22之資料假如是資料D81 時,就將該資料D 8 1寫入塊9之頁91。當程式結束時,資 料寫入裝置4就讀出程式狀態(S9),確認是否發生有程式 錯誤(S 10)。在發生有程式錯誤之情況,就依照步驟S4至 S 1 0 ’例如對與該快閃記憶器不同之快閃記憶器進行儲存之 重作(S11)。這時,對於被保持在緩衝器12之資料,從緩 衝器再度發送。對於快閃記憶器22之塊9假如發生有程式 錯誤時,在從快閃記憶器2 1之塊8讀出資料之情況,使該 資料儲存到圖中未顯示之其他之快閃記憶器,當程式正常 的結束,或重作儲存時,控制器3就判斷儲存是否完成 (S 1 2)。假如要求頁之塊之開頭側之頁之資料全部被儲存 時,控制器3就判斷爲儲存已完成。假如要求頁爲頁8 2 時,該頁之塊之開頭側之頁之資料,如上所述,只爲資料 D 8 1。在此種情況,假如使資料D 8 1儲存到塊9時,控制 23 312/發明說明書(補件)/92-04/92100715 200302966 器3就判斷爲儲存已完成。假如儲存未完成時,在完成儲 存之前重複進行步驟S 4至S 1 2。當在步驟S 8未判斷爲必 需儲存,或要求頁之塊之開頭側之頁之資料已全部儲存 時,資料寫入裝置4就將資料DIN寫入儲存之資料之寫入 塊(S 1 3)。當寫入有資料DIN時,控制器3根據要求頁之塊 之末尾側之頁是否已寫入有資料,用來判斷是否需要儲存 (S 1 4)。在寫入與頁8 2相同之塊8之頁8 1和8 3中,頁8 3 在頁8 2之塊之末尾側。因此,控制器3判斷爲頁8 3之資 料D 8 3需要儲存。在判斷爲需要儲存之情況,就重複進行 步驟S4以後之步驟,當判斷爲不需要儲存之情況,就結束 納入儲存處理(S 1 5 )。 另外,此種步驟亦可以利用專用邏輯實現,亦可以利用 微處理機或記憶器與程式之合作用來實現。 另外,記憶裝置1和外部之資料輸入/輸出裝置1 0 1之連 接是利用資料線1 02和位址線1 03,但是並不只限於此種 方式。資料線1 02和位址線1 03不一定要使用獨立之線, 亦可以共用相同之線。在攜帶式之小型之記憶器卡等,最 好經由共用藉以減少接腳數目。 另外,在上述實例中,所說明之情況是使資料在非揮發 性記憶器間傳輸用來進行納入儲存處理,但是並不只限於 此種方式者。例如,要消除資料之破碎時,可以使資料在 非揮發性記憶器間傳輸。在此種情況,非揮發性記憶器間 之資料傳輸,可以以圖6之步驟S 4至S 1 2進行。利用此種 方式,納入儲存處理以外之處理,與納入儲存處理同樣的, 24 312/發明說明書(補件)/92-04/92100715 200302966 可以消除由於非揮發性記憶器間之資料傳輸引起非揮發性 記憶器之性質之問題。 如上所述,在本發明中因爲對於在非揮發性記憶器間傳 輸之資料進行錯誤訂正處理,所以可以避免以未檢測到有 錯誤之方式,將有錯誤之資料寫入。另外,因爲更新在非 揮發性記憶器間傳輸之資料之管理資訊,所以當使資料在 非揮發性記憶器之間移動時,於移動源之資料被抹除之 前,即使電源失去,亦可以在電源再投入之後,根據管理 資訊區別新舊之資料。另外,假如將在非揮發性記憶器間 傳輸之資料暫時保持在緩衝器時,則即使有程式錯誤亦可 以不需要從非揮發性記憶器讀出資料和進行修正,可以抑 制該部份之消耗電力,和可以縮短讀出資料之時間。其結 果是可以以直接記憶器存取方式高速的傳輸資料,同時可 以抑制由於非揮發性記憶器之性質所引起之問題之影響。 【圖式簡單說明】 圖1表示實施形態之記憶裝置之槪略構造。 圖2是時序圖,用來說明實施形態之記憶裝置之納入儲 存處理。 圖3是在納入儲存處理中,進行錯誤訂正處理之情況之 時序圖。 圖4是在納入儲存處理中,更新管理資訊之情況之時序 圖。 圖5是在納入儲存處理中,從緩衝器讀出資料時之時序 圖。 25 312/發明說明書(補件)/92-〇4/921〇〇715 200302966 圖6是流程圖,用來說明實施形態之記憶裝置之資料處 理方法。 (元件符號說明) 1 記 憶 裝 置 3 控 制 器 4 資 料 寫 入 裝 置 5 資 料 讀 出 裝 置 6 實 體 塊 擇 裝 置 7 位 址 變 換 裝 置 8 實 體 塊 9 實 體 塊 10 錯 誤 訂 正 編 碼 處理裝置 11 管 理 資 訊 處 理 裝置 12 緩 衝 器 21 快 閃 記 憶 器 22 快 閃 記 憶 器 101 資 料 輸 入 /輸出裝置 102 資 料 線 103 位 址 線 CL21 控 制 線 CL22 控 制 線 DL 資 料 線
312/發明說明書(補件)/92-04/92100715 26

Claims (1)

  1. 200302966 拾、申請專利範圍 1.一種記憶裝置,其係設計成共用資料線之多個非揮發 性記憶器可以獨立控制者;其具備有: 錯誤訂正編碼處理裝置,對附加在資料並寫入非揮p性 記憶器之該資料產生錯誤訂正編碼,根據對於從非揮於性 記憶器讀出到資料線之資料所進行的錯誤訂正編碼,進行 該資料之錯誤之檢測或錯誤之檢測和訂正;和 寫入裝置,在將從非揮發性記憶器讀出到資料線之薈 料’馬入與該非揮發性記憶器不同之非揮發性記憶器之情 況,當檢測到在該資料有可訂正之錯誤時,寫入該錯誤被 訂正後之資料。 2 ·如申請專利範圍第1項之記憶裝置,其中, 具備有用來暫時保持資料之緩衝器; 上述錯誤訂正編碼處理裝置,係當檢測到在資料有可訂 正之錯誤之情況,就從資料線訂正保持在上述緩衝器之瓷 料之錯誤; 上述舄入裝置,係寫入保持在上述緩衝器之資料。 3 · —種記憶裝置,其係設計成共用資料線之多個非揮發 性記憶器可以獨立控制者;其具備有: 管理資訊處理裝置,不只對被輸入之資料產生管理資料 用的管理資訊,而且也對從非揮發性記憶器讀出到資料線 且寫入與該非揮發性記憶器不同之非揮發性記億器之資料 產生用以管理該資料之管理資訊;和 寫入裝置,附加管理資訊並將資料寫入非揮發性記憶器。 27 312/發明說明書(補件)/92-04/92100715 200302966 4 · 一種S im裝置’其係設計成共用資料線之多個非揮發 性記憶器可以獨立控制者;其具備有: 緩衝器,用來暫時保持資料;和 寫入裝置’當發生從非揮發性記憶器讀出到資料線且傳 輸到與該非揮發性記憶器不同之非揮發性記憶器之資料的 程式錯誤之情況,從資料線寫入保持在上述緩衝器之資料。 5 ·如申請專利範圍第4項之記憶裝置,其中, 更具備有錯誤訂正編碼處理裝置,對附加在資料並寫入 非揮發性記憶器之資料產生錯誤訂正編碼,根據對從非揮 發性記憶器讀出到資料線之資料所進行的錯誤訂正編碼, 在檢測到該貝料有可g了正之錯誤之情況,從資料線訂正保 持在上述緩衝器之資料之錯誤; 上述寫入裝置,係在將從非揮發性記憶器讀出到資料線 之資料,寫入與該非揮發性記憶器不同之非揮發性記憶器 之情況,當檢測到在該資料有可訂正之錯誤時,就寫入保 持在上述緩衝器之資料。 6 ·如申請專利範圍第5項之記憶裝置,其中, 更具備有管理資訊處理裝置,不只對被輸入之資料產生 管理資料用之管理資訊,而且也對從非揮發性記憶器讀出 到資料線且寫入與該非揮發性記憶器不同之非揮發性記憶 器之資料產生用以管理該資料之管理資訊;和 上述寫入裝置’係附加管理資訊,並將資料寫入非揮發 性記憶器。 7.如申請專利範圍第6項之記憶裝置,其中,上述管理 312/發明說明書(補件)/92-04/92100715 28 200302966 資訊處理裝置係在檢測到資料有不能訂正之錯誤之情況, 就使表示檢測到資料有不能訂正之錯誤的不能訂正錯誤檢 測資訊,包含在附加於該資料之管理資訊中。 8 ·如申請專利範圍第7項之記憶裝置,其中,上述非揮 發性記憶器係快閃記憶器,其作爲資料之抹除單位之塊包 含有多個作爲資料之寫入單位之頁。 9 ·如申請專利範圍第8項之記憶裝置,其中,具備有塊 選擇裝置,當寫入塊之頁內之資料於該塊之資料抹除前被 儲存之情況,就從與具有資料被抹除之塊之快閃記憶器不 同之快閃記憶器之可寫入的塊中,選擇包含有寫入被儲存 之資料之頁的塊。 1 0 · —種資料處理方法,其係用於設計成共用資料線之多 個非揮發性記憶器可以獨立控制之記憶裝置中者’ 當從非揮發性記憶器讀出到資料線之資料’寫入與該非 揮發性記憶器不同之非揮發性記憶器之情況,進行該資料 之錯誤之檢測; 當檢測到在該資料有可訂正之錯誤時’寫入該錯誤被§了 正後之資料。 1 1 · 一種資料處理方法,其係用於設計成共用資料線之多 個非揮發性記憶器可以獨立控制之記憶裝置中者’其中’ 當從非揮發性記憶器讀出到資料線之資料’寫入與該非 揮發性記憶器不同之非揮發性記憶器之情況’對該資料*產 生用以管理該資料之管理資訊; 附加所產生之管理資訊並將該資料寫入非揮發性記1 意 3!2/發明說明書(補件)/92-04/92100715 29 200302966 器。 1 2 · —種資料處理方法,其係用於設計成共用資料線之多 個非揮發性記憶器可以獨立控制之記憶裝置中者,其中’ 將從非揮發性記憶器讀出到資料線之資料,傳輸到與該 非揮發性記億器不同之非揮發性記憶器; 當發生有被傳輸之資料之程式錯誤之情況,就從資料線 將保持在緩衝器之資料,寫入與傳輸該資料之非揮發性記 憶器不同之非揮發性記憶器。 1 3 · —種資料處理程式,其係用於設計成共用資料線之多 個非揮發性記憶器可以獨立控制之記憶裝置中者,其中, 在電腦執行之步驟有: 當從非揮發性記憶器讀出到資料線之資料,寫入與該非 揮發性記憶器不同之非揮發性記憶器之情況,進行該畜米斗 之錯誤之檢測;和 當檢測到在該資料有可訂正之錯誤時,寫入該錯誤彳皮1 正後之資料。 1 4 · 一種資料處理程式,其係用於設計成共用 貝科線之多 個非揮發性記憶器可以獨立控制之記憶裝置中 Ψ者,其中, 在電腦執行之步驟有: 寫入與該非 對該資料產 揮發性記憶 當從非揮發性記憶器讀出到資料線之資料, 揮發性記憶器不同之非揮發性記憶器之情況, 生用以管理該資料之管理資訊;和 附加所產生之管理資訊並將該資料寫入非 器。 312/發明說明書(補件)/92-04/92100715 30 200302966 1 5 . —種資料處理程式,其係用於設計成共用資料線之多 個非揮發性記憶器可以獨立控制之記憶裝置中者,其中’ 在電腦執行之步驟有: 將從非揮發性記憶器讀出到資料線之資料’傳輸到與該 非揮發性記憶器不同之非揮發性記憶器;和 當被傳輸之資料發生有程式錯誤時,從資料線將保持在 緩衝器之資料’寫入非揮發性記憶器。 31 312/發明說明書(補件)/92-04/92100715
TW092100715A 2002-01-29 2003-01-14 Memory device, data processing method and data processing program TW200302966A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002019690 2002-01-29

Publications (1)

Publication Number Publication Date
TW200302966A true TW200302966A (en) 2003-08-16

Family

ID=27606251

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092100715A TW200302966A (en) 2002-01-29 2003-01-14 Memory device, data processing method and data processing program

Country Status (5)

Country Link
US (1) US6680870B2 (zh)
EP (1) EP1335290A3 (zh)
KR (1) KR20030065355A (zh)
CN (1) CN1435758A (zh)
TW (1) TW200302966A (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7466597B2 (en) * 2004-09-09 2008-12-16 Samsung Electronics Co., Ltd. NAND flash memory device and copyback program method for same
US7424648B2 (en) * 2005-03-10 2008-09-09 Matsushita Electric Industrial Co., Ltd. Nonvolatile memory system, nonvolatile memory device, data read method, and data read program
JP4842563B2 (ja) * 2005-05-16 2011-12-21 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
US7523381B2 (en) * 2005-09-01 2009-04-21 Micron Technology, Inc. Non-volatile memory with error detection
US8276043B2 (en) * 2008-03-01 2012-09-25 Kabushiki Kaisha Toshiba Memory system
CN101957782B (zh) * 2009-07-17 2013-05-01 慧国(上海)软件科技有限公司 避免数据储存装置的数据发生移位错误的方法及控制器
KR101627322B1 (ko) * 2009-11-18 2016-06-03 삼성전자주식회사 비-휘발성 버퍼를 이용한 데이터 저장 장치 및 방법
US9158618B2 (en) 2010-03-11 2015-10-13 Mitsubishi Electric Corporation Memory diagnostic method, device, and non-transitory computer-readable storage medium for diagnosing a memory used by a process during execution of the process
US8880778B2 (en) * 2010-05-13 2014-11-04 Micron Technology, Inc. Memory buffer having accessible information after a program-fail
US9569320B2 (en) 2010-12-01 2017-02-14 Seagate Technology Llc Non-volatile memory program failure recovery via redundant arrays
CN104081356B (zh) * 2011-12-08 2018-04-10 高通科技公司 正常与重试数据发射之间的差别格式化
US8930749B2 (en) * 2012-04-02 2015-01-06 International Business Machines Corporation Systems and methods for preventing data loss
US8990640B2 (en) * 2012-11-16 2015-03-24 International Business Machines Corporation Selective posted data error detection based on request type
US9529668B2 (en) * 2014-09-26 2016-12-27 Intel Corporation Method and system for using NAND page buffers to improve the transfer buffer utilization of a solid state drive
US9507663B1 (en) * 2015-05-04 2016-11-29 Macronix International Co., Ltd. Memory device and operation method
TWI573146B (zh) * 2015-05-28 2017-03-01 旺宏電子股份有限公司 記憶體裝置與其操作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0675502B1 (en) * 1989-04-13 2005-05-25 SanDisk Corporation Multiple sector erase flash EEPROM system
US5532962A (en) * 1992-05-20 1996-07-02 Sandisk Corporation Soft errors handling in EEPROM devices
US5475693A (en) * 1994-12-27 1995-12-12 Intel Corporation Error management processes for flash EEPROM memory arrays
JP2842809B2 (ja) * 1995-06-28 1999-01-06 甲府日本電気株式会社 キャッシュ索引の障害訂正装置
JP3197815B2 (ja) * 1996-04-15 2001-08-13 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 半導体メモリ装置及びその制御方法
JP3538202B2 (ja) * 1996-07-19 2004-06-14 東京エレクトロンデバイス株式会社 フラッシュメモリカード
US6058047A (en) * 1996-08-16 2000-05-02 Tokyo Electron Limited Semiconductor memory device having error detection and correction
JP3072722B2 (ja) * 1997-06-20 2000-08-07 ソニー株式会社 フラッシュメモリを用いるデータ管理装置及びデータ管理方法並びにフラッシュメモリを用いる記憶媒体
JPH11203885A (ja) 1998-01-09 1999-07-30 Hitachi Ltd 記憶装置
EP1189139B1 (en) * 1999-07-28 2007-12-12 Sony Corporation Recording system, data recording device, memory device, and data recording method
US6304486B1 (en) * 1999-12-20 2001-10-16 Fujitsu Limited Sensing time control device and method

Also Published As

Publication number Publication date
US20030142543A1 (en) 2003-07-31
EP1335290A3 (en) 2004-11-10
KR20030065355A (ko) 2003-08-06
EP1335290A2 (en) 2003-08-13
US6680870B2 (en) 2004-01-20
CN1435758A (zh) 2003-08-13

Similar Documents

Publication Publication Date Title
JP4524309B2 (ja) フラッシュメモリ用のメモリコントローラ
TWI261254B (en) Memory card and semiconductor device
JP4166979B2 (ja) 不揮発性半導体メモリ装置、それのデータ入/出力制御方法及びメモリ応用システム
US9009399B2 (en) Flash memory storage system and controller and data writing method thereof
US20080046639A1 (en) Memory system with nonvolatile semiconductor memory
TW200302966A (en) Memory device, data processing method and data processing program
TWI273604B (en) Memory card and semiconductor device
US11733895B2 (en) Control method of flash memory controller and associated flash memory controller and storage device
US9619380B2 (en) Data writing method, memory control circuit unit and memory storage apparatus
JPWO2005083573A1 (ja) 半導体メモリ装置
JP2006120082A (ja) メモリカード、半導体装置、及びメモリカードの制御方法
US7657697B2 (en) Method of controlling a semiconductor memory device applied to a memory card
US8607123B2 (en) Control circuit capable of identifying error data in flash memory and storage system and method thereof
JP5592478B2 (ja) 不揮発性記憶装置及びメモリコントローラ
JP2006039772A (ja) メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法
JP4254932B2 (ja) メモリコントローラ及びフラッシュメモリシステム
JP2006011533A (ja) メモリカード、半導体装置、及び半導体メモリの制御方法
US11748011B2 (en) Control method of flash memory controller and associated flash memory controller and storage device
JP2008084184A (ja) メモリコントローラ
JP2003296199A (ja) 記憶装置、データ処理方法及びデータ処理プログラム
JP2006331233A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
TW201810258A (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
JP2007066119A (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法
JP2007102805A (ja) メモリシステム