TW200301959A - Packaged integrated circuit and method therefor - Google Patents

Description

200301959 ⑴ 玖'發，說明 (發明说明應敘明：發a賊屬之技術領域、先前技術、内容、實施方式及圖賴單說明) 先前專利申請复參考 本專利申請案已於2002年12月11曰於美國申請為專利申 請案第10/013,401號。 發明領 本發明係關於封裝之半導體，而更特定言之，係關於以 封膠封裝積體電路。 發明背t 在以塑膠球栅陣列（PBGA)封裝積體電路時，為了保護 裝置免於環境損害，通常執行塑模填充過程以封膠積體電 路。為了執行封膠，將空腔放在半導體晶粒上，覆蓋封裝 的基板，而封膠的材料則流到半導體晶粒上面與空腔下面 。可是，由於封裝基板與空腔底部邊緣的間隙，此一過程 通常導致封膠流到空腔下面的區域(溢出），而該間隙則是 由封裝基板上存在跡線（金屬線）所引起的。此一溢出降低 了所得之封裝的品質，並且可能是封裝與封膠設備的可靠 性問題。此外，溢出是很不美觀的。因此，執行額外的後 續清理製程㈣，以從封裝基板與封膠設備，移除溢出的 !爽埋溫出的方法是對半 β似…衣叼仴部興底部表面 ，施加大的壓力’使封裝基板與空腔之間的間隙最小化。此 一大的壓力導致銲接抗㈣破裂，而銲接抗姓劑是形成於積 ，電路與跡線上㈣保護^舉例來說，科抗料破裂可 能使封裝基板易於腐蝕’導致裝置可靠性的降低。 (2) 200301959

以減少電線延展。（電線延展是鄰接電線的接觸或短路。） 封膠之虛構跡線10之間的間隙並不足以擋住粒子，特別是 用於精細填充物封膠材料的那些。因此，使用精細填充材 料作為精細樹脂封裝時，需要避免溢出。 為了降低銲接抗㈣破裂，並於封谬形成期間，允許施 加大的壓力，如圖i所示，可以在封袭基板5上形成虛構: 跡線1〇。積體電路20上的黏合襯㈣係藉由電線黏合劑糾 與結合指狀物45連接到電跡線5〇。電跡線5()包含—黏合連 接12，-信號部分15與—電鍍部分17。虛構的跡線與封裝 基板5的邊緣垂直，與/或平行於錢部㈣。虛構的跡線 ίο並不電氣地連接到積體電路2Ge使用虛構跡線ig的一個 問題是其不足以避免精細的填充物封裝材料溢出，而精細 的填充封裝材料係通往精細樹脂電線黏合的工業策略，這 意味著減少黏合襯墊30之間的距離到少於約6〇微米。對於 精細樹脂電線黏合’在封裝材料上’需要較小的填充物， 實施方式 為了處理塑膠半導體封裝中封膠塑模溢出與銲劑光罩破 裂，而在鄰接的電跡線對之間，形成屏障跡線。通常，屏 障跡線是對應於鄰接電跡線對的複數個屏障跡線。屏障跡 線K貝上平行於最靠近封裝封膠周圍的部分。屏障跡線通 吊也垂直於主（最大部分的）電跡線。屏障跡線可以是電跡線 的一部分，連接到電跡線，電氣地與電跡線隔離，或不與 電跡線接觸。此外，屏障跡線可以是單行的跡線，交錯結 合的線路，多行實質上平行的跡線，其類似之線路，或上 (3) (3)200301959 述之結合。 圖2顯示PBGA之頂視圖，丨包含安裝於封裝基板i3〇之上 表面的積體電路或半導體晶粒6〇的上表面。㈣電路_ 含黏合劑襯塾70 ’其藉由電線黏合劑8〇電氣地連接到黏合 連接105»如圖2所示，黏合連接1〇5是黏合指狀物，意味= 其為電線黏合連接的跡線部分。可是，如果積體電路⑼不 是電線黏合到封裝基板13()的，而是，舉例來說，使用覆晶 製,封裝積體電路6〇,則黏合連接⑽可以是黏合襯塾。或 者是，可以使用任何其他類型的黏合連接丨〇5。 黏合連接Η)5可以連接到電跡線1〇〇，而如所說明的，在 黏合連接1G5是黏合指狀物的具體實施例中，黏合指狀物可 以是電跡線1〇0的—部分。電跡線職含-信號部分或跡 線117’其於後續處理之後，經由小孔9()傳輸任何信號，如 電源與電壓供應’其中信號部分或跡線係與封裝下面的 銲接球狀物接觸。銲接球狀物從封裝外面的積體電路晶粒 6〇傳輸信號。對於電跡線⑽，其可能只是信號部分， 跡線1 0 0則可能包含其他的部分或跡線。 電跡線100也可以包含電鑛部分110’其當作封穿基板上 ，跡線之後續電路的陰極。舉例來說’封裝積體電土路2〇〇 ’所有跡線可以是銅’並藉由無電或有電電錢，與一層鎳 =-層金:起電鍍。如所示’類似於黏合連接⑽，電鑛部 了以疋電跡線⑽的—部分。如所示，如果 過程電錢跡線，電跡線刚的電鍍部分1_該終止於封穿 基板"0的邊緣。如果改用無電電路過程，則電跡伽可 200301959

(4) 以不在封裝基板130的邊緣終止’因為無電電鐘過程不需要 電鍍部分。 在電跡線10 0之間的是屏障跡線或障壁跡線12 〇。屏障跡 線120可以是電跡線1〇〇的一部分或獨立或分開的跡線。在 圖2所示的具體實施例中，電跡線10〇具有信號部分117，電 錢部分110，黏合連接105與屏障電鍍部分118。而且，分開 的P羊壁部分11 9係連接到電跡線1 〇 〇。屏障電鑛部分118與分 開的障壁部分119形成障壁跡線12 〇。在圖2中，每一障壁跡 線120係連接到一電跡線100 ,並且不連接到其他的電跡線 .1 00。在下面討論的具體實施例中，障壁跡線12〇不與任何 電跡線10 0相父或電氣地連接。在一些具體實施例中，情況 為電跡線是共用電源或接地，要求障壁跡線120連接到多個 電跡線100可以是有用的或需要的。可是，障壁跡線12〇將 不電氣地連接到所有電跡線丨00。 在圖2所示的具體實施例中，屏障跡線12〇形成實質上的 s」形結構，其重疊以形成行，但不彼此連接。實質上「 S」开> 狀思味著至少一部分跡線具有少於1 g 〇角度，或是彎 曲的。在一具體實施例中，屏障跡線120與電跡線}⑽是以 最近點彼此不超過50微米相分隔，或最好不超過25微米。 戶、貝上「S」形狀的屏障跡線12〇包含屏障電鍍部分u 8與分 開的F早壁部分119，其皆彼此鄰接或實質上互相平行。 如圖2所示，障壁跡線12〇係在鄰接電跡線1〇〇之間，因為 在障壁跡線120之間，沒有其他的電跡線1〇〇置放於其間。 可疋，電跡線100可能交錯安排，使障壁跡線12〇不在直接 (5) (5)200301959 鄰接的電跡線100之間。如本文中所用的，「鄰接」意指彼 此相鄰的兩結構，但其間可以具有結構，而「直接鄰接」 思指彼此相鄰的兩結構，而且其間不具任何結構。 在圖2所示的具體實施例中，所有障壁跡線12〇終止電鍍 部分110。可是，這不是必要的。舉例來說，屏障跡線可以 在小孔90或在具有小孔9〇的電跡線1〇〇上終止，其中小孔⑹ 在基板之另一層上包含電鑛部分丨丨〇。屏障跡線1不終止 電鍍部分11〇的另一實例，是使用無電電鍍時。屏障跡線 2 主要目的 ，是在封膠期間， 尤其使 用封膠 ，以精細樹脂 電線黏合覆蓋或防護積體電路時，阻礙或避免塑模封膠流 到放在封裝基板上面之空腔的外面。通常，精細樹脂電線 黏合意指黏合劑襯墊70彼此相距少於6〇微米。封膠中的粒 子通常具有直徑20微米大小的填充粒子。在圖2所示的具體 貫施例中’屏障跡線是彎曲的’以幫助阻礙進封膠材料的 流動。此外，多行中跡線的存在也幫助阻礙封膠流動。 當形成電跡線1〇〇時，可以製造屏障跡線12〇。通常，這 些步驟是在製造封裝基板130期間實施。使用傳統製程沉積 與圖案化金屬層。因此，為了將屏障跡線12〇添加到封裝基 板，封裝基板130上蝕刻的金屬圖案，不需要製程化學或次 序上的改變。可以改變光罩圖案成為所需的組態。 在積體電路60電線黏合至黏合連接1〇5之後，使用任何理 想的沉積方法，在封裝基板130,電跡線1〇〇與障壁跡線12〇 頂部表面，沉積銲接抗蝕層14〇。接著，執行塑模封膠製程 。圖3說明塑模封膠之後，封裝積體電路2〇〇之一部分的剖 200301959

面圖。對於塑模封膠製程’空腔係放在封裝的積體基板i3〇 上面並且在障壁跡線120之鄰接或一部分上面終止。在一 車佺八體貝轭例中，空腔是放在或鄰接屏障跡線^的最内 邊、味接著，空腔填充塑模封膠，然後在後續熱處理使封 膠1)〇形成於封裝基板130與積體電路60上面之後，移除塑 模封膠。封膠的周圍（外緣）顯示如圖2中的線17〇。 2圖2所示，至少一部分屏障跡線120位於封膠外面，並 且實質上平行於封膠周圍170的最靠近部分。在一具體實施. 例中，每個屏障跡線12〇之大部分（超過5〇%)位於封膠周圍 的外面而每個屏障跡線120的小部分（少於5〇q/q)則位於封 膠的裡面。但是，所有或一部份屏障跡線120位於封膠周圍 170的外面並不重要。屏障跡線120或其一部分，可以與封 膠的外圍排成-行。換句話說，—部分屏障跡線12◦是在距 離基板最近的位置，其少於或等於封膠的周圍與基板最近 邊緣的距離。一部分屏障跡線12〇離基板邊緣的距離，不比 距離封膠周圍遠。 在屏P早跡線12 0具有屏障跡線12 〇之多重平行行的具體實 施例中，較内部的行可以是僅有實質上與封膠之周圍鄰近 的行，因為其存在將阻礙或避免封膠通過。或者是，最内 部的行可以是在所需之塑模封膠裡面，而較外面的行則可 以是在封膠周圍裡面，外面或與其鄰接。因此，如果有的 話’沒有很多封膠通過屏障跡線120，而一部分屏障跡線1 可能是實質上與封膠周圍鄰接或排成一行的。 在形成所述之封膠之後，執行額外的傳統處理，以使輝 -10- 200301959

⑺ 接球狀附著於封裝基板丨3 〇。所得之完整封裝積體電路可以 安裝於印刷電路板，以執行所需的功能。 圖4顯示屏障跡線的另一具體實施例。屏障跡線丨2 1是交 叉的’並且是實質上的r γ」形狀。屏障跡線12 1具有内 部跡線122 ’外部跡線123與中間跡線124，其中中間跡線 比外部跡線123靠近半導體晶粒60，但比内部跡線遠離半 導體晶粒60。此外，中間跡線〗24緊鄰内部跡線1 22與外部 跡線123，並位於其間。内部跡線丨22，外部跡線丨23，與_ 中間跡線124可以藉由共同電跡線100，電氣地連接。内部 跡線122，外部跡線！23與中間跡線124，所有均實質上與 封膠150之邊緣170平行。内部跡線122與中間跡線124實質 上彼此平行，而在一具體實施例中，彼此相隔不超過5 〇 微米，而以25微米較佳。在此一具體實施例中，中間跡線 124與内部跡線122鄰接，並且實質上與其平行。此外，在 一具體實施例中，中間跡線1 24與外部跡線123實質上彼此 平行’而且彼此相隔不超過50微米，或以25微米較佳。在 此一具體實施例中，中間跡線124係與外部跡線1 23鄰接， 並且實質上與其平行。 在圖4所示之具體實施例中，每一屏障跡線丨2 H系電氣地 連接到一電跡線1〇〇，而且每一個終止於電鍍部分丨1〇。在 所示的具體實施例中，每一屏障跡線121並不是電氣地連接 超過一個電跡線1〇〇。而在某些情況中，每一屏障跡線12 1 可以連接超過一個電跡線1 〇〇，而且每一屏障跡線丨2丨可以 不終止於電鍍部分11 〇。 200301959

⑻

圖5說明本發明之另一具體實施例。圖5所示之屏障跡線 125可以取代圖2中的屏障跡線12〇。屏障跡線125是長方形 的跡線，其不電氣地連接到任何電跡線丨〇〇 ,但是連接到電 鍍跡線110。屏障跡線125可以是一個長方形，其比封裝基 板130上的電跡線100，等於，或實質上較寬。或者是，^ 障跡線125可以是兩條平行且較痩的的長方形跡線。在屏障 跡線125是實質上比電跡線丨⑽寬的具體實施例中，屏障跡 線125至少是電跡線100寬度的三倍。在另一具體實施例中· ，屏障跡線125可以連接到至少一電跡線1〇〇，而如果有的 話，至少可以連接到電鍍部分11 〇上之一電跡線1 〇〇。 如先前所討論之屏障跡線12〇, 121與125的存在，幫助封 膠溢出的阻礙或避免，阻隔封膠能夠離開空腔的區域。既 然減少了封膠能夠離開空腔的空fa1，較精細的粒子較不能 温出。因此，不像先前技藝，屏障跡線12〇，121與125能夠 使用具有精細填充物的封膠。

温出是-個品質上的問題，而且應該避免。此外，減少 溢出降低從塑模移除溢出碎片的維護頻率，以避免對電線 黏合與積體電路的損害’而這可能引起可靠性的問題。 屏障跡線120, m，與125的另一優點是減少鲜接抗省虫劑 破裂’因而增㈣裝的可靠性與良率。此外，屏障跡線12〇 ’】21與125使在流動塑模封膠製程期間，施用的力可以增 加。如先前所討論的，鲜接抗餘劑破裂係由用线少空腔 與封裝互連電路200之間間隙的壓力所引起。可是，屏障跡 線120 121與125的存在’使封裝積體電路2⑻形成比任何 •12- (9) (9)200301959 坦的表面。此一增加之平坦度相信能減 ㈣“虫劑破裂的數量’即使在封膠填充期間，對封裝 互連電路200施用更大的力。為了減少封裝基板^脑空腔 之間的間隙，塑模封膠製程期間，使用較大的力是 。= 的間隙’將發生越少的溢出1此，屏障二 1/、125的存在，至少阻礙溢出’尤其是使用 材料供精細樹脂封裝時。 ”月 '八 雖然如附圖所示，障壁跡線係與封膠在封裝基板13〇的同 ^面，可是障壁跡線可以形成於反面，或封裝基板13〇 内的任何金屬層。在此-具體實施例中，障壁跡線在封勝 的周圍排成-行。舉例來說’其可以在外面排成一行，盘 其鄰接，或在周圍的内部。障壁層將提供基板增加均勾的 厚度。此-改良之均勾度於封膠期間，協助減少基板盘塑 松空腔之間的間隙’從而進—步減少溢出。熟諸此藝之士 應了解障壁跡線可以與封膠在封裝基板的同一側面， 膠在封裝基板的反面，在封裝基板内的金屬層上，或二述 的組合。舉例來說’如果金屬層存在封裝基板之頂部側面 ’可能希望障壁層在頂部側面。如果金屬層，如用來附著 銲接球狀物的金屬，是在封裝基板的底部側面上，則可能 希望障壁層在底部側面。而如果金屬層在兩面上，則可;： 希望障壁層在兩面上。或者是’如果其提供增加的均勾度 ，則障壁層可以在封裝基板内的金屬層。 雖然以BGA，s敘述以上之本發日月，屏障跡線i2〇的存在對 任何藉由流動形成封膠的封裝都是有益的，此等封裝如附 -13- 200301959

^于力釔封裝使用鉛而不是銲接球狀物，供信號從 封衣積包路移動到印刷電路板。此外，附圖顯示積體電 路60之封膠疋在單_的封裝基板m上，可是，如在塑模陣 歹】封衣(MAP)製程所做的，在封膠期間，於封裝基板之 頂部表面上具有多積體雷 巧^ W體電路60的地方，也可以使用障壁跡 線。 A述兒月曰中，已經參考特定具體實施例敘述本發明 可疋热°日此藝之士 了解可以做各種不同的修改與改變 ’而不脫離下面所提出之申請專利範圍的範圍。舉例來說 可以使用關於圖2，4與5中所顯示或敘述之屏障跡線的其 他。又汁如屏障跡線12〇，121或125，可以垂直於電跡線1⑻ 。此外，可以改變所使用之屏障跡線的數目。在設計中， 可以使用少於或超過所顯示或所敘述的那些。此外，障壁 跡線可以是任何形狀，包含未描述之規則或不規則的形狀 。舉例來說，障壁跡線可能是花生形狀的，三角形，凹月 形狀的，或其類似之形狀。此外，銲接抗蝕劑可以存在於 障壁跡線與封膠之間。因此，如果封膠與障壁跡線鄰近， 銲接抗餘劑可能是在封膠與障壁跡線之間。因此，說明書 與附圖是一種說明，而不是限制之意，而所有這些修改傾 向於包含於本發明之範圍中。 此外，敘述中或申請專利範圍中之前，後，上，下，上 面，下面等詞，與其類似之名詞，如果有的話，是為了說 明的目的，而沒有必要敘述固定的相對位置。應了解的是 所用的詞語在適當的環境下是可以交換的，所以，舉例來 -14- 200301959

00 况，本文所敘述之具體實施例，能夠以本文所說明或敘述 的那些之外的其他方向操作。已經以特定具體實施例敘述 益處，其他優點，與問題的解決方法。可是，可能W起任 何盈處’優點或解決方案的發生，或變得更顯著的益處， 優點」問題的解決方法，與其他元件’並不當成任何 有申明專利粑圍之緊要的，必要的，或基本特徵或元件。 如本文所使用的，「包括」，「包含」或其任何其他變化 向於涵蓋非排他性的包含，所以過程，方法，項目，或\ 括系列兀件之裝置，並不是僅包含這些元件，而是S ^ 包含未明確列出，或此等過程，方法，項目， 能 的其他元件。 有 以上藉由實例說明本發明，並且不受限於附圖， 似的參考數字指示類似的元件，而其中· 圖1說明使用虛構跡線之先前技藝Bga封裝的 圖2說明一種封裝之頂視圖’其係 、回’

施例； ㈣月之-具H

圖3說明圖2之剖面圖；及 圖4與5說明本發明之其他具體實施例的頂視圖。 熟諳此藝之士 了解附圖中的元件是為了簡單與产★“、 ，而不需要按昭尺唐纟合螌。泉彳 ’弓疋成 ..... 例來說，附圖中某此- =可邊相對其他元件誇大，以幫助對本發：： 例的了解。 〜丹te貧 圖式代表符號說明 -15- 200301959 (12) 5,130 封裝基板 10 虛構的跡線 20,200 積體電路 30,70 黏合劑襯墊 50, 100 電跡線 40,80 電線黏合劑 45 黏合指狀物 12,105 黏合連接 15,117 信號部分 17,110 電鍍部分 60 半導體晶粒 90 小孔 120,121,125 屏障跡線 119 屏障跡線 118 電鍍部分 130 基板 4 140 銲接抗蝕層 150 封膠 170 封膠周圍 122 内部跡線 123 外部跡線 124 中間跡線 -16-

Claims (1)

1. 200301959 拾、南請專利範圍 1· 一種封裝積體電路（200)，包括： 一基板（130)，其具有一頂部表面與一邊緣； 一積體電路晶粒（60)，其安裝於基板（13〇)上； 基板（130)之頂部表面上的封膠，《中該封膠具有 圍（170)’其中·的第-部分是離開基板之邊緣的 距離；及 頂邵表面上之第 2. 3. 4. ，119，125)，其靠、巧 封膠之周圍(170)的第一部分’並且實質上與封膠之= (17〇)的第-部分平行’其中-部分第-障壁跡線是射基板邊緣之第二距離’而且第二距離少於或等於第二 離0 如申請專利範圍第i項之封裝積體電路 跡線（119，123，_是在封膠之周圍外面。 土 =申請專利範圍第i項之封褒積體電路⑽）’進一步包 ί-符人1接（1〇5)丨位於頂部表面上與周圍内部； 合連接⑽）’其位於頂部表面上與周圍 一黏合連接；及 反上，亚-电氣地連接到第:二電跡線(⑽)’其緊鄰第一電跡 到第二黏合連接，置中 兀兒虱地運接電跡線之間。/、中第-卩早壁跡線係位於第一與第二 專利粑圍第3項之封裝積體電路，其中第一障壁

   200301959

   跡線（119，123，125)連接到第一電跡線（1〇〇)。 5·如申請專利範圍第4項之封裝積體電路，進一步包括： 第二黏合連接（105)，其位於頂部表面上與周圍内部； 第三電跡線（100)’其緊鄰第二電跡線，位於基板上， 並電軋地連接到第三黏合連接；及 第一障壁跡線（124)，其位於頂部表面，其中一部分第 一 P早壁跡線是離開基板邊緣之第三距離，而且第三距離 不大於第一距離，而第二障壁跡線係位於第二與第三雩 跡線之間，並且實質上與周圍之第一部分平行。 6. 如申明專利範圍第5項之封裝積體電路，第二障壁跡線 (124)係連接到第二電跡線（1〇〇)。 7. 如申叫專利範圍第4項之封裝積體電路，進一步包括連 接到第二電跡線之第二障壁跡線（丨丨9 ,丨25，丨2句，其中 第一 P早壁跡線緊鄰第一障壁跡線之第一側面上的第一 P早壁跡線（119，125，123),並且實質上平行於第一障壁 跡線。 8·如申請專利範圍第7項之封裝積體電路，進一步包括第 _ 三障壁跡線（122)，其連接到緊鄰第二障壁跡線之第一電 跡線（100)，並且實質上平行於第二障壁跡線。 9· 一種封裝積體電路，包括： 一基板（130)，其具複數個黏合連接（1〇5)，複數個小 孔（90)，與一邊緣； 一積體電路晶粒（60)，其安裝於基板（13〇)上，並黏合 到複數個黏合連接（1 〇5); -2-

   複數個信號跡線（100)，從複數個黏合連接到複數個小 ； 基板上面的封膠，其環繞黏合連接，在積體電路之上 面’並具有封裝周圍（170);及 第一複數個障壁跡線（119，123，125)，其到基板的周 圍不比到封膠周圍的距離遠，而且位於緊鄰之信號跡線 對之間，而其中一部分第一複數個跡線係實質上平行於 封膠周圍之最近的部分。 一種使基板上之封裝積體電路具有一封膠周圍與 一邊緣之方法，包括： 形成封膠周圍（170)内之第一黏合連接（1〇5)，封膠周 圍（170)内之第一黏合連接（ι〇5)，第一電跡線（1⑻）電氣 :也連接到第-黏合連接，第二電跡線（_)電氣地連接到 第二黏合連接，而第一障壁跡線（119，123，丨25)實質上 平行於其最靠近之封膠周圍的部分； 、 安裝積體電路晶粒（60)於基板上； 毛氣地將積體電路晶粒（60)連接（80)到第一與第二对 合連接（100);及 在積to包路晶粒上面形成一封膠，並於封膠周圍 終止。 J