TW200301947A - Advanced process control (APC) of copper thickness for chemical mechanical planarization (CMP) optimization - Google Patents
Advanced process control (APC) of copper thickness for chemical mechanical planarization (CMP) optimization Download PDFInfo
- Publication number
- TW200301947A TW200301947A TW091135513A TW91135513A TW200301947A TW 200301947 A TW200301947 A TW 200301947A TW 091135513 A TW091135513 A TW 091135513A TW 91135513 A TW91135513 A TW 91135513A TW 200301947 A TW200301947 A TW 200301947A
- Authority
- TW
- Taiwan
- Prior art keywords
- consistency
- modify
- expected
- measurement result
- copper layer
- Prior art date
Links
Classifications
-
- H10W20/033—
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
- C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D21/00—Processes for servicing or operating cells for electrolytic coating
- C25D21/12—Process control or regulation
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D7/00—Electroplating characterised by the article coated
- C25D7/12—Semiconductors
- C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
-
- H10P74/23—
-
- H10W20/043—
-
- H10W20/056—
-
- H10W20/062—
-
- H10W20/425—
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Automation & Control Theory (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
200301947 五、發明說明(1) ,[發明所屬之技術領域] 本發明係關於半導體製程的技術,尤指一半導體製程 之監管及最佳化的方法。 [先前技術] 在半導體工業中,有一股力量正推動著業界必須不斷 地提升例如微處理器、記憶裝置及其類似的積體電路裝置 之品質、可靠度及產能。而這股力量係源自於顧客對高品 質電腦及電子設備使其得以更可靠地運作的需求。這樣的 需求導致如電晶體以及整合這些電晶體的積體電路的製造 0術得以不斷地進步。此外,在製造一個典型的電晶體組 件的過程中,減少缺陷的發生能夠降低整體的生產成本, 同樣也能降低整合這些電晶體的積體電路裝置的成本。 近年來,半導體製程工具的技術受到了廣泛的重視, 使其分工愈加精細。然而,儘管這個領域中的技術已得到 長足的進步,目前已商業化可用的製程工具中依然具有許 多特定的缺失。尤其是,這些工具通常缺乏先進的製程資 料監控能力,其所缺乏之能力包括:以方便用戶使用的格 式提供歷史參數資料及事件登入資料的能力、即時地以圖 形顯示目前之製程參數及整體執行之製程參數的能力、以 書遠端監控的能力,其中,遠端監控可指本地監控或全球 監控。這些缺點會造成無法以最佳化的方式控制例如產能 精確度、穩定性及重覆性、製程溫度、機械工具參數等等 這類關鍵性的製程參數。這樣的參數變化表現為能夠導致 繁演產品品質及效能偏差的同一批差異(w i t h i η - r u η
92225.ptd 第4頁 200301947 五、發明說明(2) disparities)、不同批差異(run-t〇 — run disparities)及 工具間差異(tool-to-tool disparities),反之,在這樣 的工具中,若有一理想的監控及診斷系統,則可提供一監 管此變化性之手段及一關鍵性參數之最佳化控制之手段。 在所有參數中,值得監管及控制的係與化學機械式平 面 ^(匕(chemical mechanical planarization5 CMP)相關的 製程參數。這種製程參數的例子包括:不論是中心厚或中 心薄的沉積圖案及/或面,及/或用來測量工件中心之處理 層厚度與工件邊緣之處理層厚度之差的厚度變化量’’delta t h i c k n e s s 之值。舉例來說,若拋光剖面為邊緣快速 (edge- f as t) 5則工件邊緣比工件中心需要更多之材料。 否則,在一個邊緣快速的拋光製程中,工件的邊緣將遭過 度拋光,使得必須付出昂貴的代價以重新對工件進行拋光 製程。這樣會造成接續的運轉間、不同的批次間、或晶圓 批量間之晶圓製程的差異,進而導致符合要求的晶圓產能 的降低、可靠度的降低及半導體製程中精確度與準確度的 降低。 然而,傳統的統計製程控制(s t a ΐ i s t i c a 1 p r 〇 c e s s control 5 SPC )技術常常不足以精確地控制在生產半導體 及微電子裝置中與化學機械式平面化(CMP )相關的製程參 數,以最佳化裝置的效能及產率。典型地,統計製程控制 (SPC)技術為與化學機械式平面化(CMP)相關的製程參數設 定一目標值及一目標值附近的分佈。然後,統計製程控制 (S P C )技術嘗試最小化與目標值之偏差,在不自動調整及
92225.ptd 第5頁 200301947 五、發明說明(3) 適應各個目標值的前提下,最佳化半導體裝置效能及/或 半導體產率與產能。進一步地,盲目最小化關於目標值之 分佈將無法增加製程之產率與產能。 本發明旨在克服或至少減少上述之一個或一個以上的 問題所帶來的效應。 [發明内容] 從一個方面來看,本發明提供了一個方法,其係包括 在工件上形成一銅種晶層,並測量該工件上銅種晶層之一 致性。本方法進一步包括一可運用該一致性測量結果以修 籲製程的機制,用以形成一具有預期的剖面一致性之銅 層,以增加後續之平面化過程的平面化。 從另一方面來看,本發明提供一電腦可讀並以指令編 碼之程式儲存裝置,當電腦執行該指令時,將使用包括在 工件上形成銅種晶層及測量該工件上銅種晶層之一致性的 方法。本方法進一步包括一可運用該一致性測量結果以修 正製程的機制,用以形成一具有預期的剖面一致性之銅 層,以增加後續之平面化過程得的平面化。 再從另一方面來看,本發明提供一電腦,以程式化執 行一方法,該方法包括在工件上形成銅種晶層及測量該工 等上銅種晶層之一致性。本方法進一步包括一可運用該一 致性測量結果以修正製程的機制,用以形成一具有預期的 剖面一致性之銅層,以增加後續之平面化過程的平面化。 又再從另一方面來看,本發明提供一系統,其中包括 用以在工件上形成銅種晶層之工具及用以測量該工件上銅
92225.ptd 第6頁 200301947 五、發明說明(4) 種晶層之一致性之工具。該系統進一步包括一可運用該一 致性測量結果以修正製程的控制器,用以形成一具有預期 的剖面一致性之銅層,以增加後續之平面化過程的平面 化。 又再從另一方面來看,本發明提供一裝置,其中包括 用以在工件上形成銅種晶層之手段及用以測量該工件上銅 種晶層之一致性之手段。該裝置進一步包括一可運用該一 致性測量結果以修正製程的手段,用以形成一具有預期的 剖面一致性之銅層,以增加後續之平面化過程的平面化。 [實施方式] 鲁 本發明之實施例說明如下。為清楚說明本發明之内 容,並非所有實際實施内容之特點皆於本說明書中加以描 述。當然,亦須認識到在任何一個實際的實施例中,為了 達到隨實施内容之不同而改變的特定目標,開發者必須依 據實際情形,例如順從與系統相關及與企業相關的限制, 而作出許多不同的決定。此外,亦須認識到這樣的開發過 程可能既複雜又費時,然而,對於在此技術領域内受益於 本發明所揭露之内容之熟悉該項技術者而言,這樣的開發 過程將僅是一例行之任務。 第1圖至第1 3圖顯示根據本發明之製造方法之實施 籲 例。如第1圖所示,將工件1 0 0傳送至製程步驟j 1 0 5,其 中,j可為從j = 1到j = N的任何值,而工件1 0 0可為具有零 個、一個或更多個處理層之半導體基板或晶片及/或可為 佈置金屬氧化半導體場效電晶體(M0SFET或M0S電晶體)於
92225.ptd 第7頁 200301947 五、發明說明(5) 其上之半導體裝置。該製程步驟總數N,如罩幕、蝕刻、 材料沉積等用以形成該完成之工件1 0 0,其範圍可從N = 1到 任何有限數值。 在不同的說明實施例中,該製程步驟j 1 0 5可能包括 一銅種晶層3 3 5之形成,如第3圖所示。如第1圖所示,為 使製程步驟j 1 0 5、測量步驟j 11 0及下一個製程步驟j + 1 1 1 5之間得以相互溝通,可提供一系統通訊匯流排1 2 0,其 中對於共N個的一系列製程步驟而言,j可為介於j = 1至j二N 之間的任意數值(當j = N時,則當然不具下一個製程步驟 # 1 1 1 5 )。資料及/或指令則能夠利用該系統通訊匯流排 1 2 0於任何或所有不同的N個製程步驟及/或N個測量步驟之 間進行交換。尤其是,在任一測量步驟:i 11 0中之掃瞄資 料1 2 5,能夠利用該系統通訊匯流排1 2 0於任何或所有不同 的N個製程步驟及/或N個測量步驟之間進行交換並提供利 用,進而能夠依序將掃瞄資料1 2 5傳遞至銅種晶層剖面一 致性步驟1 3 0之中,其中,j可為介於j二1至j二N之間的任意 數值。如第1圖所示,該系統通訊匯流排1 2 0亦提供介於製 程步驟j 1 0 5、測量步驟j 1 1 0及下一個製程步驟j + 1 1 1 5 與銅種晶層剖面一致性步驟1 3 0以及製程變更及控制步驟 ^4 5之間之通訊,詳述如下。 如第2圖所示,該工件1 0 0由製程步驟j 1 0 5送出且傳 送至測量步驟j 1 1 0。於該測量步驟j 1 1 0中,以其度量衡 或測量工具(未圖示)對工件1 〇 〇於前述之任一製程步驟中 進行一個或多個製程之特徵參數進行測量(例如,製程步
92225.ptd 第8頁 200301947 五、發明說明(6) •&A j 1 〇 5 ’其中j可為介於j = 1至j = N之間的任意數值)。在 測量步驟j 1 1 〇中所測得之掃瞄資料i 25即表示在測量步驟 乂 1 =中所測得之一個或多個製程之特徵參數。如第2圖所 ’右在工件1 〇 〇上尚有未完成之製程(即若N ),則可將 該工件1卩0從測量步驟】】丨〇送出且傳送至製程步驟]· +工 1 1 5以進行下一個製程步驟,亦可繼續由製程步驟]· + 1 1工5 將之送出。 在不同的5兒明貫施例中,在工件1 〇 〇上有更進一步之 ^程(j <N )時則可使用該測量步驟j n 〇以決定工件1 〇 ◦之 沉積f形’例如,不論鋼種晶層3 3 5是否為中心厚(如第5 圖及第6圖所示)或中心薄(如第7圖所示)。該測量步驟]· 1 1 0亦可用以/决疋έ己為t ^厚度變化量(de 1 th i ckness ) 之大】’其係疋義為工件1 〇 〇中心部份上銅種晶層3 3 5之厚 度兵4工件1 〇 〇邊緣部份上鋼種晶層3 3 5之厚度之差。該銅 種,層33 5之一致性可藉由能夠製作多點等高線圖之測量 儀器逐件(W0rkpiece-byi0rkpiece basis)或逐批 (1〇1:4丫-1(^6&313)進行測量,該測量儀器可為“(1〇113[1 Technologies, inc •的 MetaPLUSETM2 〇〇系統及工具,或 phi 1 ips Ruby系統。第3圖至第7圖以圖示說明決定銅種晶 層3 3 5之一致性及形成一覆蓋銅層4 2 5之後續製程。 如第3圖所示,閘極介電層(dielectric ga1:e iayer 3 0 5可於結構層3 〇 〇上形成並構成圖案,例如,該結構層 3 0 2可為具有零個、一個或更多個處理層之半導體基板(如 石夕晶圓)及/或可為佈置金屬氧化半導體場效電晶體
92225.ptd 第9頁 200301947 五、發明說明(7) (M0SFET或M0S電晶體)於其上之半導體裝置。該閘極介電 層3 0 5則可由許多不同的已知技術而形成,譬如,熱氧化 法(thermal oxidation)、化學氣相沉積法(CVD)、低壓化 學氣相沉積法(LPCVD)、電漿強化化學氣相沉積法 (PECVD)、濺鍍法(sputter ing)或物理氣相沉積法(pvd) 等,其厚度範圍例如約為2 5至5 0 0 A。 該閘極介電層3 0 5可由不同的介電材料構成,譬如, 氧化物(例如,鍺氧化物)、氮化物(例如,坤化鎵氮化 物)、氮氧化物(例如,,鱗化鎵氮氧化物)、二氧化石夕(S i 〇 2 •'氮化氧化物(nitrogen-bearing oxide)(例如,氮化二 氧化矽)、摻氮氧化物(n i t r 〇 g e η - d 〇 p e d ο X i d e )(例如,植 入氮氣之二氧化矽)、氮化矽(S i 3 N 4 )、氮氧化矽(S i x〇 yN z) 等。在一說明實施例中,該閘極介電層3 0 5係由一約3 OA 厚之二氧化矽透過熱氧化法所構成。 如第3圖所示,於閘極介電層3 0 5之上,可形成複數個 不同的結構3 1 0,例如,聚晶石夕(p d y c r y s t a 1 i n e s i 1 i c ο η ) (多晶矽(polysi 1 icon)或其聚合物(poly))閘極及/或内連 線3 1 0。該結構3 1 0則可由許多不同的已知技術而形成,譬 如,化學氣相沉積法(C V D )、低壓化學氣相沉積法 %PCVD)、電漿強化化學氣相沉積法(PECVD)、濺鍍法、物 理氣相沉積法(PVD)或高密度電漿(HDP)沉積法等,接著使 用微影成像技術(p h 〇 t ο 1 i t h 〇 g r a p h y )及反應式離子姓刻 (R I E )技術等於其上形成圖案,其厚度範圍約為5 0 0至4 5 0 0 A。該結構3 1 0能以最小線寬(c r i t i c a 1 d i m e n s i ο η )範圍約
92225.ptd 第10頁 200301947 五、發明說明(8) 為5 0 0至2 5 0 0A而形&。在-說明實施例中,今 透過低壓化學氣相沉積(LPCVD^程由多晶矽構:構^為 度約為1 0 0 0 A ,而最小線寬約為7 5 〇 A。 成,其厚 如弟3圖所不,於該結構層3〇〇之上及鄰接 電層3 0 5與結構310可形成第一介電層315。該、一^閑極介 3 15能夠至少部份及/或完全填充鄰接於該結構3 =電層 隙。該第-介電層315可由許多不同的已知技=間 譬如,化學氣相沉積法(CVD)、低壓化學氣相沉$成, (LPCVD)、電敷強化化學氣相沉積法(pECVD)、 理氣相沉積法(PVD)或高密度電漿(HDp)沉積法1 ^、物 範圍例如約為3 0 0至6 0 0 0A。該第一介電層315可ώ,、厚度 介電材料構成,譬如,氧化物(例如,鍺氧化物)、Τ同的 (例如,砷化鎵氮化物)、氮氧化物(例如,磷化、^鼠^化物 物)、二氧化矽(Sl〇2)、氮化氧化物(例如,氮化二ϋ化 矽)、摻氮氧化物(例如,植入氮氣之二氧化矽)7礼匕 (s i 3Ν 4)、氮氧化石夕(s i xO yN 2)等。在一說明實施例中,夕^ 一介電層31 5為透過高密度電漿(HDp)沉積製程由氧化=乐 (S i χΟ y)構成,其厚度約為1 5 〇 〇A 0 平 石 如第3圖所示,第二介電層32〇可於該第_介電層3 之上形成。該第二介電層3 2 〇可由許多不同的已知技曰術而 形成,譬如,化學氣相沉積法(c VD)、低壓化學氣相^ 法(LPCVD)、電漿強化化學氣相沉積法(pecvd)、濺鍍法、、 物理氣相沉積法(PVD)或高密度電漿(HDP)沉積法等,苴 度範圍約為1 5 0 0至9 0 0 0 A。 ' ' 旱
200301947 五、發明說明(9) 氧化3 2 0可由不同的介電材料構成,譬如, 物)、氮氧化物=化物,)、巧物(例如,珅化鎵氮化 )、氮化氧化物二t,’ f :叙f氧化物)、二氧化石夕(Si 〇2 如,植入氮氣之二:f 一氧化矽)、摻氮氧化物(例 等。在一說^^氦^ (Sl ^、氮氧化石夕(Si 漿強化化學氣相沉積(p£C ==二介電層32〇為透過電 (M0S)構成,其厚度約為6 Y。各由四乙基正石夕酸鹽 在不同的替代說明實 j。 >介電層,可為該第一介略1中(未圖示),可能僅存在一 而非兩者皆存在。在其他=層31 5或為該第二介電層320, 示),可能存在一個以上,同的替代說明實施例中(未圖 該第二介電層3 2 0之介電似該第一介電層315及/或類似 如第3圖所示’在本發 二介電層3 2 0可加以圖案化月不同的說明實施例中,該第 蝕刻(RIE)的方式以移除診=成開口 325。藉由如活性離子 開口 32 5。從該第二介電層介電層3 2 0之一部份而形成 3 2 5之深度範圍約為2〇〇〇^ 20之上表面33〇算起,該開口 ^小線寬範圍約為5 0 0氣4 0 00A。該開〇 3 2 5之形成具有 驚spect rati0)可定義>0〇A。該開口 3 2 5之深寬比 約為1 · 5至7。在一說明實=度與最小線寬之比率,其範圍 離子蝕刻(R I E )的方式形成也例中,該開口 3 2 5為透過活性 3 3 0算起,其深度約為^ ;由該第二介電層32〇之上表面 高深寬比約為5。 A ,其最小線寬約為5 〇 〇A ,其
200301947 五、發明說明(10) 如第3圖所示,可透過譬如氣相沉積法將一個或多個 由短(Ta)、氮化组(TaN )及銅(C u )種晶層3 3 5所構成之薄阻 障金屬層(barrier metal layer)塗抹在整個表面上。該 由组(Ta)、氮化组(TaN )及銅(C u )種晶層3 3 5所構成之阻障 金屬層將覆蓋整個第二介電層32 0上表面33 0及開口 325。 該阻障金屬層可由至少一層例如组或氮化组等之阻障 金屬材料所形成。該阻障金屬層亦可藉由,譬如,氮化 欽、鎮鈦合金、氮化鶴欽合金或其他適合的阻障材料而形 成。該銅種晶層3 3 5可藉由例如物理氣相沉積法(PVD)或化 學氣相沉積法(CVD)於一個或多個阻障金屬層之上形成。 填入溝渠的銅之實體時常係藉由電鍵 (electroplating)技術完成的,其中,該工件1〇〇以機械 式地钳夾於一電極上(未圖示)以建立電子接點,接著將該 結構層3 0 0浸入含有銅離子之電解液内。然後,將電流通 過晶圓-電解液系統(water - electrolyte s y s t e in )以造成 銅(Cu)金屬在銅種晶層3 3 5上之還原與沉積。另外,類似 於用在高密度電漿(HDP)四乙基正矽酸鹽(TE0S)或矽烷 (S i Η 4)基介電質沉積之沉積-姓刻循環(dep〇sit-etch cycling)’ 反脈衝波形(pulse-reverse wavetorm)或其他 形式如該晶圓-電解液系統之交流偏壓(alternating一 current bias)已被視為自平面化沉積銅薄膜之一方法。 Novellus SABRE工具 ’ Applied Materials Electra工具 或Semitool LT210C工具可提供適切之電鐘系統範例。 如第4圖所示,本製程典型地在整個工件1 〇 〇上產生一
200301947 五、發明說明(11) 銅層被覆4 2 5。當足夠厚的銅(C u )層4 2 5沉積於其上時,可 使用化學機械式平面化或拋光(CMP)技術對銅(Cu)層4 25進 行平面化。填入之銅須針對平面化或拋光之要求加以最佳 化。譬如,若所使用之化學機械式平面化或拋光(CMp)為 邊緣快速,則應於工件1 0 0之邊緣預留較多的材料,使得 該工件1 0 0以實質上相同的時間在工件1 〇 〇上構成均勻的平 面。如此,方能減少工件1 〇 〇上之過度拋光並且也減少對 工件1 00重新進行化學機械式平面化或拋光(CMP)的需要。 同樣地,例如當化學機械式平面化或拋光(CMP)為中心快 修時,則應於工件1 0 0之中心預留較多的材料,使得該工 件1 0 0以實質上相同的時間在工件1 〇 〇上構成均勻的平面。 如此,同樣能減少工件1 〇 〇上之過度拋光,並且也減少對 工件1 00重新進行化學機械式平面化或拋光(CMP)的需要。 如第5圖所示’由鈕(Ta)、氮化钽(TaN)及銅(Cu)種晶 層3 3 5所構成之阻障金屬層可能為中心厚剖面,該剖面可 由上述厚度變化量(d e 11 a t h i c k n e s s )之大小t dl以描述其 一致性特徵’其值為該工件1 〇 〇中心部份上銅種晶層3 3 5之 厚度與該工件1 0 0邊緣部份上銅種晶層3 3 5之厚度之差。為 2能清楚地圖示’故以誇張的手法將由鈕(Ta )、氮化鈕 零TaN)及銅(Cu)種晶層33 5所構成之阻障金屬層以非等比例 的方式繪製於第5圖。 如第6圖所示,並如下所詳述,根據由鈕(Ta )、氮化 组(T a N )及銅(C u )種晶層3 3 5所構成之阻障金屬層之一致性 測量’並以拋光一致作為輸入,一進級製程控制
92225.ptd 第14頁 200301947 五、發明說明(12) (Advanced Process Control,APC)系統能夠計算電鑛沉 積時間及銅(Cu )層4 2 5所要求之一致性。該進級製程控制 (A PC)系統之輸出則能夠用來改變及/或修改形成銅(Cu)層 4 2 5之方法參數。譬如,由组(T a )、氮化组(T a N )及銅(C u ) 種晶層3 3 5所構成之阻障金屬層及銅(Cu )層4 2 5之預期的總 厚度(t d3)及整體的一致性剖面,可以透過改變及/或修改 陰極陽極間距、陽極電源及/或陽極電流設定及/或陽極波 形設定及電鍍沉積時間等而得到,使後續之化學機械式平 面化或抛光(CMP)技術得以最佳化。 適用於該製造系統中之資訊交換及製程控制架構之範 例可為一進級製程控制(APC)架構,例如由KLA-Tencor I n c戶斤提供之觸媒系統(c a t a 1 y s t s y s t e m )。該觸媒系統使 用符合半導體設備與材料學會(SEMI )電腦整合製造 (Computer Integrated Manutactur i ng 5 CIM)架構之系統 技術,並且基於進級製程控制(APC)架構。CIM規袼(SEMI E8 1 - 0 6 9 9為用於CIM架構之領域架構的臨時規範)及A PC規 格(SEMI E9 3- 0 9 9 9為用於CIM架構之進級製程元件的臨時 規範)可自SEMI公開查閱。 如第6圖所示,邊緣部份6 2 5對於邊緣快速的化學機械 式平面化或拋光(CMP)可被視為恰當的形成。如所要求, 於該工件1 0 0之邊緣具有較多的材料,使得該工件1 〇 〇以實 貝上相同的•間在工件1 Q 〇上構成均勻的平面。如此,能 夠減少該工件1 〇 〇上之過度拋光並且也減少對該工件1 〇 〇重 新進行化學機械式平面化或拋光(CMP)的需要。
92225.ptd 第15頁 200301947 五、發明說明(13) 該邊緣部份6 2 5之一致性可由該工件1 0 0上銅(Cu )層 4 2 5之中心厚度與該工件1 〇 〇上銅(c u )層4 2 5之邊緣厚度之 差t μ予以標諸。為了能清楚地圖示,故以誇張的手法將銅 (Cu)層4 2 5以非等比例的方式繪製於第β圖。 在不同的替代說明實施例中,如第7圖所示,由纽 (Ta )、氮化钽(TaN )及銅(Cu )種晶層3 3 5所構成之阻障金屬 層可能為中心薄剖面,該剖面可由上述厚度變化量(de 1 ta thickness)之大小td#描述其一致性特徵,其值為該工件 1 0 0中心部份上鋼種晶層3 3 5之厚度與該工件1 〇 〇邊緣部份 籲銅種晶層3 3 5之厚度之差。如第7圖所示,邊緣部份7 2 5 對於中心快速的化學機械式平面化或拋光(CMP)可被視為 恰當的形成。如所要求,於該工件1 〇 〇之邊緣具有較少的 材料,使得工件1 0 0以實質上相同的時間在工件1 〇 〇上構成 均勻的平面。如此,能夠減少該工件1 〇 〇上之過度拋光並 且也減少對該工件1 〇 0重新進行化學機械式平面化或拋光 (CMP)的需要。 該邊緣部份7 2 5之一致性可由工件1 〇 〇中心部份上銅 (Cu)層4 2 5之厚度與該工件100邊緣部份上銅(Cu)層4 2 5之 ^度之差t d 2予以標这、。為了能清楚地圖示,故以誇張的 争法將銅(Ci〇層425及由钽(Ta}、氮化鈕(TalO及銅(Ci〇種 晶層3 3 5所構成之阻障金屬層以非等比例的方式繪製於第7 圖。 如第7圖所示,並如下所詳述,根據由钽(Ta)、氮化 组(T a N )及銅(C u )種晶層3 3 5所構成之阻障金屬層之一致性
92225.ptd 第 16 頁 200301947 五、發明說明(14) 測量’一進級製程控制(APC)系統能夠計算電鍍沉積時間 及銅(Cu)層4 25所要求之一致性。該進級製程控制(APC)系 統之輸出則能夠用來改變及/或修改形成銅(C u )層4 2 5之方 法參數。譬如,由鈕(Ta)、氮化钽(TaN)及銅(Cu)種晶層 3 3 5所構成之阻障金屬層及銅([u )層4 2 5之預期的總厚度(t d3)及整體的一致性剖面,可以透過改變及/或修改陰極陽 極間距、並聯陽極電源及/或電流設定及電鍍沉積時間等 而得到,使後續之化學機械式平面化或拋光(CMP )技術得 以最佳化。
如第8圖所示,該掃瞄資料1 2 5由測量步驟j n 〇送出 亚傳运至銅種晶層剖面一致性步驟1 3 〇。在該銅種晶層剖 面一=性步驟1 3 〇中,可算出所需改變及/或修改之適當的 陰^陽,間距及/或陽極電源及/或電流設定及/或電鍍沉 積時間等’以得到由钽(Ta)、氮化钽(TaN)及銅(Cu)種晶 ,3 = 5所構成之阻障金屬層及銅(a )層4 2 5之預期的總厚度 1及正肖且的一致性剖面,使後續之化學機械式平面化或 抛光(C Μ P )製程步啊 . 从儿 ^ ‘,例如下一個製程步驟抖1 1 1 5得以最 1 Q 貝枓1 2 5傳送至銅種晶層剖面一致性步驟 1 3 0後,可產生一鉍 一 ⑽· 1 1 λ丄 月出机號1 4 0 〇如第8圖所示’在測量步
脉j 1 1 〇中之掃目苗杳 1 9 ^ ^ 貝枓1 2 5,能夠利用該糸統通訊匯流排 1 2 U於任何或戶斤右尤 Μ— 一 Μ , +同的Ν個製程步驟及/或Ν個測量步驟之 間進仃父換並提佴士 的任意數值。(、和用,其中,j可為介於广1至广Ν之間
第17頁 200301947 五、發明說明(15) - 以決定工件1 0 0之沉積圖案,例如,不論銅(C u )種晶;3 ^ 是否為中心厚(如第5圖及第6圖所示)或中心薄(如第$圖戶斤 示)。該後拋光度量步驟1 5 5亦可用以決定記為t dl^厚户微、 化量(del ta thickness)之大小,其係定義為該工件1〇〇中 心部份上銅種晶層3 3 5之厚度與該工件1 0 0邊緣部份上銅種 晶層3 3 5之厚度之差。該銅(Cu)種晶層3 3 5之一致性可以逐 件的方式或以逐批的方式,使用能夠製作多點等高線圖之 測量儀器進行測量,該測量儀器可為R u d ο 1 p h Technologies, Inc.的 MetaPLUSETM2 00系統及工具,或 參 i1i ps Ruby系統。 藉由該後拋光度量步驟1 5 5所測得之後拋光度量資訊 可反鑛(feed back)(如反饋(feed back)16 0所指出)至銅 種晶層剖面一致性步驟1 3 0中。在該銅種晶層剖面一致性 步驟1 3 0中,可算出所需之改變及/或修改之適當的陰極陽 極間距及/或陽極電源及/或電流設定及/或電鐘沉積時間 等’以得到由|旦(T a )、氮化组(T a N )及銅(C u )種晶層3 3 5所 構成之阻障金屬層及銅(Cu )層4 2 5之預期的總厚度(t d3)及 整體的一致性剖面,使後續之化學機械式平面化或拋光 ^CMP )製程步驟,例如下一個製程步驟j + 1 1丨5得以最佳 臀。將該反饋1 6 0傳送至該銅種晶層剖面一致性步驟1 3 〇 後,亦可產生一輸出訊號1 4 〇。如第8圖所示,在該後拋光 度量步驟1 5 5中之反饋1 6 0,能夠利用該系統通訊匯流排 1 2 0於任何或所有不同的N個製程步驟及/或n個測量步驟之 間進行交換並提供利用。
92225.ptd 第18頁 200301947 五、發明說明(16) 利用在該測量步驟j 11 0及/或在後拋光度量步驟1 5 5 中所測得的銅種晶層3 3 5—致性,可於該銅種晶層剖面一 致性步驟1 3 0中決定適當的陰極陽極間距及/或陽極電源及 /或電流設定及/或電鍍沉積時間等,該等資料在任何先前 及/或後續之製程步驟(例如,製程步驟:j 1 〇 5,其中j可為 介於j = 1至j = N之間的任意數值)中之製程有作調整之需求 時,可用來對工程師發出警訊。工程師則可據此變更例如 陰極陽極間距及/或陽極電源及/或電流設定及/或電鍍沉 積時間等’以影響所產生之輸出訊號1 4 〇。 如第9圖所不’一前饋控制訊號1 3 5可由該銅種晶層剖 面一致性步驟130傳送至該製程步驟j + 1 π 5以調整於該製 =步=丄+ 1 1 1 5内所執行之製程。譬如,可藉由改變及 積時間等,以得到由如^氧源/電流/波形設定及電錢沉 層335所構成之阻障金屬匕组(TaN)及銅(Cu)種晶 u j及整體的一致性剖面曰,)層4 2 5之預期的總厚度 拋光(CMP)技術得以最佳化^後續之化學機械式平面化或 示),例如,利用該系統同的說明實施例中(未圖 135可自該銅種晶層剖面一致二120’該前饋控制訊號 /或後續之製程步驟(類似製程牛乂驟驟130傳送至任何先前及 j = l至j=N之間的任意數值),/胡敕\ 105’其中]可為介於 之製程步驟内所執行之製程。。。主该任何先前及/或後續 如弟10圖所示,除了及 、 外,該輸出訊號1 4 0可由銅錄:,替忒W饋控制訊號1 3 5之 喱日日層剖面一致性步驟i 3 〇送出
200301947 五、發明說明(17) 並傳送到該製程變更及控制步驟1 4 5。在該製程變更及控 制步驟1 4 5中,該輸出訊號1 4 0可用於高階監管控制迴路 (high-level supervisory control loop)。此後,如第 1 1圖所示,前饋控制訊號1 5 0可由該製程變更及控制步驟 1 4 5傳送到製程步驟j + 1 1 1 5以調整製程步驟j + 1 1 1 5内所 執行之製程。譬如,可藉由改變及/或修改陰極陽極間 距、陽極電源/電流設定及電鍍沉積時間等,以得到由鈕 (丁8)、氮化鈕(了8趵及銅((:1〇種晶層3 3 5所構成之阻障金屬 層及銅(Cu )層4 2 5之預期的總厚度(t d3)及整體的一致性剖 #,使後續之化學機械式平面化或拋光(CMP)技術得以最 佳化。 在不同的說明實施例中,工程師將被付予進級製程資 料之監管能力,例如,以方便用戶使用的格式提供歷史參 數資料的能力及事件登入資料的能力、即時地以圖形顯示 目前之製程參數及整體執行之製程參數的能力、以及遠端 監控的能力,其中,遠端監控可指本地監控或全球監控。 這些能力能夠較理想地控制例如產能精確度、穩定性及重 覆性、製程溫度、機械工具參數等等這些關鍵性的製程參 數。對這些關鍵性的製程參數較理想的控制降低了變化 6。這種變化性的降低表現為較少的同一批差異、較少的 不同批差異及較少的工具間差異。這些差異數量的減少表 示產品品質及效能的偏差亦隨之減少。在這樣的一個製造 方法之說明實施例中,根據本發明,可提供一監管此種變 化性及最佳化關鍵性參數控制之監管及診斷系統
m 92225.ptd 第20頁 200301947 五、發明說明(18) (wonitoring and diagnostics system)。 依照本發明,第1 2圖說明方法1 2 0 0之一特定實施例。 第1 3圖說明一可實現方法1 2 0 0之特殊裝置1 3 0 0。為了清楚 說明並進一步了解本發明,該方法1 2 0 0將以裝置1 3 0 0的方 式予以揭露。然而,如以下的進一步討論,本發明並不因 此而受限,反之,其允許廣泛的變化。 現在一同參閱第1 2圖及第1 3圖,其中,一批量成批次 (batch or lot)工件或晶圓1 3 0 5正由製程工具1310進行處 理中。在該製程工具1 3 1 0包含必要的控制能力的前提下, 其可為任何習知之製程工具。為達此一目的,該製程工具 1 3 1 0包含一製程工具控制器1 3 1 5。該製程工具控制器1 3 1 5 的特質及功能隨實際情況而有所不同。譬如,在不同的說 明實施例中,該製程工具1310可為一電鍍工具。Novel lus SABRE工具,Applied Materials Electra工具或 Semitool LT2 1 0C工具可提供適切之電鍍系統範例。 電鍍工具控制器1 3 1 5可控制例如陰極陽極間距、陽極 電源設定、電鍍沉積時間等之電鍍方法輸入參數。這些控 制輸入參數將輪流控制由該工件1 0 0中心部上上銅(C u )層 4 2 5之厚度與該工件1 0 0邊緣部份上銅(Cu )層4 2 5之厚度之 差t d2予以標誌的一致性(第6圖及第7圖)。例如,在不同的 說明實施例中,該製程工具1 3 1 0可為一阻障層及/或銅 (Cu )種晶層製程工具。在第1 3圖中顯示四個工件1 3 0 5,但 單一批次中工件或晶圚的數目(即π晶圓批次”)可為從一到 任何有限數目的實際晶圓數目。
92225.ptd 第21頁 200301947 五、發明說明(19) 在不同的說明實施例中,如方格1 2 2 0,該方法1 2 0 0係 從由製程工具1 3 1 0在工件1 3 0 5上形成一銅種晶層開始,該 製程工具為阻障層及/或銅(Cu)種晶層3 3 5製程工具。於該 製程工具1 3 1 0中所進行的製程之特質、特性及特徵參數測 量,在相當程度上將隨實際情況甚至隨工具的不同而有所 不同。例如,就某種程度上來說,製程參數的監管能力會 隨工具之不同而不同。敏感度較高的工具允許以較大的範 圍及以較多方式識別及測量特徵參數。反之,敏感度較低 的工具將限制這個範圍。 • 如第1 2圖所示,如方格1 2 3 0,該方法1 2 0 0接下來測量 工件1 3 0 5上之銅種晶層3 3 5之一致性。承上述,該銅種晶 層3 3 5之一致性可籍由能夠製作多點等高線圖之測量儀器 逐件或逐批進行測量,該測量儀器可例如為R u d ο 1 p h Technologies, Inc.的 MetaPLUSETM2 00系統及工具,或 Phi 1 ips Ruby系統。第3圖至第7圖以圖示說明如何決定銅 種晶層3 3 5之一致性及於後續製程中形成一覆蓋銅層4 2 5。 該測量儀器工具一般不會將所決定之銅種晶層3 3 5之 一致性資訊直接送入該製程工具1 3 1 0中。該工件1 3 0 5上所 決定的銅種晶層3 3 5之一致性資訊及/或一批工件1 3 0 5上所 •定的銅種晶層3 3 5之平均一致性資訊係製程工具1 3 1 0中 於工件上所進行之製程特徵參數之說明範例。在本特定實 施例中,第1 3圖中之電腦系統1 3 3 0以程式計算及/或決定 適切的陰極陽極間距、及/或陽極電源/電流設定及/或電 鍍沉積時間等,用以得到為獲得由鈕(Ta)、氮化钽(TaN)
92225.ptd 第22頁 200301947 五、發明說明(20) 及銅(Cu)種晶層33 5所構成之阻障金屬層及銅(cu)層42 5之 預期的總厚度(t d 3 )及整體的一致性别面所需之改變及/或 修改,使後續之化學機械式平面化或拋光(CMp )製程步 驟’例如下一個製程步驟〕· +丨1 〇 5得以最佳化。該拋光剖 面亦可隨機态之不同而變化,並加以反饋。 重新回到第1 3圖,在本特定實施例中,在該製程工具 1 0中進行的製程特徵參數係由工具感應器(未圖示)來測 量及/或監管。透過線路丨3 2 〇將這些工具感應器的輸出送 至電腦系統1 3 3 0。該電腦系統1 3 3 0透過分析這些感應哭於 出以識別該特徵參數。 别 …在第1 3圖的實施例中,資料庫丨3 3 5儲存有可能用栌 的複數個模型,端視所識別之特徵參數而定。因此, 定實施例中要求具備可能被測得之特徵參數之先驗 寺 4?1^〇1^)知識。然後,由電腦系統133〇從 摘rr個適合的模型,以應、用:二 4寸斂筝數上。假如该資料庫1 33 5不包含一適合 J之 該特徵參數將被忽略,成假如加以程式化,該帝俨,則 13=:圖發展1合模型。該資料庫·;‘於: -:電腦可讀之糕式儲存媒體(pr〇g "、任何 medlum),例如,電腦系統133〇之光碟i 1 硬碟機(未圖示)。該資料康” 权集1 3 4 5或 統1 3 3 0連接之另/獨立的干 ’、可儲存於一與該電腦夺 ,=ί 的電腦系統(未圖示)。· 、ϋ b代貫施例中,對所識別之特竹夂數逢# 4 方式並不相同。例如,該雷 寸斂乡數建立模型的 口亥包細糸統1 3 3 0能編入某種形式的
200301947 五、發明說明(21) 人工智慧程式,以分析感應器輸出及控制器輸入,進而於 執行同時即時開發出一飛越式(ο η - t h e - f 1 y )模型。對圖示 於第1 3圖的實施例而言,如先前所討論,所測量及識別之 特徵參數在資料庫1 3 3 5中無適合的對應模型,這樣的途徑 也許可以提# 了一個有用的附屬功能。 如方格1 2 4 0,第1 2圖之方法1 2 0 0接著應用所測得之一 致性以修改製程,使得銅層4 2 5具有預期的一致性剖面以 於後續的平面化過程中提升平面化的結果。例如,如上 述,依據執行情況,透過改變及/或修改陰極陽極間距、 _極電源/電流設定及電鍍沉積時間等而得到由钽(T a)、 氮化钽(TaN)及銅(Cu)種晶層33 5所構成之阻障金屬層及銅 (C u )層4 2 5之預期的總厚度(t d 3 )及整體的一致性剖面使後 續之化學機械式平面化或拋光(CMP )技術得以最佳化。該 模型的建立也可能包括基於拋光者剖面之凝合,隨工具之 不同而不同。從一致性剖面計算及/或模型所得到之值可 將新的控制輸入整理出來,並經由線路1 3 2 0傳送至該電鍍 工具控制器1 3 1 5。依照新的控制輸入,該製程工具控制器 1 3 1 5則接著控制後續的製程操作。 某些不同的實施例能夠使用一種反饋的形式以改進特 ®參數的模型。這種反饋的施行與許多完全不同的事實有 關,該些事實包含工具之敏感度及經濟情況。為達此一目 的之技術,可為監管模型施行中之至少一效應並基於此監 管效應以更新模型。這樣的更新過程也可能與模型有關。 例如,在所有其他因素皆相同的情況下,一個線性模型可
92225.ptd 第24頁 200301947 五、發明說明(22) 能需要一個與非線性模型不同的更新過程。 顯然地,由以上討論可知,本發明之竿此 ^ ^ 〇 ,Μ. ^ ^ 12® t ^ ^ 1 2 2 0 !;4!;^ 的動作即為將整體或部份之說明實施例以軟體的方式實 2本發明之某些特點為經由編碼於:腦可讀:程 式儲存媒版(program st〇rage medium) A 命 現。該程式儲存媒體可為適用於特定 日*7 。貝 =,一般來說,該程式儲存媒體可二=之任何種類。然 軟碟1 3 4 5,或該電腦i 3 3 〇之 .....〖生媒體,例如,該 式或特質 因此’本說明蚩二、 法、功能、技術及/或、n明的某些部份,可由演算 技術領域内之技術人員、〜、:’· 容轉讓給本技術領域内效率的方式將他們的工作内 普遍地被理解為二 之其他技術 該些步驟為那二L付到預期結果之 體,例如,光碟i 3 4 〇。當經::(未圖示),或光學媒 指令則執行所揭露之功二了 ^二腦執行該些指令時,該些 如,該電腦1 3 30。然而,腦可為—桌上型電腦,例 1 3 1 0之處理器所取代。在 ^自可由嵌入於該製程工具 可為膝上型電腦、工作站=的其他實施例中,該電腦亦 圍並不侷限於實施例中_,大型電腦主機。本發明之範 式或特質。 &仃的程式儲存媒體或電腦之型 技術及/赤制;Γ ' % Γ '· /或W程的方式展- 容轉讓給本技術領域内之=效 被理解為可得到預期3術人員。這些方式在此及 该些步驟為那些要求物』f::果之自我符合的連續步驟 夕4+ ” 八展不。這些方式能使本 些物理量ϋ赍4 ^ $的物理極你 , 方々為能夠被儲存、偉 11非必要,但這 式運作之電礤訊號形式。專达、結合、比較及以其他
200301947 五、發明說明(23) 偶而為了方便起見,這些訊號主要以常用的形式如位 元、數值、元素、字元、字詞、數字等等方式呈現。所有 這些及其類似的術語皆關聯於一恰當的物理量,且僅為方 便標誌這些數量及動作之標籤。除非另外特別說明,或者 顯而易見於討論中,否則,如本說明書中之π製程π、”計 算’’、π算數π、π決定”、π顯示’’等等術語表示一電腦或類 似之電子及/或機械計算裝置之動作及處理過程,其可將 電腦系統暫存器及/或記憶體中代表物理量之(電磁形式) 資料操控及變換成電腦系統暫存器及/或記憶體及/或其他 _類之資訊儲存、傳送及/或顯示裝置中同樣代表物理量 之其他資料。 根據本發明之方法,任何以上揭露之實施例皆得使用 由測量工具所送出之參數測量結果,以手動及/或自動的 方式進行監督式的製程調整,進而改善及/或較佳地控制 產率。附帶說明,根據本發明之製造方法,任何以上揭露 之實施例皆能以更高的裝置精度及準度提供更高的效率及 更高的裝置產率之半導體裝置生產,並以減化及流線型的 製程流程,進而減少製程的複雜性、降低製程的成本並增 加產能。 ® 以上所揭露之特定實施例僅作說明之用,對於本領域 内受益於本發明内容之技術人員而言,其可以顯而易見的 方式修改本發明,並以各種但等同的方式加以實踐。此 外,除下述之申請專利範圍外本發明並不侷限在展示於此 之結構或設計細節。因此,以上所揭露之特定實施例可被
92225.ptd 第26頁 200301947 五、發明說明(24) 變更或修改,而所有這樣的改變都將被視為包含於本發明 之範圍及精神之内。
92225 .ptd 第27頁 200301947 圖式簡單說明 [圖式簡單說明] 本發明可藉由參考以下取自伴隨著圖式之說明而加以 理解。其中,在參考數字中,最左邊的標誌數字表示該各 自的參考數字第一次出現的圖示。其中: 第1圖至第1 3圖以圖示說明根據本發明之製造方法之 不同實施例;更詳而言之, 第1圖、第2圖及第8圖至第1 1圖各為一流程圖,用以 說明根據本發明之一方法之不同實施例; 第3圖至第7圖各為一示意圖,用以說明決定一銅種晶 _之一致性及形成一覆蓋銅層之後續製程; 第1 2圖為一示意圖,用以說明依照本發明以製造半導 體裝置之方法;以及 第1 3圖為一示意圖,用以說明依照本發明所使用以複 數個控制輸入訊號的方式運作之製程工具對於工件加以處 施書容定、 實明内之更 之說之内變 殊本露圍有 特於揭範所 其,所利之 ,而明專内 式然發請疇 形。本申範 的明將之及 同說圖附神 不地意添精 種細非如之 各詳並,明 為以,之發 更加例反本 變例施,於 可範實式落。 明之定形蓋式 發中特的涵形 本示之定明代 然圖述特發替 雖由描於本及 。 已所定,同 理例内限#等
92225.ptd 第28頁 200301947 圖式簡單說明 120 系統通訊匯流排 125 掃 瞄 資 料 130 銅種晶層剖面一 致 性 步驟 135 前饋 140 竿刖 出 145 製程變更及控制 步 驟 150 前 A电 饋 155 後拋光度量步驟 160 反 饋 300 結構層 305 閘 極 介 電層 310 結構 315 第 一 介 電層 320 第二介電層 325 開 Ό 330 上表面 335 銅 種 晶 層 425 銅層 62 5〜 7 2 5邊緣部份 1 2 2 0 在工件上形成一銅種晶層 1 2 3 0 測量該工件上銅種晶層之一致性 1 2 4 0 運用該一致性測量以修改製程,得以形成一具有預 期一致性剖面之銅層,以增加後續平面化過程之平 面4匕 1300 裝 置 13 05 工 件 1310 製 程 工具 1315 製 程 工 具控制器 1320 線 路 1330 電 腦 系 統 1335 資 料 庫 1340 光 碟 1345 軟 碟
III ill
III
II _11戀 92225.ptd 第29頁
Claims (1)
- 200301947 六、申請專利範圍 1. 一種方法,包括: 在工件上形成一銅種晶層; 測量該工件上銅種晶層之一致性;以及 運用該一致性測量結果以修改製程,俾形成一具 有預期一致性剖面之銅層,以增加後續平面化過程之 平面化。 2. 如申請專利範圍第1項之方法,其中,測量該工件上銅 種晶層之一致性包括決定工件上之沉積圖案。 3. 如申請專利範圍第2項之方法,其中,決定該工件上之 爭沉積圖案包括決定中心薄/厚沉積圖案,及決定該工件 中心與邊緣之厚度差的大小。 4. 如申請專利範圍第1項之方法,其中,運用該一致性測 量結果以修改製程,俾形成該具有預期一致性剖面之 銅層包括將該一致性測量結果前饋至一電鍍製程工 具,以修改陰極陽極間距、陽極電源設定、陽極電流 設定、陽極波形設定及電鍍沉積時間之至少一者,進 而形成該具有預期之一致性剖面之銅層。 5. 如申請專利範圍第2項之方法,其中,運用該一致性測 量結果以修改製程,俾形成該具有預期一致性剖面之 •銅層包括將該一致性測量結果前饋至一電鍍製程工 具,以修改陰極陽極間距、陽極電源設定、陽極電流 設定、陽極波形設定及電鍍沉積時間之至少一者,進 而形成該具有預期之一致性剖面之銅層。 6. 如申請專利範圍第3項之方法,其中,運用該一致性測92225.ptd 第30頁 200301947 六、申請專利範圍 量結果以修改製程,俾形成該具有預期一致性剖面之 銅層包括將該一致性測量結果前饋至一電鍍製程工 具,以修改陰極陽極間距、陽極電源設定、陽極電流 設定、陽極波形設定及電鍍沉積時間之至少一者,進 而形成該具有預期之一致性剖面之銅層。 7. 如申請專利範圍第1項之方法,其中,運用該一致性測 量結果以修改製程,俾形成該具有預期一致性剖面之 銅層包括使用一進級製程工具(advanced process c ο n t r ο 1 1 e r )以前饋該一致性測量結果至電鍵製程工 具。 8. 如申請專利範圍第2項之方法,其中,運用該一致性測 量結果以修改製程,俾形成該具有預期一致性剖面之 銅層包括使用一進級製程工具以前饋該一致性測量結 果至電鍍製程工具。 9. 如申請專利範圍第3項之方法,其中,運用該一致性測 量結果以修改製程,俾形成該具有預期一致性剖面之 銅層包括使用一進級製程工具以前饋該一致性測量結 果至電鍍製程工具。 1 0 .如申請專利範圍第4項之方法,其中,運用該一致性測 量結果以修改製程,俾形成該具有預期一致性剖面之 銅層包括使用一進級製程工具以前饋該一致性測量結 果至該電鍍製程工具。 1 1. 一種電腦可讀之程式儲存裝置,係將指令編碼於其 中’當電腦執行該指令時’則執行一方法’該方法包92225.ptd 第31頁 200301947 六、申請專利範圍 括: 在工件上形成一銅種晶層; 測量該工件上銅種晶層之一致性;以及 運用該一致性測量結果以修改製程,俾形成一具 有預期一致性剖面之銅層,以增加後續平面化過程之 平面化。 1 2 .如申請專利範圍第1 1項之裝置,其中,測量該工件上 銅種晶層之一致性包括決定工件上之沉積圖案。 1 3 .如申請專利範圍第1 2項之裝置,其中,決定該工件上 脅之沉積圖案包括決定中心薄/厚沉積圖案,及決定該工 件中心與邊緣之厚度差的大小。 1 4 .如申請專利範圍第1 1項之裝置,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括將該一致性測量結果前饋至一電鍍製程工 具,以修改陰極陽極間距、陽極電源設定、陽極電流 設定、陽極波形設定及電鍍沉積時間之至少一者,進 而形成該具有預期之一致性剖面之銅層。 1 5 .如申請專利範圍第1 2項之裝置,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 ®之銅層包括將該一致性測量結果前授至一電鍍製程工 具,以修改陰極陽極間距、陽極電源設定、陽極電流 設定、陽極波形設定及電鍍沉積時間之至少一者,進 而形成該具有預期之一致性剖面之銅層。 1 6 .如申請專利範圍第1 3項之裝置,其中,運用該一致性92225.ptd 第32頁 200301947 以修改 括將該 改陰極 極波形 具有預 利範圍 以修改 括使用 鍍製程 利範圍 以修改 括使用 鍍製程 利範圍 以修改 括使用 鍍製程 利範圍 以修改 括使用 電鍍製 ?係編 成該具有預期 結果前授至一 陽極電源設定 沉積時間之至 剖面之銅層。 置,其中,運 成該具有預期 工具以前饋該 置,其中,運 成該具有預期 工具以前饋該 置,其中,運 成該具有預期 一進級製程工具以前饋該 工具。 第1 4項之裝 製程,俾形 一進級製程 程工具。 入程式使其得以執行一方法,該方法 進 置,其中,運 成該具有預期 工具以前饋該 六、申請專利範圍 測量結果 之銅層包 具,以修 設定、陽 而形成該 1 7 .如申請專 測量結果 之銅層包 結果至電 1 8 .如申請專 測量結果 之銅層包 結果至電 1 9 .如申請專 測量結果 之銅層包 結果至電 2 0 .如申請專 測量結果 之銅層包 結果至該 2 1. —種電腦 製程,俾形 一致性測量 陽極間距、 設定及電鍍 期之一致性 第11項之裝 製程,俾形 一進級製程 工具。 第1 2項之裝 製程,俾形 一進級製程 工具。 第1 3項之装 製程,俾形 一致性剖面 電鍍製程工 、陽極電流 少一者 用該一致性 一致性剖面 一致性測量 用該一致性 一致性剖面 一致性測量 用該一致性 一致性剖面 一致性測量 用該一致性 一致性剖面 一致性測量 包括 在工件上形成一銅種晶層;92225.ptd 第33頁 200301947 六、申請專利範圍 測量該工件上銅種晶層之一致性;以及 運用該一致性測量結果以修改製程,俾形成一具 有預期一致性剖面之銅層,以增加後續平面化過程之 平面化。 2 2 .如申請專利範圍第2 1項之電腦,其中,測量該工件上 銅種晶層之一致性包括決定工件上之沉積圖案。 2 3 .如申請專利範圍第2 2項之電腦,其中,決定該工件上 之沉積圖案包括決定中心薄/厚沉積圖案,及決定該工 件中心與邊緣之厚度差的大小。 參4 .如申請專利範圍第2 1項之電腦,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括將該一致性測量結果前饋至一電鐘製程工 具,以修改陰極陽極間距、陽極電源設定、陽極電流 設定、陽極波形設定及電鍍沉積時間之至少一者,進 而形成該具有預期之一致性剖面之銅層。 2 5 .如申請專利範圍第2 2項之電腦,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括將該一致性測量結果前授至一電鍍製程工 具,以修改陰極陽極間距、陽極電源設定、陽極電流 •設定、陽極波形設定及電鍍沉積時間之至少一者,進 而形成該具有預期之一致性剖面之銅層。 2 6 .如申請專利範圍第2 3項之電腦,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括將該一致性測量結果前授至一電鍍製程工92225.ptd 第34頁 200301947 六、申請專利範圍 具,以修改陰極陽極間距、陽極電源設定、陽極電流 設定、陽極波形設定及電鍍沉積時間之至少一者,進 而形成該具有預期之一致性剖面之銅層。 2 7 .如申請專利範圍第2 1項之電腦,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括使用一進級製程工具以前饋該一致性測量 結果至電鍍製程工具。 2 8 .如申請專利範圍第2 2項之電腦,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括使用一進級製程工具以前饋該一致性測量 結果至電鍍製程工具。 2 9 .如申請專利範圍第2 3項之電腦,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括使用一進級製程工具以前饋該一致性測量 結果至電鍍製程工具。 3 0 .如申請專利範圍第2 4項之電腦,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括使用一進級製程工具以前饋該一致性測量 結果至該電鍍製程工具。 3 1 . —種方法,包括: 在工件上形成一銅種晶層; 測量該工作上銅種晶層之一致性;以及 運用該一致性測量結果以修改製程,俾形成一具 有預期一致性剖面之銅層,以增加後續化學機械式平92225.ptd 第35頁 200301947 六、申請專利範圍 面 4匕(chemical mechanical planarizing, CMP)之平 面化。 3 2 .如申請專利範圍第3 1項之方法,其中,測量該工件上 銅種晶層之一致性包括決定工件上之沉積圖案。 3 3 .如申請專利範圍第3 2項之方法,其中,決定該工件上 之沉積圖案包括決定中心薄/厚沉積圖案,及決定該工 件中心與邊緣之厚度差的大小。 3 4 .如申請專利範圍第3 1項之方法,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 _之銅層包括將該一致性測量結果前饋至一電鍍製程工 具,以修改陰極陽極間距、陽極電源設定、陽極電流 設定、陽極波形設定及電鍍沉積時間之至少一者,進 而形成該具有預期之一致性剖面之銅層。 3 5 .如申請專利範圍第3 2項之方法,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括將該一致性測量結果前饋至一電鍍製程工 具,以修改陰極陽極間距、陽極電源設定、陽極電流 設定、陽極波形設定及電鍍沉積時間之至少一者,進 而形成該具有預期之一致性剖面之銅層。 $6 .如申請專利範圍第3 3項之方法,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括將該一致性測量結果前饋至一電鍍製程工 具,以修改陰極陽極間距、陽極電源設定、陽極電流 設定、陽極波形設定及電鍍沉積時間之至少一者,進92225.ptd 第36頁 200301947 六、申請專利範圍 而形成該具有預期之一致性剖面之銅層。 3 7 .如申請專利範圍第3 1項之方法,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括使用一進級製程工具以前饋該一致性測量 結果至電鍍製程工具。 3 8 .如申請專利範圍第3 2項之方法,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括使用一進級製程工具以前饋該一致性測量 結果至電鍍製程工具。 3 9 .如申請專利範圍第3 3項之方法,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括使用一進級製程工具以前饋該一致性測量 結果至電鍍製程工具。 4 0 .如申請專利範圍第3 4項之方法,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層包括使用一進級製程工具以前饋該一致性測量 結果至該電鍍製程工具。 4 1. 一種系統,包括: 一工具,用以在工件上形成一銅種晶層; 一工具,用以測量該工件上銅種晶層之一致性; 以及 一控制器,用以運用該一致性測量結果以修改製 程,俾形成一具有預期一致性剖面之銅層,以增加後 續平面化過程之平面化。92225.ptd 第37頁 200301947 六、申請專利範圍 4 2 .如申請專利範圍第4 1項之系統,其中,用以測量該工 件上銅種晶層之一致性之工具可決定工件上之沉積圖 案。 4 3 .如申請專利範圍第4 2項之系統,其中,用以決定該工 件上之沉積圖案之工具可決定中心薄/厚沉積圖案,及 決定該工件中心與邊緣之厚度差的大小。 4 4.如申請專利範圍第4 1項之系統,其中,用以運用該一 致性測量結果以修改製程,俾形成該具有預期一致性 剖面之銅層之控制器可將該一致性測量結果前饋至一 _ 電鍍製程工具,以修改陰極陽極間距、陽極電源設 定、陽極電流設定、陽極波形設定及電鍍沉積時間之 至少一者,進而形成該具有預期之一致性剖面之銅 層。 4 5 .如申請專利範圍第4 2項之系統,其中,用以運用該一 致性測量結果以修改製程,俾形成該具有預期一致性 剖面之銅層之控制器可將該一致性測量結果前饋至一 電鍍製程工具,以修改陰極陽極間距、陽極電源設 定、陽極電流設定、陽極波形設定及電鍍沉積時間之 至少一者,進而形成該具有預期之一致性剖面之銅 層 4 6 .如申請專利範圍第4 3項之系統,其中,用以運用該一 致性測量結果以修改製程,俾形成該具有預期一致性 剖面之銅層之控制器可將一致性測量結果前饋至一電 鍍製程工具,以修改陰極陽極間距、陽極電源設定、92225.ptd 第38頁 200301947 六、申請專利範圍 陽極電流設定、陽極波形設定及電鍍沉積時間之至少 一者,進而形成該具有預期之一致性剖面之銅層。 47.如申請專利範圍第41項之系統,其中,用以運用該一 致性測量結果以修改製程,俾形成該具有預期一致性 剖面之銅層之控制器可使用一進級製程工具以前饋該 一致性測量結果至電鍍製程工具。 4 8 .如申請專利範圍第4 2項之系統,其中,用以運用該一 致性測量結果以修改製程,俾形成該具有預期一致性 剖面之銅層之控制器可使用一進級製程工具以前饋該 一致性測量結果至電鍍製程工具。 4 9 .如申請專利範圍第4 3項之系統,其中,用以運用該一 致性測量結果以修改製程,俾形成該具有預期一致性 剖面之銅層之控制器可使用一進級製程工具以前饋該 一致性測量結果至電鍍製程工具。 5 〇 .如申請專利範圍第4 4項之系統,其中,用以運用該一 致性測量結果以修改製程,俾形成該具有預期一致性 剖面之銅層之控制器可使用一進級製程工具以前饋該 一致性測量結果至該電鍍製程工具。 5 1 . —種裝置,包括: 在工件上形成一銅種晶層之手段; 測量該工件上銅種晶層之一致性之手段;以及 運用該一致性測量結果以修改製程,俾形成一具 有預期一致性剖面之銅層,以增加後續平面化過程之 平面化之手段。92225.ptd 第39頁 20030194792225.ptd 第40頁 200301947 六、申請專利範圍 極電流設定、陽極波形設定及電鐘沉積時間之至少一 者,進而形成該具有預期之一致性剖面之銅層之手 段。 5 7 .如申請專利範圍第5 1項之裝置,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層之手段包括使用一進級製程工具以前饋該一致 性測量結果至電鍍製程工具之手段。 5 8 .如申請專利範圍第5 2項之裝置,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層之手段包括使用一進級製程工具以前饋該一致 性測量結果至電鍍製程工具之手段。 5 9 .如申請專利範圍第5 3項之裝置,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層之手段包括使用一進級製程工具以前饋該一致 性測量結果至電鍍製程工具之手段。 6 0 .如申請專利範圍第5 4項之裝置,其中,運用該一致性 測量結果以修改製程,俾形成該具有預期一致性剖面 之銅層之手段包括使用一進級製程工具以前饋該一致 性測量結果至該電鍍製程工具之手段。92225.ptd 第41頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/044,641 US6630360B2 (en) | 2002-01-10 | 2002-01-10 | Advanced process control (APC) of copper thickness for chemical mechanical planarization (CMP) optimization |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW200301947A true TW200301947A (en) | 2003-07-16 |
Family
ID=21933489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091135513A TW200301947A (en) | 2002-01-10 | 2002-12-09 | Advanced process control (APC) of copper thickness for chemical mechanical planarization (CMP) optimization |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6630360B2 (zh) |
| AU (1) | AU2002367053A1 (zh) |
| TW (1) | TW200301947A (zh) |
| WO (1) | WO2003060990A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI739906B (zh) * | 2016-10-18 | 2021-09-21 | 日商荏原製作所股份有限公司 | 基板處理控制系統、基板處理控制方法、以及程式 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040115340A1 (en) * | 2001-05-31 | 2004-06-17 | Surfect Technologies, Inc. | Coated and magnetic particles and applications thereof |
| US20060011487A1 (en) * | 2001-05-31 | 2006-01-19 | Surfect Technologies, Inc. | Submicron and nano size particle encapsulation by electrochemical process and apparatus |
| WO2004048038A1 (en) * | 2002-11-22 | 2004-06-10 | Applied Materials Inc. | Methods and apparatus for polishing control |
| US20060049038A1 (en) * | 2003-02-12 | 2006-03-09 | Surfect Technologies, Inc. | Dynamic profile anode |
| JP2005015885A (ja) * | 2003-06-27 | 2005-01-20 | Ebara Corp | 基板処理方法及び装置 |
| WO2005076977A2 (en) * | 2004-02-04 | 2005-08-25 | Surfect Technologies, Inc. | Plating apparatus and method |
| DE102004009516B4 (de) * | 2004-02-27 | 2010-04-22 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren und System zum Steuern eines Produktparameters eines Schaltungselements |
| US6980873B2 (en) | 2004-04-23 | 2005-12-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for real-time fault detection, classification, and correction in a semiconductor manufacturing environment |
| US7437404B2 (en) | 2004-05-20 | 2008-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for improving equipment communication in semiconductor manufacturing equipment |
| KR100699856B1 (ko) * | 2005-07-29 | 2007-03-27 | 삼성전자주식회사 | 반도체소자를 제조하는 공정의 제어시스템 및 이를 이용한제어방법 |
| KR100836501B1 (ko) * | 2005-10-11 | 2008-06-09 | 동부일렉트로닉스 주식회사 | 반도체 소자의 박막 제조 장비 |
| US7930058B2 (en) * | 2006-01-30 | 2011-04-19 | Memc Electronic Materials, Inc. | Nanotopography control and optimization using feedback from warp data |
| US7736913B2 (en) * | 2006-04-04 | 2010-06-15 | Solopower, Inc. | Composition control for photovoltaic thin film manufacturing |
| US20070227633A1 (en) * | 2006-04-04 | 2007-10-04 | Basol Bulent M | Composition control for roll-to-roll processed photovoltaic films |
| US7667835B2 (en) * | 2006-08-28 | 2010-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and method for preventing copper peeling in ECP |
| US7605078B2 (en) * | 2006-09-29 | 2009-10-20 | Tokyo Electron Limited | Integration of a variable thickness copper seed layer in copper metallization |
| US7534725B2 (en) | 2007-03-21 | 2009-05-19 | Taiwan Semiconductor Manufacturing Company | Advanced process control for semiconductor processing |
| DE102007025706B4 (de) * | 2007-06-01 | 2011-07-07 | Schott Ag, 55122 | Verfahren zum Beschichten eines Werkstücks |
| DE102007030052B4 (de) | 2007-06-29 | 2015-10-01 | Advanced Micro Devices, Inc. | Automatische Abscheideprofilzielsteuerung |
| DE102007035833B3 (de) * | 2007-07-31 | 2009-03-12 | Advanced Micro Devices, Inc., Sunnyvale | Fortgeschrittene automatische Abscheideprofilzielsteuerung und Kontrolle durch Anwendung von fortgeschrittener Polierendpunktsystemrückkopplung |
| US8129279B2 (en) * | 2008-10-13 | 2012-03-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chemical mechanical polish process control for improvement in within-wafer thickness uniformity |
| US20110195636A1 (en) * | 2010-02-11 | 2011-08-11 | United Microelectronics Corporation | Method for Controlling Polishing Wafer |
| US20130241075A1 (en) * | 2012-03-13 | 2013-09-19 | Macronix International Co., Ltd. | Contact or via critical dimension control with novel closed loop control system in chemical mechanical planarization process |
| US9733628B2 (en) * | 2014-08-13 | 2017-08-15 | Honeywell International Inc. | System and method for advanced process control |
| JP7358251B2 (ja) * | 2020-01-17 | 2023-10-10 | 株式会社荏原製作所 | めっき支援システム、めっき支援装置、めっき支援プログラムおよびめっき実施条件決定方法 |
| CN112666789B (zh) * | 2020-12-02 | 2024-05-24 | 湖南普照信息材料有限公司 | 一种衰减型高均匀的相移光掩膜坯料及其制备方法 |
| US12205844B2 (en) * | 2021-04-08 | 2025-01-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Plasma control method in semiconductor wafer fabrication |
| US12265379B2 (en) * | 2022-05-05 | 2025-04-01 | Applied Materials, Inc. | Methods and mechanisms for adjusting film deposition parameters during substrate manufacturing |
| CN117144436B (zh) * | 2023-10-31 | 2024-01-26 | 南通赛可特电子有限公司 | 提升镀铜均匀性的镀铜工艺优化方法及装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4648944A (en) | 1985-07-18 | 1987-03-10 | Martin Marietta Corporation | Apparatus and method for controlling plating induced stress in electroforming and electroplating processes |
| US4949671A (en) | 1985-10-24 | 1990-08-21 | Texas Instruments Incorporated | Processing apparatus and method |
| US5138973A (en) | 1987-07-16 | 1992-08-18 | Texas Instruments Incorporated | Wafer processing apparatus having independently controllable energy sources |
| US4902398A (en) | 1988-04-27 | 1990-02-20 | American Thim Film Laboratories, Inc. | Computer program for vacuum coating systems |
| US4988533A (en) | 1988-05-27 | 1991-01-29 | Texas Instruments Incorporated | Method for deposition of silicon oxide on a wafer |
| US5135636A (en) | 1990-10-12 | 1992-08-04 | Microelectronics And Computer Technology Corporation | Electroplating method |
| US5684713A (en) | 1993-06-30 | 1997-11-04 | Massachusetts Institute Of Technology | Method and apparatus for the recursive design of physical structures |
| JP3194823B2 (ja) | 1993-09-17 | 2001-08-06 | 富士通株式会社 | Cadライブラリモデルの作成装置 |
| US5605615A (en) * | 1994-12-05 | 1997-02-25 | Motorola, Inc. | Method and apparatus for plating metals |
| KR0182006B1 (ko) | 1995-11-10 | 1999-04-15 | 김광호 | 반도체 패키지 장치 및 몰딩물질에 의해 발생하는 기생용량의 산출방법 |
| US6162488A (en) | 1996-05-14 | 2000-12-19 | Boston University | Method for closed loop control of chemical vapor deposition process |
| US5989397A (en) | 1996-11-12 | 1999-11-23 | The United States Of America As Represented By The Secretary Of The Air Force | Gradient multilayer film generation process control |
| AUPO473297A0 (en) | 1997-01-22 | 1997-02-20 | Industrial Automation Services Pty Ltd | Coating thickness control |
| US6174425B1 (en) | 1997-05-14 | 2001-01-16 | Motorola, Inc. | Process for depositing a layer of material over a substrate |
| US5999886A (en) | 1997-09-05 | 1999-12-07 | Advanced Micro Devices, Inc. | Measurement system for detecting chemical species within a semiconductor processing device chamber |
| US6151532A (en) | 1998-03-03 | 2000-11-21 | Lam Research Corporation | Method and apparatus for predicting plasma-process surface profiles |
| US6200450B1 (en) * | 1998-03-30 | 2001-03-13 | Wen Hua Hui | Method and apparatus for depositing Ni-Fe-W-P alloys |
| US6074544A (en) * | 1998-07-22 | 2000-06-13 | Novellus Systems, Inc. | Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer |
| US7020537B2 (en) | 1999-04-13 | 2006-03-28 | Semitool, Inc. | Tuning electrodes used in a reactor for electrochemically processing a microelectronic workpiece |
| US6297155B1 (en) * | 1999-05-03 | 2001-10-02 | Motorola Inc. | Method for forming a copper layer over a semiconductor wafer |
| US6231743B1 (en) | 2000-01-03 | 2001-05-15 | Motorola, Inc. | Method for forming a semiconductor device |
| US6428673B1 (en) * | 2000-07-08 | 2002-08-06 | Semitool, Inc. | Apparatus and method for electrochemical processing of a microelectronic workpiece, capable of modifying processing based on metrology |
-
2002
- 2002-01-10 US US10/044,641 patent/US6630360B2/en not_active Expired - Lifetime
- 2002-09-12 AU AU2002367053A patent/AU2002367053A1/en not_active Abandoned
- 2002-09-12 WO PCT/US2002/028982 patent/WO2003060990A1/en not_active Ceased
- 2002-12-09 TW TW091135513A patent/TW200301947A/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI739906B (zh) * | 2016-10-18 | 2021-09-21 | 日商荏原製作所股份有限公司 | 基板處理控制系統、基板處理控制方法、以及程式 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2002367053A1 (en) | 2003-07-30 |
| US6630360B2 (en) | 2003-10-07 |
| US20030129774A1 (en) | 2003-07-10 |
| WO2003060990A1 (en) | 2003-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW200301947A (en) | Advanced process control (APC) of copper thickness for chemical mechanical planarization (CMP) optimization | |
| TW516078B (en) | Method and apparatus for modeling thickness profiles and controlling subsequent etch process | |
| US7722436B2 (en) | Run-to-run control of backside pressure for CMP radial uniformity optimization based on center-to-edge model | |
| US8005634B2 (en) | Copper wiring module control | |
| US20020199082A1 (en) | Method, system and medium for process control for the matching of tools, chambers and/or other semiconductor-related entities | |
| TWI308703B (en) | Method for performing probability constrained optimization in electrical fabrication control and related system | |
| US7878882B2 (en) | Advanced workpiece finishing | |
| TWI498962B (zh) | 半導體製造設備、半導體裝置製造方法及電子裝置製造方法 | |
| JP2002141319A (ja) | ウェーハの研磨時間制御方法及びこれを利用したウェーハの研磨方法 | |
| US6912437B2 (en) | Method and apparatus for controlling a fabrication process based on a measured electrical characteristic | |
| US9031687B2 (en) | Method for predicting worked shape, method for determining working conditions, working method, working system, semiconductor device manufacturing method, computer program and computer program storage medium | |
| US7037172B1 (en) | Advanced wafer planarizing | |
| TW201033844A (en) | Advanced process control method and system | |
| US7076321B2 (en) | Method and system for dynamically adjusting metrology sampling based upon available metrology capacity | |
| CN110071041B (zh) | 浅沟槽隔离结构的制备方法、化学机械研磨方法及系统 | |
| US20230325751A1 (en) | Shared Data Induced Quality Control For A Chemical Mechanical Planarization Process | |
| CN100366386C (zh) | 用于控制衬底的化学机械式抛光的方法及装置 | |
| US6514865B1 (en) | Method of reducing interlayer dielectric thickness variation feeding into a planarization process | |
| CN112926821A (zh) | 一种基于制程能力指数预测晶圆良率的方法 | |
| CN105448817B (zh) | 一种电化学抛光金属互连晶圆结构的方法 | |
| US20050067290A1 (en) | Method and system for automatically controlling a current distribution of a multi-anode arrangement during the plating of a metal on a substrate surface | |
| US7575501B1 (en) | Advanced workpiece finishing | |
| US6969672B1 (en) | Method and apparatus for controlling a thickness of a conductive layer in a semiconductor manufacturing operation | |
| JP2009160691A (ja) | 研磨制御システム、研磨制御プログラム及び半導体装置の製造方法 | |
| US6500681B1 (en) | Run-to-run etch control by feeding forward measured metal thickness |