TW200301924A - Semiconductor film and method of forming the same, and semiconductor device and display apparatus using the semiconductor film - Google Patents
Semiconductor film and method of forming the same, and semiconductor device and display apparatus using the semiconductor film Download PDFInfo
- Publication number
- TW200301924A TW200301924A TW091133720A TW91133720A TW200301924A TW 200301924 A TW200301924 A TW 200301924A TW 091133720 A TW091133720 A TW 091133720A TW 91133720 A TW91133720 A TW 91133720A TW 200301924 A TW200301924 A TW 200301924A
- Authority
- TW
- Taiwan
- Prior art keywords
- thin film
- semiconductor thin
- film
- patent application
- crystal
- Prior art date
Links
Classifications
-
- H10P14/20—
-
- H10P14/24—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H10P14/2922—
-
- H10P14/3411—
-
- H10P14/3456—
-
- H10P14/3466—
-
- H10P14/3806—
-
- H10P14/3816—
Landscapes
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
200301924 ⑴ 狄、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 技術領域 本發明係關於一種形成多晶半導體薄膜的方法,以及關 於使用該方法製造一半導體裝置及一顯示裝置。更明確地 說,本發明係關於一種在非單晶絕緣膜或非單晶絕緣基板 上形成具有少量晶體缺陷的多晶半導體薄膜的方法。該多 晶半導體薄膜係利用在非晶體半導體薄膜上施加熱能及 光能(極強的輻射)。同時本發明係關於一種半導體裝置 (例如,液晶驅動器、半導體記憶體、半導體邏輯電路及 類似的裝置),其包括利用該方法所構成的多晶半導體薄 膜。而且本發明關於一種顯示裝置,其包括該半導體裝置。 先前技術 依照慣例,已經有一種熟知的方法可利用施加能量的方 式,對位於非單晶絕緣膜或基板上的非晶體半導體薄膜進 行晶4匕。 此方法的其中一種範例發表於TECHNICAL REPORT OF IEICE (the Institute of Electronics, Information and Communication Engineers),Vol.100, No· 2, ED2000-14 (2000 年 4 月)第 27-32 頁 (後面將稱為習用範例1)。明確地說,其係利用PE-CVD(電 漿增強式化學氣相沉積)在玻璃基板上形成厚度為45-5 0 nm的非晶矽薄膜,然後以準分子雷射照射該非晶矽薄 膜,因而便可將該薄膜晶化成具有700 nm晶粒尺寸的多 晶矽薄膜。在習用範例1中,當將利用此方法所形成的多 晶矽薄膜用於製造薄膜電晶體(TFT)時,可將移動率改良 200301924 發_說明續頁 (2) 至高達 320 cm2/V-sec。 在曰本專利特許公開申請案第2000- 1 503 82號中發表一 種晶化的方法(後面將稱為習用範例2)。明確地說,該方 法係將催化性物質引入非晶矽薄膜的表面中,以熱處理的 方式對所產生的非晶矽薄膜進行晶化,然後再以雷射光照 射,因而便可取得改良結晶性的多晶矽薄膜。 圖7所示的係一用以解釋習用範例2中所述的晶化方法 之概略圖。 在習用範例2的方法中,會利用PE-CVD在玻璃基板1上 形成厚度為1 〇〇 nm的非晶矽薄膜2,然後在非晶矽薄膜2 之上形成厚度約2 nm的氧化矽薄膜3,_以便改良其可濕性。 然後再將含鎳的溶液(其為催化性物質,用以加快晶化 速度)塗敷於氧化矽薄膜3上,隨即進行旋轉及烘乾,以便 在氧化矽薄膜3之上形成溶液薄膜4。 然後,便可在此狀態下,於550°C 溫度下進行4個小時 的退火處理,以晶化該非晶矽薄膜2。 然後,便可以波長為248 nm且能量強度為200-35 0 mJ/cm2的KrF準分子雷射來照射該非晶矽薄膜2,以改良 其結晶性。 在習用範例2的此種晶化方法中,因為已經利用催化性 物質來加快晶化速度,因此可在短時間内於低溫下取得多 晶矽薄膜。 不過,習用範例1的方法具有以下的缺點。以雷射光對 非晶矽薄膜進行照射並無法最佳化,因此會出現直徑為數 200301924 發_說嚷讀i: 微来之晶粒,因而可能會造成含有許多晶粒邊界的多晶矽 薄膜。晶粒邊界就如同一再結合中心,其會對載子提供一 捕陷位準。所以,當利用含有許多晶粒邊界的多晶體來製 造TFT時,該TFT的移動率便會降低。 習用範例1的方法還具有以下的缺點。因為很難以極穩 定的雷射光均勻地照射大面積基板的整個表面,所以難以 形成具均勻結晶性的矽薄膜。 習用範例2的方法具有以下的缺點。在該方法中,係利 用雷射光照射已經被引入催化性物質的矽薄膜2,以改良 其結晶性。但是卻未揭露該雷射光照射的最佳條件。因 此,在利用該方法所形成的矽薄膜中便可能會出現許多晶 體缺陷。 如果利用此具有許多晶體缺陷的矽薄膜來製造半導體 裝置(電晶體)的話(例如,液晶驅動器、半導體記憶體、 半導體邏輯電路及類似的裝置),便會產生各項問題,例 如載子移動率很低、臨界電壓很高以及其它類似的問題。 再者,還會發生下面的問題:在以液晶驅動器所製造而成 的各種半導體裝置(電晶體)之間的載子移動率及臨界電 壓會過度分散,或是其它類似的問題。 發明内容 根據本發明的一項觀點,本發明提供一種半導體薄膜, 其包括在一具有一絕緣面的基板上配備一多晶矽半導體 薄膜。幾乎所有介於構成該多晶半導體薄膜之相鄰晶粒之 間的晶體方位角差都小於ΙΟ0或介於58 °-6 2°範圍之間。 200301924 發嚷隸 00 在本發明的其中一具體實施例中,介於1°-1〇°或58^62^ 範圍之間的相鄰晶粒間的晶體方位角差的比例為〇. 5 -1。 在本發明的其中一具體實施例中,該多晶半導體薄膜係 由石夕所構成的。 根據本發明的另一項觀點,本發明提供一種形成半導體 薄膜的方法,其包括下面的步驟:在一具有一絕緣面的基 板上形成一非晶體半導體薄膜;將用以加速晶化的催化性 物質引入該非晶矽薄膜的表面中;施加第一能量至該非晶 體半導體薄膜以便將其晶化成晶體半導體薄膜;以及施加 第二能量至該晶體半導體薄膜,以便讓幾乎所有介於相鄰 晶粒之間的晶體方位角差都小於1〇Ό或介於58°-6 2°範圍 之間。該晶體半導體薄膜的結晶性會增加,轉變成多晶半 導體薄膜。 在本發明的其中一具體實施例中,該第一能量是熱能, 而該第二能量則是強光。 在本發明的其中一具體實施例中,該強光的能量強度必 須在經過其照射之後,能夠讓在小於1(Τ或58°-62°範圍之 間的相鄰晶粒間的晶體方位角差的比例為最高。 在本發明的其中一具體實施例中,該半導體薄膜係由矽 所構成的。 在本發明的其中一具體實施例中,該催化性物質係從下 面元素所組成的群中選擇出來的金屬:鐵(Fe)、鈷(Co)、 鎳(Ni)、銅(Cu)、鍺(Ge)、鈀(Pd)以及金(An);或是含有 該些金屬中至少一種的化合物;或是該些金屬中至少一種 200301924 (5) 發_訛明續頁 及含有該些金屬中至少一種的化合物的組合。 在本發明的其中一具體實施例中,在該非晶體半導體薄 膜表面中的催化性物質濃度為大於或等於lxlO11 atoms /cm2且小於或等於 lxlO16 atoms /cm2。 在本發明的其中一具體實施例中,該強光為準分子雷射 光。 根據本發明的另一項觀點,本發明提供一種半導體裝 置,其包括上述的半導體薄膜。 根據本發明的另一項觀點,本發明提供一種顯示裝置, 其包括上述的半導體裝置。 因此,本發明於本文所述的部分句下面的優點:其提供 一種形成半導體薄膜的方法,該薄膜具有極少的晶體缺陷 及良好的結晶性;以及提供以該方法製造而成的半導體裝 置及顯示裝置。 只要熟習本技術之專業人士詳讀並瞭解下文中參考附 圖的詳細說明,將可明白本發明的這些及其它優點。 實施方式 本案的發明人非常注意準分子雷射照設的合宜條件,當 藉由在非晶矽薄膜中引入加速用的催化性物質且提高溫 度以便對該非晶矽薄膜進行晶化時,便可以準分子雷射照 射該薄膜,以改良其結晶性。本案發明人經由實驗發現, 如果在適當的條件下以準分子雷射照射晶體半導體薄膜 (其晶化係以引入催化性物質及後續的熱處理等方式來進 行)的話,那麼幾乎所有介於相鄰晶粒之間的晶體方位差 -10 - 200301924 (6) 便都會小於10°或介於58°-62°範圍之間,也就是,結晶性 極佳,晶體缺陷非常的少。 下面將詳細地說明此項實驗。 利用PE-CVD在玻璃基板上形成一厚度為50 nm的非晶 矽薄膜,其中薄膜成長溫度為3 00 °C,並且會使用到SiH4 氣體。 然後,利用噴濺方式在該非晶矽薄膜上形成一層鎳薄 膜,其中在該薄膜表面中的鎳原子濃度介於lxl〇13-5x 1013/cm2之間。 然後,將所產生的非晶矽薄膜於電氣熔爐中以55 0°C的 溫度加熱4個小時。此項熱處理可讓所引入的鎳與該非晶 矽薄膜中的矽進行反應,因而會在該非晶矽薄膜的整個表 面上隨意地形成矽化鎳。接著,該矽化鎳便可充當晶體 核,加快該非晶矽薄膜的晶化速度。該矽化鎳會於橫向移 動,晶化該非晶矽。在矽化鎳通過的地方便會形成結晶矽 薄膜。 隨即,為改良以矽化鎳晶化而成的結晶矽薄膜之結晶 性,必須利用XeCl準分子雷射照射該薄膜,以形成多晶 矽薄膜(為清楚起見,本文將經過熱處理的矽薄膜稱為結 晶矽薄膜,將經過準分子雷射照射的矽薄膜稱為多晶矽薄 膜)。 該準分子雷射(其係用以照射經過熱處理的結晶矽薄 膜,以改良其結晶性)的能量強度之變化範圍介於2 8 0 mJ/cm2-3 8 0 mJ/cm2之間,因此可探尋該準分子雷射能量 200301924 ⑺ 強度之適宜條件。 經過熱處理而取得的結晶矽薄膜以及經過準分子雷射 照射而取得的多晶矽薄膜的晶體方位可以EBSP(電子背 散射繞射圖案)方法來測量。在EBSP方法中,會將電子束 射入欲測量晶體方位的樣本中。利用被該樣本散射後的電 子束之電子背散射(Kikuchi)繞射圖案,便可測量其晶體 方位,其角度精確度在±1°以内。 根據EBSP方法,面積為4 μπιχ12 μιη的矽薄膜可以0·05 μπι的測量間距以電子束進行掃描,便可測量出相鄰的測 量點之間的晶體方位中的角度差(即方位差)。 圖6所示的係經過熱處理之後,結晶矽薄膜中所出現的 方位差數量與晶體方位的關係圖,其已經被轉換成長度。 參考圖6,該方位差長度的分布介於Γ(其為測量精確度 的下限)到約65°之間。在1Q-10°及5 8°-62°範圍間的方位差 長度比較大。 在1°-10Q範圍間的方位差長度會比較大的原因咸信係由 下面所造成。 當該含有被引入的鎳的非晶矽薄膜進行熱處理時,鎳會 與矽進行反應,因而會在該非晶矽薄膜的整個表面上隨意 地形成石夕化錄。所形成的石夕化錄可充當晶體核,用以晶化 該非晶矽薄膜。相對於該基板而、言,晶化係從該晶體核朝 橫向進行。 在以該矽化鎳充當晶體核的晶化中,該非晶矽薄膜中的 晶體會以針狀或柱狀延伸的方式進行成長。在晶體成長過 -12 - 200301924 發瞵說螞續頁 程中, 多小角 比較大 在58 由下面 藉由 生的結 性。 當該 薄膜被 成微小 方位差 方位差 結構係 的晶體 該兩個 下面 性果, 晶矽薄 m J/cm2 1°-10° 表1畔 用經過 晶石夕薄 晶體方位會逐漸改變,以釋放應力。因此,會有許 度的方位差,所以在lQ-l〇Q範圍間的方位差長度會 〇 °-62°範圍間的方位差長度會比較大的原因咸信係 所造成。 對含有被引入之鎳的非晶矽薄膜進行熱處理所產 晶矽薄膜,必須以準分子雷射照射,以改良其結晶 準分子雷射的能量強度很高時,會有部分的結晶矽 局部熔化。當已經熔化的晶體重新晶化後,便會形 的晶粒。該等微小的晶粒便是58°-62°範圍間形成 的主要原因。請注意,研究在58^62^範圍間造成 的晶體結構之後發現,該結構為雙晶結構。該雙晶 由晶體方位相對於<111〉方位旋轉轴旋轉58Q-62Q 以及具有旋轉之前的晶體方位的晶體所構成的。在 晶體間的邊界實質上並不具有再結合中心。 表1所式的係多晶石夕薄膜之方位差長度的測量結晶 其中該準分子雷射(其係用以照射經過熱處理的結 膜)的能量強度之變化範圍介於280 mJ/cm2-380 之間。表1中顯示出三個方位差角區域(即 、58°-62°及Γ-62Q)中的方位差長度。 7的欄(d)顯示的係N通道TFT之移動率,該TFT係利 具各種能量強度範圍的準分子雷射照射產生的多 膜製作而成。 -13 - 200301924 (9) 發_就嗎續頁 表1 ⑻ (b) (c) ⑻ 雷射能 量強度 (mJ/cm2) 方位差長度( Lim) 方位差長度比例 移動率 (cm2/V · sec) 1°-10° 58。-62。 1°-65° 1°-10° 58°-62° 1〇_10。, 58°-62° 380 200 160 1500 0.13 0.11 0.24 - 370 160 170 1300 0.12 0.13 0.25 - 360 210 180 800 0.26 0.23 0.49 180 350 220 220 750 0.29 0.29 0.59 200 340 220 180 790 0.28 0.23 0.51 210 330 390 180 800 0.49 0.23 0.71 220 320 380 20 500 0.76 0.04 0.8 235 310 390 20 570 0.68 0.04 0.72 225 300 500 20 700 0.71 0.03 0.74 220 280 550 20 750 0,73 0.03 0.76 195 0 600 20 800 0.75 0.03 0.78 60
參考表1,當該準分子雷射的能量強度介於280 mJ/cm2-320 mJ/cm2範圍之間時,大部分的方位差都會出 現在Γ- 1 0°範圍之間。咸信當低方位差角相當小的時候, 晶格缺陷的數量便非常少,而移動率便非常高。當該準分 子雷射的能量強度由280 mJ/cm2-3 20 mJ/cm2範圍之間提
高時,方位差長度會縮短,結晶性可獲得改良。進一步地 說,移動率具有隨著結晶性增加而提高的趨勢。 當該準分子雷射的能量強度由320 mJ/cm2-3 3 0 mJ/cm2 範圍之間提高時,介於58°-62°範圍之間的方位差數量會 急速地增加。當準分子雷射的能量強度為3 3 0 mJ/cm2時, 可視為該結晶矽薄膜會從其表面完全地局部熔化至該基 板介面處,並且會開始重新晶化。 當該準分子雷射的能量強度介於3 3 0 mJ/cm2-360 mJ/cm2範圍之間時,大部分的方位差都會出現在1Q-10^或 5 8 範圍之間。在任一種晶體結構中,再結合中心的 -14- 200301924 ⑼ 數量都非常少,因此電氣特性不會降低,因而可獲得極高 的移動率。 當以能量強度為320 mJ/cm2(略低於該結晶矽薄膜會從 其表面完全地局部熔化至該基板介面處時的最低能量強 度,參看表1的情形)的準分子雷射照射多晶矽薄膜時,方 位差長度會非常小,因此可將其視為最高品質。此時的移 動率同樣具有最大值。 當能量強度超過370 mJ/cm2時,方位差角為1°-10°及 5 8 °-62°範圍之間的方位差長度實質上是相同的,反之, 方位差角為1^-62^範圍之間的方位差長度則非常大。其原 因咸信係因為,在該結晶矽完全熔化之後,該結晶矽便會 凝結成非常小的晶體。此時,便會產生許多方位差角不在 10°及5 8°-62°範圍之間的方位差,因此便會形成許多再 結合中心。因此,可將該等再結合中心視為一捕陷位準, 而導致TFT的移動率下降。 根據表1,對移動率為200 cm2/V· sec的TFT來說,最佳 的準分子雷射能量強度係介於300 mJ/cm2-3 5 0 mJ/cm2範 圍之間。當於此條件下以準分子雷射照射進行多晶矽薄膜 的晶化時,大部分的方位差便都會出現在1°-10°或5 8°-62° 範圍之間。 相鄰晶粒間的晶體方位差的比例(P)可以下面的運算式 (1)來表示,而其比例則顯示在上面的表1中。 當該準分子雷射的能量強度介於3 00 mJ/cm2-350 mJ/cm2範圍之間時,在Γ-10°或5 8°-6 2°範圍之間的相鄰晶 200301924 ⑼ 發瞵諫鹌續1 粒間的晶體方位差的比例至少為〇. 5。所以,其比例介於 0.5 - 1之間。 當在1^10°或5 8^62^範圍之間的相鄰晶粒間的晶體方 位差的比例最大時,便可獲得最高的移動率。 misori. (lo-10°) + misori. (58°-62°) 门、 misori. (1°-65°) 其中,P代表在1°-10°或58°-62°範圍之間的相鄰晶粒間的 晶體方位差的比例;111丨5〇1:]1.(1°-10°)代表方位差1()-10<)間 的方位差長度;111丨5〇1:丨.(58°-6 2())代表方位差58°-62°間的 方位差長度;而misori.(l°-65Q)代表方位差Γ-65°間的方 位差長度。 接下來,將藉由特定的範例並參考所附圖式來說明根據 本發明用以形成多晶半導體薄膜的方法。不過,本發明並 不受限於下面的範例1至4。 (範例1) 圖1所示的係一剖面圖,用以解釋根據本發明範例1形成 晶體半導體薄膜的方法。 利用PE-CVD在玻璃基板11的整個表面上形成一厚度為 5 0 nm的非晶矽薄膜12。以SiH4氣體作為材料氣體用以形 成薄膜,而基板溫度為300 °C。 然後,藉由噴濺方法來沉積鎳(Ni),在該非晶矽薄膜12 的整個表面上形成一層鎳薄膜1 3。在範例1中,鎳薄膜1 3 中的鎳原子濃度為lxl〇13/cm2。 然後,便利用電氣熔爐進行熱處理。舉例來說,該熱處 -16 - 200301924 ⑼ 理的條件為:溫度550°C,進行4個小時。該項熱處理可讓 鎳薄膜13中的鎳與該非晶矽薄膜12中的矽進行反應,因而 會形成矽化鎳。接著,以該矽化鎳充當晶體核,從而進行 晶化。 然後,以XeCl準分子雷射照射經由加溫而被晶化的矽薄 膜12,從而改良其結晶性。此時,該準分子雷射的能量強 度係設定在300-350 mJ/cm2範圍之間。 利用上述的步驟,便可形成一種多晶矽薄膜,使得幾乎 所有介於相鄰晶粒之間的晶體方位角差都小於1 〇°或介於 58°-62°範圍之間。 (範例2) ' 圖2A及2B所示的係一剖面圖,用以解釋根據本發明範 例2形成晶體半導體薄膜的方法。 如圖2A所示,利用PE-CVD及SiH4氣體,在玻璃基板11 的整個表面上形成一厚度為50 nm的非晶矽薄膜12/ 然後,在整個非晶矽薄膜1 2之上形成一厚度為1 0 0 nm 的Si02薄膜14。然後,利用RIE方法移除預設部份的Si02 薄膜1 4,然後利用該部分作為催化性物質引入區1 5。舉例 來說,該催化性物質引入區1 5的形狀為1 0 μιη寬的線形。 然後,如圖2Β所示,利用噴濺方法,在該Si02薄膜14 之上形成一鎳薄膜1 3。在範例2中,鎳薄膜1 3中的鎳原子 濃度為 5x 1013/cm2。 然後,便利用電氣熔爐進行熱處理。該熱處理的條件 為:溫度55 (TC,進行4個小時。該項熱處理可讓催化性物 (13) 200301924
而會形成石夕化錄。接著,以該石夕 質弓丨入區15中的_非,“夕薄膜12中…行反應,因 晶化。相對於該基板表面而言, 鎳充當晶體核’從而進 . 該矽化鎳會於橫向移 動’以便讓該非晶矽薄膜1 2中的石々、各 的石夕進行晶化。在被移動中 的石夕化錄掃過的地方便會形成結θ 一 、、口日日夕薄膜。 然後,從經由加熱而變成处a 交战、、,口日日石夕的矽薄膜12中移除該
Si〇2 薄膜 14。 然後,以XeCl準分子雷射照射爷一 、 落石夕溽獏1 2,從而改良其 結晶性。此^ ’該準为子雷射的能暑私 J月匕里強度係設定在300-350 mj/cm2範圍之間。 利用上述的步驟’便可形成_種 檀夕晶矽薄膜,使得幾乎 所有介於相鄰晶粒之間的晶體方位辛 位角差都小於10。或介於 5 8。_62。範圍之間。 (範例3) 3所示的係一剖面圖,用以解摆 圖3 解釋根據本發明範例3形成 +導體薄膜的方法。 剎用PE-CVD在玻璃基板11的整個志二 利用 一 疋個表面上形成一厚度為 5η πτη的非晶石夕薄膜12。以SiH4f}掷仏从 50 nm 4虱體作為材料氣體用以形 成薄勝;,而基板溫度為3 0 0 C。 站怂,藉由噴濺方法來沉積鎳fXN、- 然後 (Nl),在該非晶矽薄膜12 的致個表面上形成一層鎳薄膜13。力铲, 的整1U 在靶例3中,鎳薄膜1 3 中的絲原子濃度為lxl〇13/cm2。 然後,便利用電氣溶爐進行熱處理。舉例來說,該熱處 理的條件為:溫度…。C,進行4個小時。該項熱處理可讓 -18- 200301924 (14) 鎳薄膜13中的鎳與該非晶矽薄膜12中的矽進行反應,因而 會形成矽化鎳。接著,以該矽化鎳充當晶體核,從而進行 晶化。 然後,便進行高溫熱處理(900- 1 000 °C ),從而改良其結 晶性。該高溫熱處理係希望施加熱能於非晶矽薄膜1 2中, 用以取代雷射能量,以便改良其結晶性。該高溫熱處理並 不會將矽熔化。所得到的方位差分布實質上就如同被能量 強度300 mJ/cm2-320 mJ/cm2的準分子雷射照射過的多晶 矽薄膜的方位差分布。 利用上述的步驟,便可形成一種多晶矽薄膜,使得幾乎 所有介於相鄰晶粒之間的晶體方位氮差都小於1 〇°或介於 5 8 ° - 6 2 °範圍之間。 (範例4) 圖4所示的係一剖面圖,用以解釋根據本發明範例4製造 半導體裝置的方法。 在範例4中,會使用範例1至3中任一範例所述的結晶矽 薄膜來形成該半導體裝置,例如薄膜電晶體或類似的裝 置。範例4中所製造的半導體裝置可用於液晶驅動器、半 導體記憶體、半導體邏輯電路或類似的裝置中。 下面將參考圖4,對範例4作明確的說明。 使用範例1至3中任一範例所述的製造晶體半導體薄膜 的方法,在玻璃基板2 1上形成一多晶矽薄膜。然後,利用 CF4氣體及〇2氣體,以RIE方法對該多晶矽薄膜進行圖案 處理,使其變成預設的形狀,因而會形成一島狀的多晶矽 -19 - 200301924 發瑪續頁 薄膜22。然後,利用TEOS(四乙基正硅酸酯)氣體及03 氣 體對該具有多晶矽薄膜22的整個基板表面進行電漿式 CVD,從而形成一閘極Si02薄膜23。 然後,利用噴濺方法,在已經形成該閘極Si02薄膜23 的玻璃基板21上形成一 WSi2層。然後,利用CF4氣體及02 氣體,以RIE方法對該結晶矽薄膜22的實質中央部分進行 蝕刻,以便產生一種圖案可使得該WSi2層僅會殘留在該 實質中央部分上。因此,便可形成一 WSi2多晶閘極電極 24。 然後,藉由離子摻雜方法將雜質引入該結晶矽薄膜22 之中,以便形成薄膜電晶體的源極與汲極區。在範例4中, 當引入雜質時,係以上述的WSi2多晶閘極電極24當作光 罩。因此,可將雜質引入具備WSi2多晶閘極電極24的部 分以外的結晶矽薄膜22之中。當形成η型電晶體時,所引 入的雜質為磷(Ρ)。當形成Ρ型電晶_體時,所引入的雜質為 爛(Β)。 然後,利用TEOS氣體及03 氣體,以電漿式CVD方法在 該玻璃基板21的整個表面上形成一層Si 02薄膜25。然後, 利用CF4氣體及CHF3氣體,以RIE方法在部分的結晶矽薄 膜2 2之中形成接觸孔2 6,作為源極與汲極區。 然後,利用噴濺方法在整個基板表面上沉積鋁。然後, 利用BC13氣體及Cl2氣體,以RIE方法形成鋁導體27,其 可透過Si02薄膜25中的接觸孔26與結晶矽薄膜22產生電 性連接。 -20 - 200301924 發瞵諕躅磺買 (16) 然後,利用SiH4氣體、ΝΑ氣體或n2氣體,以電漿式CVD 方法在整個基板表面上形成一 s iN保護薄膜2 8。然後,利 用CF4氣體及CHF3氣體’對一部份的SiN保護薄膜28進行 蝕刻,以便形成一穿透孔29,其可電性連接至鋁導體27。 因此,便可完成半導體裝置,其包括半導體電晶體、電阻 器、電容器及類似的裝置。 (範例5) 圖5A及5B所示的係一剖面圖,用以解釋製造包含根據 範例4之半導體裝置的顯示裝置的方法。 範例5說明的是一種用以製造顯示裝置(例如液晶顯示 器裝置或類似的裝置)的方法’該顯示裝置包括以相同於 範例4中所述之方法製造而成的半導體裝置。 下面將參考圖5 A及5 B來說明範例5。 根據範例4的方法’會在絕緣基板2 1 (例如玻璃基板)上 製造一半導體裝置。請注意,在範例4及5中,相同的元件 符號代表相同的部件,而對於該絕緣基板2 1上的半導體裝 置之每個部件則不再詳細說明。 然後,在已經具備SiN保護薄膜28的整個基板表面上形 成一 ITO薄膜。然後,利用HC1氣體及FeCl3氣體,對所產 生的結構進行餘刻圖案處理,以形成像素電極3 〇,其可透 過SiN保護薄膜28中的穿透孔29電性連接至該半導體裝 置的鋁導體27。 / 然後,利用Sih氣體、NH3氣體或n2氣體,以電漿式CVD 方法在整個基板表面上形成一 SiN薄膜31。進一步,可利 (17) 200301924
一聚亞醯胺薄膜 使其可當作校準 用滕版印刷方法在該SiN薄膜3〗上形成 32。對該聚亞醯胺薄膜32進行摩擦處理 薄膜。
相反地’ h圖5B所示,藉由熱壓縮黏著的方式,將具有 R(紅)、G(綠)及B(藍)感光樹脂薄膜的薄膜轉印至另一個 玻璃純41中。以微影㈣法對所產生的結構進行圖案處 理。接著’在該等R、MB感光區之間形成黑㈣部分(用 以阻隔光線)》因此,便可製造出彩色濾光片〇。 利用噴濺方法在該彩色濾光片42的整個表面上形成一 ITO薄膜(反電極43)。利㈣版印刷方*在該反電極43上 形成一聚亞醯胺薄膜44,隨即進行摩·擦處理。
該含有彩色渡光片42及類似結構的玻續基板“(圖Μ) 以及該含有該半導體裝置及類似裝置的玻填基板η(圖 5A)可以密封樹脂相互黏接,其中,該兩個基板ο及η之 經過摩擦的面係相互面對。此時,該兩個破璃基板似Μ 之間會分布著球狀的二氧化矽顆粒,因此玻璃基板以及^ 兩者之間的間隔非常均勻。在該兩個玻璃基板41及21之間 的空間中射入液晶(顯示媒介),然後在每一個玻璃基板4] 及2 1的外側上黏貼一偏光板。將驅動IC及類似的元件安置 於該兩個玻璃基板41及21的周圍,因此,便完成了 一液晶 顯示器。 接著,將說明本發明的範_。 在範例1至3中,構成該半導體薄膜的基板是玻璃基板或 石英基板。不過,可以利用含有一 Sl〇2薄膜及一 siN薄膜 -22· 200301924 發嚷m嗎續i (18) 之石夕晶圓作為該基板。 在範例1至3中,係以矽薄膜作為以本發明之方法製作而 成的半導體薄膜之特定範例。根據本發明之製造晶體半導 體薄膜的方法並不限於矽薄膜,其亦能應用於SiGe薄膜及 類似的薄膜中。
在範例1至3中,係利用SiH4氣體以PE-CVD方法形成一 非晶矽薄膜。不過,亦可使用其它的方法,例如利用Si2H6 氣體以低壓C VD來進行、以噴濺方法來進行及以類似的方 法來進行。 在範例1至3中,該半導體薄膜的厚度為50 nm。不過, 根據本發明用以形成半導體薄膜的方法亦可應用於形成 厚度介於50-150 nm之間的半導體薄膜。
在範例1至3中,係利用噴濺方法,以沉積的方式將鎳引 入作為催化性物質。不過,亦可使用其它的方法,例如真 空沉積法、電鍍法、離子摻雜法、CVD法、旋塗法及類似 的方法。當利用旋塗方法來引入催化性物質時,含有該催 化性物質之溶液較合宜的係包含從下面各物所組成的群 中選擇出來的溶劑:水、甲醇、乙醇、η型-丙烷以及丙酮。 當以鎳作為催化性物質時,便可將醋酸鎳溶解於上述的溶 劑中,然後便可將所產生的溶劑塗敷於絕緣基板或非晶矽 薄膜之上。 在範例1至3中,係利用鎳作為催化性物質,以加速晶 化。不過,亦可使用下面的催化性物質:從下面元素所組 成的群中選擇出來的金屬,鐵(Fe)、鈷(Co)、鎳(Ni)、銅 -23 - 200301924 (19) 發《說瞵續1 (Cu)、錯(Ge)、I巴(Pd)以及金(Au);或是含有該些金屬中 至少一種的化合物;或是該些金屬中至少一種及含有該些 金屬中至少一種的化合物的組合。 用以照射半導體薄膜的雷射範例包括··波長區對應於紫 外光的準分子雷射以及波長區對應於可見光•紫外光的 YAG雷射。可依照半導體薄膜的種類及厚度來選用該些雷 射。舉例來說,因為矽對於紫外光的吸收係數非常高,所 以適合使用波長區對應於紫外光的準分子雷射來熔化一 薄的矽薄膜。因為矽對於可見光•紫外光的吸收係數非常 低,所以適合使用波長區對應於可見光•紫外光的YAG 雷射來熔化一厚的矽薄膜。在範例1至3中,因為該矽薄膜 的厚度為50 nm的薄膜,因此適合使用準分子雷射。 如上所述,本發明的半導體薄膜係以下面的步驟形成: 在一具有一絕緣面的基板上形成一非晶體半導體薄膜;將 用以加速晶化的催化性物質引入該非晶矽薄膜的表面 中;施加第一能量至該非晶體半導體薄膜以便將其晶化; 以及施加第二能量至該晶體半導體薄膜,以便讓幾乎所有 介於相鄰晶粒之間的晶體方位角差都小於1 〇°或介於 5 8 ° - 6 2 °範圍之間,其中,該晶體半導體薄膜的結晶性會 增加,轉變成多晶半導體薄膜。因此,可形成一種具極少 量缺陷的多晶半導體薄膜’使得幾乎所有介於相鄰晶粒之 間的晶體方位角差都小於1 〇 °或介於5 8 ° - 6 2 °範圍之間。此 具改良結晶性之半導體薄膜可用於半導體裝置(例如TFT) 中,從而可提供一種具較高效能的半導體裝置。 -24- 200301924 (20) I發_訛螞續頁 熟習本技術的人士應明白本發明的各種修改並且容易 對其進行修改,而不會脫離本發明的範疇與精神。因此, 隨附的申請專利範圍並不希望受限於本文中提供的說明 中,而應對該等申請專利範圍作廣泛的解釋。 圖式簡單說明 圖1所示的係一剖面圖,用以解釋根據本發明範例1形成 晶體半導體薄膜的方法。 圖2A及2B所示的係一剖面圖,用以解釋根據本發明範 例2形成晶體半導體薄膜的方法。 圖3所示的係一剖面圖,用以解釋根據本發明範例3形成 晶體半導體薄膜的方法。 - 圖4所示的係一剖面圖,用以解釋根據本發明範例4形成 半導體裝置的方法。 圖5A及5B所示的係一剖面圖,用以解釋製造包含根據 範例4之半導體裝置的顯示裝置的方法。 圖6所示的係經過熱處理之後,結晶矽薄膜中的方位差 長度與晶體方位的關係圖。 圖7所示的係一用以解釋習用範例2中所述的晶化方法 之概略圖。 〈圖式代表符號說明〉 卜11,21,41 玻璃基板 2,12 非晶矽薄膜 3 氧化矽薄膜 4 溶液薄膜 200301924 ㈤
13 鎳薄膜 14,25 二氧化矽薄膜 15 催化性物質引入區 22 多晶矽薄膜 23 閘極二氧化矽薄膜 24 多晶閘極電極 26 接觸孔 27 鋁導體 28 SiN保護薄膜 29 穿透孔 30 像素電極 31 SiN薄膜 32,44 聚亞醯胺薄膜 42 彩色濾光片 43 反電極
-26
Claims (1)
- 200301924 拾、申讀專利範菌 1. 一種半導體薄膜,其包括: 一多晶半導體薄膜,其係位於具有一絕緣面的一基板 上, 其中,幾乎所有介於構成該多晶半導體薄膜之相鄰晶 粒之間的晶體方位角差都小於10°或介於58°-62°範圍之 間。 2. 如申請專利範圍第1項之半導體薄膜,其中介於1。-10° 或5 8°-62°範圍之間的相鄰晶粒間的晶體方位角差的比 例為0.5 - 1。 3 .如申請專利範圍第1項之半導體薄膜,其中該多晶半導 體薄膜係由矽所構成的。 4. 一種形成一半導體薄膜之方法,其包含以下的步驟: 在一具有一絕緣面的基板上形成一非晶體半導體薄 膜; 將用以加速晶化的一催化性物質引入該非晶體半導 體薄膜的一表面中; 施加第一能量至該非晶體半導體薄膜以便將該非晶 體半導體薄膜晶化成晶體半導體薄膜;及 施加第二能量至該晶體半導體薄膜,以便讓幾乎所有 介於相鄰晶粒之間的晶體方位角差都小於1 0°或介於 5 8°-62°範圍之間,其中該晶體半導體薄膜的結晶性會 增加,轉變成一多晶半導體薄膜。 5. 如申請專利範圍第4項之方法,其中該第一能量是熱 能,而該第二能量則是強光。 200301924 申請專_範_續買 6.如申請專利範圍第5項之方法,其中該強光的能量強度 必須在經過其照射之後,能夠讓在小於10°或5 8°-62°範 圍之間的相鄰晶粒間的晶體方位角差的比例為最高。 7 .如申請專利範圍第4項之方法,其中該半導體薄膜係由 矽所構成的。 8 .如申請專利範圍第4項之方法,其中該催化性物質係從 下面元素所組成的群中選擇出來的一金屬:鐵(Fe)、鈷 (Co)、錄(Ni)、銅(Cu)、鍺(Ge)、纪(Pd)以及金(Au);或 是含有該些金屬中至少一種的化合物;或是該些金屬中 至少一種及含有該些金屬中至少一種的化合物的組合。 9 .如申請專利範圍第4項之方法,其中在該非晶體半導體 薄膜一表面中的催化性物質濃度為大於或等於ΙχΙΟ11 atoms/cm2 且小於或等於 1 X 1 0 16 atoms/cm2。 10. 如申請專利範圍第5項之方法,其中該強光為準分子雷 射光。 11. 一種半導體裝置,其包括如申請專利範圍第1項之一半 導體薄膜。 12. —種顯示裝置,其包括如申請專利範圍第1 1項之一半導 體裝置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002005403 | 2002-01-11 | ||
| JP2002270726A JP2003273016A (ja) | 2002-01-11 | 2002-09-17 | 半導体膜およびその形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200301924A true TW200301924A (en) | 2003-07-16 |
| TWI278916B TWI278916B (en) | 2007-04-11 |
Family
ID=26625509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091133720A TWI278916B (en) | 2002-01-11 | 2002-11-19 | Semiconductor film and method of forming the same, and semiconductor device and display apparatus using the semiconductor film |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6828655B2 (zh) |
| JP (1) | JP2003273016A (zh) |
| KR (1) | KR100509988B1 (zh) |
| CN (1) | CN1316565C (zh) |
| TW (1) | TWI278916B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI899892B (zh) * | 2023-03-17 | 2025-10-01 | 日商日本顯示器股份有限公司 | 薄膜電晶體及電子機器 |
| TWI899893B (zh) * | 2023-03-17 | 2025-10-01 | 日商日本顯示器股份有限公司 | 薄膜電晶體及電子機器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI316977B (en) * | 2005-08-04 | 2009-11-11 | Dms Co Ltd | Catalytic metal doping apparatus for low temperature poly-silicon crystallization and catalytic metal doping method using the same |
| US11640191B2 (en) | 2018-02-14 | 2023-05-02 | Sony Semiconductor Solutions Corporation | Display device and electronic apparatus |
| US11362027B2 (en) | 2020-02-28 | 2022-06-14 | Amkor Technology Singapore Holding Pte. Ltd. | Semiconductor devices and methods of manufacturing semiconductor devices |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2973492B2 (ja) * | 1990-08-22 | 1999-11-08 | ソニー株式会社 | 半導体薄膜の結晶化方法 |
| TW295703B (zh) * | 1993-06-25 | 1997-01-11 | Handotai Energy Kenkyusho Kk | |
| JP3431033B2 (ja) * | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
| JP3618604B2 (ja) | 1993-12-01 | 2005-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP2860869B2 (ja) * | 1993-12-02 | 1999-02-24 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JP3145851B2 (ja) * | 1993-12-20 | 2001-03-12 | 日本電気株式会社 | 半導体基板及び半導体装置 |
| TW279275B (zh) * | 1993-12-27 | 1996-06-21 | Sharp Kk | |
| JP3059337B2 (ja) * | 1994-04-21 | 2000-07-04 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US6162667A (en) * | 1994-03-28 | 2000-12-19 | Sharp Kabushiki Kaisha | Method for fabricating thin film transistors |
| JP3662479B2 (ja) * | 1994-06-22 | 2005-06-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3464287B2 (ja) * | 1994-09-05 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6337229B1 (en) | 1994-12-16 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of making crystal silicon semiconductor and thin film transistor |
| JPH10135137A (ja) * | 1996-10-31 | 1998-05-22 | Semiconductor Energy Lab Co Ltd | 結晶性半導体作製方法 |
| US6169013B1 (en) * | 1997-03-07 | 2001-01-02 | Sharp Laboratories Of America, Inc. | Method of optimizing crystal grain size in polycrystalline silicon films |
| JP3431801B2 (ja) * | 1997-04-26 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP2000183358A (ja) * | 1998-07-17 | 2000-06-30 | Sony Corp | 薄膜半導体装置の製造方法 |
| JP2001091970A (ja) * | 1999-09-22 | 2001-04-06 | Sony Corp | 液晶ディスプレイパネルの製造方法 |
| US6703265B2 (en) * | 2000-08-02 | 2004-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
-
2002
- 2002-09-17 JP JP2002270726A patent/JP2003273016A/ja active Pending
- 2002-11-15 US US10/294,760 patent/US6828655B2/en not_active Expired - Fee Related
- 2002-11-19 TW TW091133720A patent/TWI278916B/zh not_active IP Right Cessation
-
2003
- 2003-01-09 KR KR10-2003-0001344A patent/KR100509988B1/ko not_active Expired - Fee Related
- 2003-01-10 CN CNB031016170A patent/CN1316565C/zh not_active Expired - Fee Related
-
2004
- 2004-02-10 US US10/774,492 patent/US20040155246A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI899892B (zh) * | 2023-03-17 | 2025-10-01 | 日商日本顯示器股份有限公司 | 薄膜電晶體及電子機器 |
| TWI899893B (zh) * | 2023-03-17 | 2025-10-01 | 日商日本顯示器股份有限公司 | 薄膜電晶體及電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273016A (ja) | 2003-09-26 |
| TWI278916B (en) | 2007-04-11 |
| US20040155246A1 (en) | 2004-08-12 |
| KR100509988B1 (ko) | 2005-08-25 |
| KR20030061327A (ko) | 2003-07-18 |
| US20030132505A1 (en) | 2003-07-17 |
| CN1316565C (zh) | 2007-05-16 |
| CN1497675A (zh) | 2004-05-19 |
| US6828655B2 (en) | 2004-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6835608B2 (en) | Method for crystallizing amorphous film and method for fabricating LCD by using the same | |
| JP4291539B2 (ja) | 半導体装置およびその製造方法 | |
| US20070290210A1 (en) | Semiconductor device and method of fabricating a ltps film | |
| JPH07221017A (ja) | 半導体装置およびその作製方法 | |
| JP3715848B2 (ja) | 半導体装置の製造方法 | |
| JP4376331B2 (ja) | 半導体装置の作製方法 | |
| JP3432187B2 (ja) | 半導体装置の製造方法 | |
| KR20000062534A (ko) | 다결정 실리콘 막의 형성 방법 | |
| JP2873669B2 (ja) | 半導体装置およびその作製方法 | |
| JP4286692B2 (ja) | ポリシリコン結晶化の制御方法 | |
| TW200301924A (en) | Semiconductor film and method of forming the same, and semiconductor device and display apparatus using the semiconductor film | |
| CN100573831C (zh) | 半导体器件及制作一低温多晶硅层的方法 | |
| JP2004179195A (ja) | 半導体薄膜、半導体薄膜の形成方法、半導体装置およびディスプレイ装置。 | |
| JP3431681B2 (ja) | 半導体回路の作製方法 | |
| JPH07135174A (ja) | 半導体装置 | |
| KR100470021B1 (ko) | 실리콘 결정화 방법과 박막트랜지스터 제조방법 | |
| CN100433242C (zh) | 制作低温多晶硅薄膜的方法 | |
| JP5004838B2 (ja) | 半導体膜の形成方法、並びに、その半導体膜を用いた半導体装置、ディスプレイ装置。 | |
| JP3442693B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JP4019584B2 (ja) | 半導体膜の形成方法 | |
| JP3442694B2 (ja) | 半導体装置の作製方法 | |
| JP3193358B2 (ja) | 半導体装置の作製方法 | |
| JP3442752B2 (ja) | 結晶性珪素膜の作製方法 | |
| JP2004140175A (ja) | 結晶質半導体膜の製造方法およびそれを用いた半導体素子の製造方法 | |
| KR20040051075A (ko) | 다결정 실리콘의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |