TW200300592A - Method of forming narrow trenches in semiconductor substrates - Google Patents
Method of forming narrow trenches in semiconductor substrates Download PDFInfo
- Publication number
- TW200300592A TW200300592A TW091133744A TW91133744A TW200300592A TW 200300592 A TW200300592 A TW 200300592A TW 091133744 A TW091133744 A TW 091133744A TW 91133744 A TW91133744 A TW 91133744A TW 200300592 A TW200300592 A TW 200300592A
- Authority
- TW
- Taiwan
- Prior art keywords
- aperture
- layer
- mask material
- material layer
- trench
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 79
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 230000002079 cooperative effect Effects 0.000 claims description 8
- 210000000746 body region Anatomy 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 239000004576 sand Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 229910052770 Uranium Inorganic materials 0.000 claims 4
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 claims 3
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 230000002496 gastric effect Effects 0.000 claims 1
- 230000000873 masking effect Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005192 partition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- FSVQVLHGIXXZGC-UHFFFAOYSA-N [Si].[U] Chemical compound [Si].[U] FSVQVLHGIXXZGC-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
200300592 kl __ B7 五、發明説明(1 ) 技術領域 本發明是關於在半導體基底中形成窄溝槽之方法。 (請先閲讀背面之注意事項再填寫本頁) 先前技藝 在製造各種半導體裝置期間,通常需要窄溝槽。因此 ,雖然配合溝槽MOSFET裝置而討論與窄溝槽的使用有關 之一特例如下,但是注意,窄溝槽可用於整個半導體領域 〇 溝槽MOSFET(金屬氧化物半導體場效電晶體)是一種電 晶體,其中通道係垂直形成,且閘極形成於一延伸在源極 與汲極之間的溝槽中。溝槽-其由一諸如氧化物層的薄絕 緣層襯塡,且由諸如聚矽(即,多晶矽)的導體充塡-允許限 制較少的電流,因而提供較低的特定啓動電阻値。溝槽 MOSFET電晶體的例子揭示於-例如-美國專利5,072,266 、5,54 1,425與5,8 66,93 1號,其揭示附於此供參考。 經濟部智慧財產局員工消費合作社印製 舉一特例,圖1繪示美國專利5,072,266號揭示的六角 形溝槽MOSFET結構21之一半。結構包含一 n +基底23, 其上生長一預定深度depi之輕摻雜的η磊晶層25。在磊晶 層25中提供ρ本體區域27(ρ,ρ + )。在所示的設計中,ρ本 體區域27實質上是平面形(中央區域除外),且典型上在磊 晶層頂表面下方之距離dmi„處。另一在大部分ρ本體區域 27上方的層28(n + )充當此裝置的源極。一系列六角形溝槽 29設在磊晶層中,朝向頂部敞開且具有預定深度du。溝槽 29典型上由氧化物襯塡,且由導電性聚矽充塡,形成 本纸張尺度適用中國國家標準(CNS ) Μ規格(2】0X 297公釐) -5- 200300592 ______B7_ 五、發明説明(2 ) (請先閱讀背面之注意事項再填寫本頁) MOSFET裝置的閘極。溝槽29界定單元區域3 1,其也是六 角形水平剖面。在單元區域3 1中,p本體區域27上升至磊 晶層的頂表面,且在單元區域31頂表面之一水平剖面中形 成一暴露的圖案33。在所示的特定設計中,p本體區域27 的P+中央部分延伸至磊晶層表面下方的深度dmax,其大於 電晶體單元的溝槽深度dtr,以致於崩潰電壓遠離溝槽表面 且進入半導體材料的主體。 經濟部智慈財產局資工消費合作社印製 典型的MOSFET裝置包含很多個別MOSFET單元,其 平行製造於單一晶片中(即,半導體晶圓之一區段)。因此, 圖1所示的晶片含有很多六角形單元(繪示這些單元中之五 部分)。通常使用非六角形構造的單元構造,包含正方形構 造。在圖1所示的設計中,基底區域23充當所有個別 .MOSFET單元31的共用汲極接觸。雖然未繪示,但是 MOSFET單元的全部源極典型上經由一配置於n +源極區域 2 8頂部上的金屬源極接觸而短路。一絕緣區域—諸如二氧 磷硼矽石玻璃(未顯示)-典型上安置於溝槽2 9的聚矽與金 屬源極接觸之間,以防止閘極區域與源極區域短路。結果 ,爲了執行閘極接觸,溝槽2 9中的聚矽典型上延伸進入一 越過MOSFET單元31的終止區域,在該處,一金屬閘極接 觸設在聚砂上。因爲聚矽閘極區域經由溝槽互聯,所以此 配置對於裝置的所有閘極區域提供單一閘極接觸。此方案 的結果,即使晶片含有個別電晶體早兀31的矩陣,這些單 元3 ]也充當單一大電晶體。 持續需要具有更低啓動電阻的溝槽MOSFET。減小啓 本紙張尺度適用中國國家標準(CNS ) A4規格(2]0X 297公釐) ' " -6- 200300592 Α7 Β7 經濟部智慈財產局員工消費合作社印製 五、發明説明(3 ) 動電阻之一方式是增加單元密度。不幸,當單元密度增加 的時候,與溝槽MOSFET裝置有關的閘極電荷也增加。結 果,必須採取步驟以減小此閘極電荷。如日本專利 ;ίΡ〇53 3 5 5 82號所述,在一溝槽MOSFET裝置之溝槽側壁的 氧化物薄膜於P本體區域中形成通道。另一方面,溝槽底 部的氧化物薄膜未顯著貢獻於通道的形成,但是貢獻於閘 極電荷。日本專利;ΓΡ053 3 5 5 82建議將溝槽底部的氧化物薄 膜相對於側壁的氧化物薄膜實質上加厚,以減少閘極電荷 〇 減小溝槽底部對於閘極電荷的貢獻之一相關方式是提 供較窄的溝槽,如此技藝習知者。本發明提供一種在半導 體基底中形成窄溝槽之新穎過程。 發明槪要 依據本發明之一實施例,提供一種在半導體基底中形 成窄溝槽之方法。方法包括:(a)提供一半導體基底;(b)提 供一具有第一孔徑之圖案化的第一化學蒸氣沈積罩幕材料 層於半導體基底上方;(〇沈積第二化學蒸氣沈積罩幕材料 層於第一罩幕材料層上方;(d)蝕刻第二罩幕材料層,直到 比第一孔徑窄的第二孔徑產生於第一孔徑中的第二罩幕材 料;及(e)鈾刻半導體基底通過第二孔徑,俾使一溝槽形成 於半導體基底中。 第一及第二罩幕材料層較佳爲相同的材料組成(典型上 是矽氧化物層),且較佳爲在各向異性、乾燥氧化物触亥@ 本紙張尺度適用中國國家標準(CIN’S ) A4規格(210X 297公釐^ ~~~ (請先閱讀背面之注意事項再填寫本頁) 200300592 A7 B7 經濟部智慧財產局S工消費合作社印製 五、發明説明(4 ) 程中蝕刻。 基底較佳爲矽基底,且較佳爲在各向異性、反應離子 蝕刻過程中蝕刻。 第一溝槽罩幕孔徑之最小尺寸的範圍可以是自〇. 4至 〇,8微米,而第二溝槽罩幕孔徑之最小尺寸的範圍可以是自 0.2至0.6微米。 較佳地,圖案化的第一罩幕材料層藉由一方法而提供 在半導體基底上方,方法包括:(a)在半導體基底上方提供 第一罩幕材料層;(b)在第一罩幕材料層上方施加一圖案化 的光阻層(較佳爲正光阻層);及(c)蝕刻第一罩幕材料層通 過一在圖案化的光阻層中的孔徑,俾使第一孔徑形成於第 一罩幕材料層中。 本發明的方法可以用於形成溝槽MOSFET裝置。依據 本發明之一實施例,溝槽MOSFET裝置是是藉由一方法形 成,方法包括:(a)提供第一導電型半導體晶圓;(b)在晶圓 上方沈積一第一導電型磊晶層,磊晶層具有比晶圓低的多 數載體濃度;(c)在嘉晶層的上部分中形成一第二導電型本 體區域;(d)在晶晶層上方提供一圖案化的第一罩幕材料層 ,圖案化的第一罩幕材料層包括一第一孔徑;(d)在第一罩 幕材料層上方沈積一第二罩幕材料層;(e)蝕刻第二罩幕材 料層,直到一比第一孔徑窄的第二孔徑產生於第一孔徑中 的第二罩幕材料層內;(f)藉由蝕刻半導體晶圓通過第二孔 徑,在磊晶層中形成一溝槽;(g)形成一襯塡於溝槽之至少 一部分的絕緣層;(h)在絕緣層附近的溝槽中形成一導電區 (請先閱讀背面之注意事項再填寫本頁) 木紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -8- 200300592 A7 B7 經濟部智慈財產局員工消費合作社印製 五、發明説明(5 ) 域;及(i)在本體區域的上部分中及溝槽部附近形成一第一 導電型源極區域。較佳地,半導體晶圓與磊晶層是由矽形 成,且第一與第二罩幕材料層較佳爲由二氧化矽形成。 本發明之一優點是寬度窄的溝槽可以形成於一半導體 基底中。 本發明之另一優點是一溝槽MOSFET裝置可以具備窄 溝槽,因此閘極電荷減少。 本發明之另一優點是可以形成具有孔徑的溝槽罩幕, 該孔徑小於可自光微影處理直接獲得者。 於複閱詳細說明及其後的申請專利範圍時,一般專精 於此技藝的人可以立刻明白本發明的這些與其他實施例及 優點。 圖式簡單說明 圖1是先前技藝中之溝槽MOSFET裝置的示意剖視圖 〇 圖2 A至2 D是示意剖視圖,繪示依據本發明之一實施 例以用於形成窄溝槽的過程。 圖3 A與3 B是示意剖視圖,繪示依據本發明之一實施 例以用於增加側壁隔板寬度的方法。 圖4 A至4 C是示意剖視圖,繪示依據本發明之一實施 例以用於製造溝槽MOSFET裝置的方法。 主要元件對照表 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -9- 200300592 經濟部智慧財產局員工消費合作社印製 Μ Β7五、發明説明(6 ) 2 1 溝槽MOSFET結構 2 3 η +基底 2 5 嘉晶層27 ρ本體區域 28 η+源極區域 29 溝槽3 1 單元區域 33 圖案 200 ΐ夕晶圓201 矽半導體基底202 矽磊晶層 202ρ 部分203 圖案化的第一罩幕材料層2 0 3 5 額外的罩幕氧化物層 2 0 3 ρ 側壁隔板 2 03 s 側壁隔板部分 204 P型區域 2 0 5 f 最後孔徑 2 0 5 i 初始孔徑 20 7 溝槽2 10 氧化物層211 聚砂閘極區域 2 12 η +源極區域216 BP SG(二氧磷硼矽石玻璃)區域 本紙張尺度適用中國國家標準(CNS ) Α4規格(2】0Χ 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 -10- 200300592 ΑΊ B7 五、發明説明(7 ) 21B 源極接觸 實施方式 現在,將更經常參考附圖而說明本發明,附圖顯示本 發明的較佳實施例。然而,本發明能夠以不同的形式實施 ,且不應5亥視篇限於此處提出的貫施例。 依據本發明之一實施例,半導體基底是較佳的基底。 半導體基底可以是此技藝中習知的任何基底,包含元素型 半導體基底(諸如矽或鍺)或化合物型半導體基底(諸如 GaAs,AlAs,GaP,InP,GaAlAs等。半導體基底可以是單晶 、多晶及/或無定形,且它可以摻雜或不摻雜。半導體之一 特例配合而圖2 A至2 D而展示。參考圖2 A,其顯示一矽半 導體基底201,砂半導體基底201由一 N +摻雜的砍晶圓 200組成,矽晶圓200上配置有摻雜的矽磊晶層202。 一旦選擇基底,則使用此技藝中習知的任何適當技術 ,將適用於形成溝槽罩幕的罩幕材料提供於基底上且圖案 化。例如,第一罩幕材料層可以提供在基底上,然後,一 適當圖案化的光阻層可以提供在第一罩幕材料層上方,接 著在蝕刻罩幕材料但是不實質上蝕刻光阻材料(且較佳爲 不實質上蝕刻罩幕材料下方的基底)的條件下蝕刻。在此 蝕刻步驟以後,第一罩幕材料層含有一或更多第一罩幕孔 徑。用於罩幕材料的較佳材料包含化學蒸氣沈積材料,諸 如氮化物(例如,氮化矽)與氧化物(例如,二氧化矽)。 再參考用於闡釋之圖2A - 2D的特例,一具有初始孔徑 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29*7公釐) γ . 批衣-- (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智¾財產局員工消費合作社印製 -11 - 200300592 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(8 ) 205i之砍氧化物(典型上是二氧化砂)之圖案化的第一罩 幕材料層203形成於磊晶層202上,如圖2A所見。用於提 供諸如圖案化的第一罩幕氧化物層203之較佳技術係如下 ••首先,使用此技藝中眾人皆知的技術,藉由沈積一不摻 雜的矽石玻璃(NSG),提供二氧化矽層。此層的沈積以後 典型上是一高溫退火步驟,在此步驟期間,二氧化矽層密 實化。然後,在所得的第一罩幕氧化物層(即,密實化的 NSG層)上方提供一圖案化的光阻材料層,諸如正光阻材 料。接著,使用此技藝中習知的乾燥氧化物蝕刻,將氧化 物層各向異性蝕刻通過圖案化的光阻材料層中之孔徑,產 生具有初始孔徑205i之圖案化的第一罩幕氧化物層203。 使用-例如-建立好的〇. 5微米半導體技術,此步驟典型上 .導致約0.4微米之最小可再生的初始孔徑205i。 次一步驟是在圖案化的第一罩幕材料層上方提供一額 外的罩幕材料層。然後,典型上在類似於用以蝕刻第一罩 幕材料層中之孔徑的狀況下鈾刻此額外層,直到半導體基 底部分暴露於初始罩幕孔徑中爲止。同時,額外的罩幕材 料層之未蝕刻部分保持在材料層側壁附近的初始溝槽罩幕 孔徑中。這些剩餘的部分在此稱爲「側壁隔板」。 回頭參考當作特例的圖2A - 2D,又一 NSG層沈積於 圖2 A之圖案化的第一罩幕氧化物層203上方,接著密實化 ,以形成一額外的罩幕氧化物層2 0 3 ’。然後,藉由-例 如-使用乾燥氧化物蝕刻而各向異性蝕刻此罩幕氧化物層 203’,直到暴露磊晶層202的部分202p及圖案化的第一罩 本紙張尺度適用中國國家標準(〇^)八料見格(210\ 297公釐) 一 -12- (請先閲讀背面之注意事項再填寫本頁) 200300592 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明(9 ) 幕氧化物層203之上部分爲止,如圖2C所示。此蝕刻過程 留下由額外的罩幕氧化物層2 0 3 5形成之側壁隔板部分203 s ,其鄰近於初始孔徑205i的側壁。以此方式,形成一由圖 案化的第一罩幕氧化物層203與側壁隔板203 p二者組成的 「二成分」罩幕層。此二成分罩幕層含有實質上比初始孔 徑2 05i窄的最後孔徑205f。在初始孔徑205i由可用的光微 影技術之極限提供的狀況,本方法發明提供一種產生超越 此極限的最後罩幕孔徑205 f。以0.5微米技術爲例,可以 產生約0.2微米的最後罩幕孔徑20 5f。 現在,將討論本發明之一實施例,其中側壁隔板2 0 3 s 的寬度(及最後孔徑2 0 5 f的尺寸)可以改變。在此實施例 中,側壁隔板203的寬度藉由增加圖案化的第一罩幕氧化 物層2 0 3之厚度而增加。此效應繪示於圖3 A與3 B,其中 相同寬度的二初始溝槽罩幕孔徑205 i產生於圖案化的罩幕 氧化物層2〇3中。接著,提供及蝕刻一額外的罩幕材料層 ,如上述,產生側壁隔板2〇3 s。圖3 A中之圖案化的罩幕氧 化物層203實質上比圖3B中之圖案化的罩幕氧化物層203 薄。在這些狀況下,且因爲側壁隔板203 s的輪廓是相當類 似的形狀(自幾何的觀點),所以圖3 A中之側壁隔板的寬 度w實質上小於(因此,孔徑205 f實質上大於)圖3b者 〇 一旦二成分溝槽罩幕依據本發明而形成,則使用一倉虫 刻過程,藉由彼,相對於溝槽罩幕而選擇性蝕刻半導體材 料,以蝕刻半導體基底通過罩幕中的最後孔徑。 本紙張尺度適用中國國家標準(CNS ) A4規格(2ICX 297公釐) (請先閲讀背面之注意事項再填寫本頁) -13- 經濟部智慧財產局員工消費合作社印製 200300592 A7 B7 五、發明説明(10) 再次參考圖2 A - 2D的特例,藉由-例如—反應離子蝕 刻而各向異性鈾刻矽磊晶層202,通過二成分氧化物罩幕( 其包含圖案化的第一罩幕氧化物層203與側壁隔板203 s二 者)中的最後孔徑2〇5f,導致圖2D ·所示的溝槽207。溝槽 2 07的寬度反映最後孔徑205f而非初始孔徑205i。 如上述,窄溝槽寬度可用於溝槽MOSFET裝置,其中 在所有效應中特別是與此裝置有關的閘極-汲極電荷減少。 在此配合圖4 A - 4 C,簡略討論倂設有本發明之二成分溝槽 罩幕的典型溝槽MOSFET裝置之形成方法。 現在轉到圖4 A,一 N摻雜的磊晶層2 〇2起初生長於一 N +摻雜的基底200上。然後,一 P型區域2〇4藉由植入與 擴散而形成於磊晶層2 02的上部分中。接著,一包含圖案 化的罩幕氧化物層2〇3與氧化物側壁隔板部分2〇3 s二者之 二成分溝槽罩幕以配合圖2A - 2 C討論如上的方式形成。所 得的結構顯示於圖4 A。 然後,以配合圖2D討論如上的方式蝕刻溝槽。離散的 P型區域204是由於此溝槽形成步驟而建立。然後,典型上 藉由在升高的溫度之乾燥氧化,移除二成分溝槽罩幕,且 氧化物層2 1 0生長於裝置的表面上。氧化物層2 I 0的部分 最後形成用於完成的裝置之閘極氧化物區域。然後,典型 上使用化學蒸氣沈積,遮蓋結構的表面,且以一聚矽層充 塡溝槽。聚矽是典型摻雜的N型,以減少它的電阻率。然 後,蝕刻聚矽層,形成聚矽閘極區域2 1 1。所得的結構顯示 於圖4B。 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公澄) '—"— ---- -14- (請先閱讀背面之注意事項再填寫本頁〕 -裝· 、=口 200300592 A7 B7 五、發明説明(11 ) 接著,經由植入與擴散過程,使n +源極區域212形成 於磊晶層的上部分中。然後,典型上藉由沈積、掩蔽與鈾 刻過程,遮蓋聚矽區域2 1 1及一部分氧化物區域2 1 0,形成 BPS G (二氧磷硼矽石玻璃)區域216。最後,沈積一金屬接 觸層(例如,鋁),形成源極接觸2 1 8。所得的結構顯示於 圖4C。一分離的金屬閘極接觸也典型上連接至聚矽的閘極 流道部分,其位於溝槽MOSFET (未顯示)的單元區域外部 。此外,一金屬汲極接觸也典型上連同半導體基底(未顯 示)而提供。 雖然在此特別繪示及說明各種實施例,但是可以了解 ,本發明的修改與變化由上述教導涵蓋,且是在附屬申請 專利範圍的權限內,不會偏離本發明的精神與所欲的範晴 (請先閲讀背面之注意事項再填寫本頁} -裝 經濟部智慧財產局員工消費合作社印製 本紙張尺歧用巾關家料(CNS ) ( 210 X 297^t ) ~ -15-
Claims (1)
- 200300592 A8 B8 C8 D8 々、申請專利範圍1 1. 一種在半導體基底中形成窄溝槽之方法,包含: 提供一半導體基底; (請先閱讀背面之注意事項再填寫本頁) 提供一圖案化的第一化學蒸氣沈積罩幕材料層於該半 導體基底上方,S亥圖案化的第一罩幕材料層具有第一孔徑 沈積一第二化學蒸氣沈積罩幕材料層於該第一罩幕材 料層上方; 蝕刻該第二罩幕材料層,直到第二孔徑產生於該第一 孔徑的第二罩幕材料中,該第二孔徑比該第一孔徑窄;及 蝕刻該半導體基底通過該第二孔徑,俾使一溝槽形成 於該半導體基底中。 2. 如申請專利範圍第1項之方法,其中該圖案化的第一 罩幕材料層藉由一方法而提供在該半導體基底上方,該方 法包括· 在該半導體基底上方提供一第一罩幕材料層; 經濟部智慧財產局員工消費合作社印製 在該第一罩幕材料層上方施加一圖案化的光阻層;及 蝕刻該第一罩幕材料層通過一在該圖案化的光阻層中 的孔徑,俾使該第一孔徑形成於該第一罩幕材料層中。 3 ·如申請專利範圍第1項之方法,其中該第一及第二罩 幕材料層是相同的材料組成。 4 ·如申請專利範圍第1項之方法,其中該半導體基底是 矽基底。 5 .如申請專利範圍第4項之方法,其中該第一與第二罩 幕材料層是砂氧化物層。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -16- 200300592 8 8 8 8 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍2 6 .如申請專利範圍第1項之方法,其中蝕刻該第二罩幕 材料層的過程是各向異性、乾燥氧化物鈾刻過程。 7 .如申請專利範圍第1項之方法,其中蝕刻該半導體基 底的過程是各向異性反應離子蝕刻過程。 8 .如申請專利範圍第2項之方法,其中蝕刻該第一與第 二罩幕材料層的過程是各向異性、乾燥氧化物蝕刻過程。 9 .如申請專利範圍第2項之方法,其中該光阻層是正抗 蝕劑層。 10. 如申請專利範圍第1項之方法,其中該第一溝槽罩 幕孔徑之最小尺寸的範圍是自〇.4至0.8微米,而該第二溝 槽罩幕孔徑之最小尺寸的範圍是自0.2至0.6微米。 11. 一種形成溝槽MOSFET之方法,包括如申請專利範 圍第1項之方法。 12. —種形成溝槽MOSFET之方法,包含: 提供一第一導電型半導體晶圓; 在該晶圓上方沈積一該第一導電型的磊晶層,該晶晶 層具有比該晶圓低的多數載體濃度; 在該磊晶層的上部分中形成一第二導電型的本體區域 ? 在該磊晶層上方提供一圖案化的第一罩幕材料層,該 圖案化的第一罩幕材料層包括一第一孔徑; 在該第一罩幕材料層上方沈積一第二罩幕材料層; 餓刻該第二罩幕材料層,直到一第二孔徑產生於該第 一孔徑的第二罩幕材料層內,該第二孔徑比該第一孔徑窄 • - (請先閱讀背面之注意事項再填寫本頁) -口-17- 200300592 A8 B8 C8 D8 六、申請專利範圍3 (請先閱讀背面之注意事項再填寫本頁) 藉由蝕刻該半導體晶圓通過該第二孔徑,在該磊晶層 中形成一溝槽; 形成一襯塡於該溝槽之至少一部分的絕緣層; 在該絕緣層附近的溝槽中形成一導電區域;及 在該本體區域的上部分中及該溝槽附近形成一該第一 導電型的源極區域。 1 3 ·如申請專利範圍第1 2項之方法,其中該圖案化的第 一罩幕材料層藉由一方法而提供在該半導體晶圓上方,該 方法包括: 在該磊晶層上方提供一第一罩幕材料層; 在該第一罩幕材料層上方施加一圖案化的光阻層;及 触刻該第一罩幕材料層通過一在該圖案化的光阻層中 的孔徑,俾使該第一孔徑形成於該第一罩幕材料層中/ 1 4 .如申請專利範圍第]2項之方法,其中該半導體晶圓 是砂晶圓,且該磊晶層是矽磊晶層。 經濟部智慧財產局員工消費合作社印製 15 ·如申請專利範圍第I 2項之方法,其中該第一與第二 罩幕材料層是相同的材料組成。 I6.如申請專利範圍第14項之方法,其中該第一與第二 罩幕材料層是二氧化矽層。 · 如申請專利範圍第12項之方法,其中蝕刻該第二罩 胃材料的過程是各向異性、乾燥氧化物鈾刻過程。 1 8 ·如申請專利範圍第1 2項之方法,其中蝕刻該半導體 的過程是各向異性、反應離子鈾刻過程。 本紙張尺度適用中國國家標準(CNS ) A4胁(210X297公釐 -18- 經濟部智慧財產局員工消費合作社印製 200300592 A8 B8 C8 D8 六、申請專利範圍4 1 9.如申請專利範圍第1 3項之方法,其中該光阻層是正 抗鈾劑層。 20.如申請專利範圍第1 3項之方法,其中触刻該第一與 第二罩幕材料層的過程是各向異性、乾燥氧化物蝕刻過程 〇 2 1 .如申請專利範圍第.1 2項之方法,其中該第一溝槽罩 幕孔徑之最小尺寸的範圍是自0.4至0.8微米,而該第二溝 槽罩幕孔徑之最小尺寸的範圍是自0.2至0.6微米。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)-19-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/010,162 US6977203B2 (en) | 2001-11-20 | 2001-11-20 | Method of forming narrow trenches in semiconductor substrates |
Publications (1)
Publication Number | Publication Date |
---|---|
TW200300592A true TW200300592A (en) | 2003-06-01 |
Family
ID=21744233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW091133744A TW200300592A (en) | 2001-11-20 | 2002-11-19 | Method of forming narrow trenches in semiconductor substrates |
Country Status (8)
Country | Link |
---|---|
US (1) | US6977203B2 (zh) |
EP (1) | EP1454353A4 (zh) |
JP (1) | JP2005516381A (zh) |
KR (1) | KR100956558B1 (zh) |
CN (1) | CN1592960A (zh) |
AU (1) | AU2002366177A1 (zh) |
TW (1) | TW200300592A (zh) |
WO (1) | WO2003044847A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006114834A (ja) * | 2004-10-18 | 2006-04-27 | Toshiba Corp | 半導体装置 |
US7282425B2 (en) * | 2005-01-31 | 2007-10-16 | International Business Machines Corporation | Structure and method of integrating compound and elemental semiconductors for high-performance CMOS |
US7060567B1 (en) * | 2005-07-26 | 2006-06-13 | Episil Technologies Inc. | Method for fabricating trench power MOSFET |
US20070238251A1 (en) * | 2006-04-05 | 2007-10-11 | M-Mos Semiconductor Sdn. Bhd. | Method of forming sub-100nm narrow trenches in semiconductor substrates |
US8580667B2 (en) * | 2010-12-14 | 2013-11-12 | Alpha And Omega Semiconductor Incorporated | Self aligned trench MOSFET with integrated diode |
US8722286B2 (en) * | 2012-05-31 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices and methods for improved reflective electron beam lithography |
US9230957B2 (en) | 2013-03-11 | 2016-01-05 | Alpha And Omega Semiconductor Incorporated | Integrated snubber in a single poly MOSFET |
CN108962729A (zh) * | 2018-06-25 | 2018-12-07 | 深圳元顺微电子技术有限公司 | 一种沟槽mos场效应晶体管的制备方法 |
CN110752149A (zh) * | 2019-09-18 | 2020-02-04 | 珠海格力电器股份有限公司 | 一种功率器件加工方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4871630A (en) * | 1986-10-28 | 1989-10-03 | International Business Machines Corporation | Mask using lithographic image size reduction |
US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
KR910010043B1 (ko) | 1988-07-28 | 1991-12-10 | 한국전기통신공사 | 스페이서를 이용한 미세선폭 형성방법 |
US5072266A (en) | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
US5328810A (en) * | 1990-05-07 | 1994-07-12 | Micron Technology, Inc. | Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process |
IT1243919B (it) * | 1990-11-20 | 1994-06-28 | Cons Ric Microelettronica | Procedimento per l'ottenimento di solchi submicrometrici planarizzati in circuiti integrati realizzati con tecnologia ulsi |
JPH06280603A (ja) * | 1993-03-26 | 1994-10-04 | Hiroyasu Tanigawa | 機関本体が回転する燃料噴射内燃機関 |
US5410170A (en) | 1993-04-14 | 1995-04-25 | Siliconix Incorporated | DMOS power transistors with reduced number of contacts using integrated body-source connections |
JP3400846B2 (ja) | 1994-01-20 | 2003-04-28 | 三菱電機株式会社 | トレンチ構造を有する半導体装置およびその製造方法 |
DE19519160C1 (de) * | 1995-05-24 | 1996-09-12 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
US5629246A (en) * | 1995-09-27 | 1997-05-13 | Micron Technology, Inc. | Method for forming fluorine-doped glass having low concentrations of free fluorine |
JP3362588B2 (ja) * | 1995-12-18 | 2003-01-07 | 株式会社豊田中央研究所 | 半導体装置の製造方法 |
US5904525A (en) | 1996-05-08 | 1999-05-18 | Siliconix Incorporated | Fabrication of high-density trench DMOS using sidewall spacers |
US5863707A (en) | 1997-02-11 | 1999-01-26 | Advanced Micro Devices, Inc. | Method for producing ultra-fine interconnection features |
US6051468A (en) | 1997-09-15 | 2000-04-18 | Magepower Semiconductor Corp. | Method of forming a semiconductor structure with uniform threshold voltage and punch-through tolerance |
US6121089A (en) * | 1997-10-17 | 2000-09-19 | Intersil Corporation | Methods of forming power semiconductor devices having merged split-well body regions therein |
US5897343A (en) | 1998-03-30 | 1999-04-27 | Motorola, Inc. | Method of making a power switching trench MOSFET having aligned source regions |
US6329124B1 (en) * | 1999-05-26 | 2001-12-11 | Advanced Micro Devices | Method to produce high density memory cells and small spaces by using nitride spacer |
US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
JP2001274396A (ja) * | 2000-03-27 | 2001-10-05 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置の製造方法 |
-
2001
- 2001-11-20 US US10/010,162 patent/US6977203B2/en not_active Expired - Lifetime
-
2002
- 2002-11-19 TW TW091133744A patent/TW200300592A/zh unknown
- 2002-11-20 JP JP2003546391A patent/JP2005516381A/ja active Pending
- 2002-11-20 AU AU2002366177A patent/AU2002366177A1/en not_active Abandoned
- 2002-11-20 WO PCT/US2002/037308 patent/WO2003044847A1/en active Application Filing
- 2002-11-20 CN CNA028230477A patent/CN1592960A/zh active Pending
- 2002-11-20 KR KR1020047007626A patent/KR100956558B1/ko not_active IP Right Cessation
- 2002-11-20 EP EP02803700A patent/EP1454353A4/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
EP1454353A1 (en) | 2004-09-08 |
KR20040054784A (ko) | 2004-06-25 |
EP1454353A4 (en) | 2008-12-31 |
US20030096479A1 (en) | 2003-05-22 |
JP2005516381A (ja) | 2005-06-02 |
WO2003044847A1 (en) | 2003-05-30 |
US6977203B2 (en) | 2005-12-20 |
AU2002366177A1 (en) | 2003-06-10 |
CN1592960A (zh) | 2005-03-09 |
KR100956558B1 (ko) | 2010-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI305669B (en) | Method for making a raised vertical channel transistor device | |
TWI292954B (en) | Tri-gate devices and methods of fabrication | |
TW512435B (en) | SOI CMOS body contact through gate, self-aligned to source-drain diffusions | |
US7629220B2 (en) | Method for forming a semiconductor device and structure thereof | |
KR100487922B1 (ko) | 반도체소자의 트랜지스터 및 그 형성방법 | |
US7326634B2 (en) | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication | |
TWI253175B (en) | FinFET transistor device on SOI and method of fabrication | |
TW526564B (en) | Method of fabricating semiconductor side wall fin | |
TW516162B (en) | Method of forming T-shaped isolation layer, method of forming elevated salicide source/drain region using the same, and semiconductor device having T-shaped isolation layer | |
TW518723B (en) | A method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation | |
TWI240417B (en) | Self-aligned isolation double-gate FET | |
TW564468B (en) | Dual gate logic device | |
TWI276181B (en) | Semiconductor device employing an extension spacer and method of forming the same | |
CN104538305B (zh) | 半导体组件及其制造方法 | |
TW201003917A (en) | Lateral double diffused metal oxide semiconductor (LDMOS) device and manufacturing method of LDMOS device | |
TW200931666A (en) | High performance MOSFET | |
TW523816B (en) | Semiconductor trench device with enhanced gate oxide integrity structure | |
KR20070022819A (ko) | 고 이동도 반도체 어셈블리, 고 이동도 반도체 기판 및 고이동도 반도체 어셈블리의 제조 방법 | |
EP1639652A2 (en) | Nonplanar device with stress incorporation layer and method of fabrication | |
TW201023275A (en) | Method for forming semiconductor structure | |
TW201017733A (en) | Semiconductor device having metal gate stack and fabrication method thereof | |
TW200300607A (en) | Trench DMOS device with improved drain contact | |
TWI251347B (en) | LDMOS device and method of fabrication | |
US6977413B2 (en) | Bar-type field effect transistor and method for the production thereof | |
TW200300592A (en) | Method of forming narrow trenches in semiconductor substrates |