TH18949B - การกวาดแนวนอนที่มีการซิงค์แล้วที่การรวมความถี่แนวนอน - Google Patents

Abstract

วงจรเฟสล็อกลูปอันดับแรกจะทำการสร้างสัญญาณเวลาอันดับแรกที่ความถี่ การซิงค์แนวนอนอันดับแรก ตามองค์ประกอบการซิงค์แนวนอนในสัญญาณภาพ วงจรตัวเปลี่ยนจะทำการรับจากสัญญาณเวลาอันดับแรกเป็นอันดับสอง จะมีความถี่อันดับสองที่การคูณของความถี่อันดับแรก และให้ไปยังการสั่งในความถี่ที่อัตราตามความถี่อันดับแรก วงจรเฟสล็อกลูปอันดับสองจะรับสัญญาณเวลาอันดับสอง ซึ่งจะไม่สมมาตรภายในควบเวลาของสัญญาณเวลาอันดับแรกและสัญญาณป้อนกลับในแบบพร้อมกับความถี่อันดับสอง จะประกอบด้วยตัวกำเนิดความถี่ที่สามารถควบคุมได้สำหรับการสร้างสัญญาณการซิงค์ที่เรียบที่ความถี่อันดับสอง วงจรเฟสล็อกลูปอันดับสอง จะมีลักษณะส่อการตอบสนองวงรอบที่ถูกกำหนดโดยตัวกรองช่วงต่ำ เพื่อป้องกันตัวกำเนิดความถี่ที่มีการควบคุมแรงดันจากการเปลี่ยนความถี่ที่เร็วเท่ากับอัตราการสั่นของสัญญาณเวลาอันดับสอง ซึ่งจะทำให้มีการรับสัญญาณค่าผิดพลาดสำหรับตัวกำเนิดความถี่ที่ควบคุมได้ไปยังค่าเฉลี่ย เป็นผลให้มีการแก้ไขสัญญาณการซิงค์ที่สมมาตรที่ความถี่อันดับสอง สถานะการหักเหที่ออกตามแนวนอนจะถูกต่อกับวงจรเฟสล็อกลูปอันดับสองสำหรับการกวาดแนวนอนที่มีการซิงค์ตามความถี่อันดับสอง ไม่มีความจำเป็นในการเพิ่มวงจรสร้างสัญญาณ เพื่อแก้ไขการสมมาตรของสัญญาณเวลาอันดับแรกที่สร้างโดยวงจรเฟสล็อกลูปอันดับแรก หรือการสมมาตรของสัญญาณเวลาอันดับสองที่รับโดยตัวเปลี่ยน

Claims (8)

1. ระบบการซิงค์ประกอบด้วย วงจรเฟสล็อกลูป (phase locked loop) อันดับแรกที่มีตัวกำเนิดความถี่ที่สามารถควบคุมได้อันดับแรกและตัวเปรียบเทียบอันดับแรกสำหรับทำการสร้างสัญญาณเวลาอันดับแรกที่ความถี่การซิงค์อันดับแรกตามองค์ประกอบการซิงค์ในสัญญาณภาพ วิถีทางสำหรับการได้รับจากสัญญาณเวลาอันดับแรกดังกล่าว และจากตัวกำเนิดความถี่อันดับแรกดังกล่าวเป็นสัญญาณเวลาอันดับสองที่มีความถี่อันดับสองที่เป็นทวีคูณของความถี่อันดับแรกดังกล่าว และถูกเปลี่ยนแปลงความถี่ที่อัตราตามความถี่อันดับแรกดังกล่าว วงจรเฟสล็อกลูป อันดับสองที่มีตัวเปรียบเทียบอันดับสองสำหรับการรับสัญญาณเวลาอันดับสองดังกล่าว และสัญญาณป้อนกลับตามความถี่อันดับสองดังกล่าว และตัวกำเนิดความถี่ที่สามารถควบคุมได้อันดับสองสำหรับทำการสร้างสัญญาณซิงค์ที่ความถี่อันดับสองดังกล่าวและ สถานการณ์หักเหออก (output deflection stage) ที่ถูกต่อสำหรับการรับสัญญาณการซิงค์ดังกล่าวที่ความถี่อันดับสองดังกล่าว และสำหรับการสร้างสัญญารซ้ำแนว ซึ่งสัมพันธ์กับสัญญาณป้อนกลับดังกล่าวสำหรับการกวาดที่มีการซิงค์ตามความถี่อันดับสองดังกล่าว วงจรเฟสล็อกลูป อันดับสองดังกล่าวจะมีการตอบสนองวงรอบที่มีลักษณะส่อเพื่อป้องกันตัวกำเนิดความถี่ที่สามารถควบคุมได้อันดับสองดังกล่าวจากการเปลี่ยนความถี่ที่เร็วเท่ากับอัตราการเปลี่ยนแปลงดังกล่าวของสัญญาณเวลาอันดับสองดังกล่าว 2. ระบบของข้อถือสิทธิที่ 1 ในที่ซึ่ง วงจรเฟสล็อกลูป อันดับแรกดังกล่าวประกอบด้วยแนวป้อนกลับสำหรับสัญญาณป้อนกลับที่สัมพันธ์กับสัญญาณเวลาอันดับแรกดังกล่าว 3. ระบบของข้อถือสิทธิที่ 1 ในที่ซึ่ง วิถีทางสำหรับการรับสัญญาณเวลาอันดับสองดังกล่าวถูกต่อระหว่างวงจรเฟสล็อกลูป อันดับแรกและอันดับสองดังกล่าว 4. ระบบของข้อถือสิทธิที่ 1 ในที่ซึ่ง วงจรเฟสล็อกลูป อันดับสองประกอบด้วยตัวกรองช่วงต่ำสำหรับการควบคุมตัวกำเนิดความถี่ที่มีการควบคุมแรงดันตัวกรองช่วงต่ำดังกล่าวที่มีลักษณะกำหนดความถี่ที่ตอบสนองต่อวงรอบดังกล่าว 5. ระบบของข้อถือสิทธิที่ 1 ในที่ซึ่งสัญญาณป้อนกลับดังกล่าวของวงจรเฟสล็อกลูปอันดับสองดังกล่าวจะได้รับพัลส์ซ้ำแนวดังกล่าวจากสถานะการหักเหออก 6. ระบบของข้อถือสิทธิที่ 1 ในที่ซึ่งสัญญาณเวลาอันดับแรกดังกล่าวมีความถี่ตามองค์ประกอบการซิงค์แนวนอนในสัญญาณภาพดังกล่าว และสัญญาณป้อนกลับดังกล่าวที่สัมพันธ์กับพัลล์ซ้ำแนวในแนวนอน 7. ระบบของข้อถือสิทธิที่ 1 ในที่ซึ่งผลรวมของคาบเวลาของพัลส์ที่ติดกันของสัญญาณเวลาอันดับสองดังกล่าวในแต่ละคาบเวลาพัลส์ของสัญญาณเวลาอันดับแรกดังกล่าวจะคงที่ 8. ระบบการซิงค์ประกอบด้วย วงจรเฟสล็อกลูป อันดับแรก รวมถึงตัวกำเนิดความถี่และการสร้างสัญญาณเวลา fH ที่ซึ่งกับองค์ประกอบการซิงค์ fH ในสัญญาณภาพ วงจรเฟสล็อกลูป อันดับสองที่มีตัวเปรียบเทียบสำหรับการรับสัญญาณเวลา 2fH และสัญญาณป้อนกลับ 2fH ตัวกำเนิดความถี่อันดับสองสำหรับการสร้างสัญญาณการซิงค์ในแนวนอน 2fH และสถานะการหักเหออกสำหรับการกวาดที่มีการซิงค์ 2fH ที่ต่อกับตัวกำเนิดความถี่อันดับสองดังกล่าว และถูกต่อกับตัวเปรียบเทียบดังกล่าว และ วิถีทางที่ถูกต่อระหว่างวงจรเฟสล็อกลูป อันดับแรกและอันดับสองดังกล่าวตอบสนองต่อสัญญาณเวลา fH ดังกล่าว และตัวกำเนิดความถี่อันดับแรกจากวงจรเฟสล็อกลูป อันดับแรกดังกล่าวสำหรับการสร้างสัญญาณเวลา 2fH ดังกล่าว เป็นอินพุทไปยังตัวเปรียบเทียบดังกล่าวของวงจรเฟสล็อกลูป อันดับสองดังกล่าว 9. ระบบของข้อถือสิทธิที่ 8 ในที่ซึ่งสัญญาณเวลา 2fH ดังกล่าวถูกเปลี่ยนแปลงคาบเวลาของความถี่ที่อัตรา fH ดังกล่าว และวงจรเฟสล็อกลูป อันดับสองดังกล่าวมีการตอบสนองวงจรรอบที่มีลักษณะส่อเพื่อป้องกันตัวกำเนิดความถี่อันดับสองดังกล่าวจากการเปลี่ยนความถี่ที่เร็วเท่ากับอัตราการเปลี่ยนแปลงดังกล่าวของสัญญาณเวลา fH ดังกล่าว 1 0. ระบบขอข้อถือสิทธิที่ 9 ในที่ซึ่งวิถีทางดังกล่าวต่อระหว่างวงจรเฟสล็อกลูปอันดับแรกและอันดับสองดังกล่าวประกอบด้วยวงจรดิจิตัล 1 1. ระบบของข้อถือสิทธิที่ 9 ในที่ซึ่ง วงจรเฟสล็อกลูปอันดับสองดังกล่าวประกอบด้วยตัวกรองช่วงต่ำสำหรับควบคุมตัวกำเนิดความถี่อันดับสองดังกล่าว ตัวกรองช่วงต่ำดังกล่าวจะมีลักษณะการกำหนดความถี่ที่ตอบสนองต่อวงจรรอบดังกล่าว 1 2. ระบบของข้อถือสิทธิที่ 8 ในที่ซึ่งสัญญาณป้อนกลับดังก่าวจะได้รับพัลส์ซ้ำแนวจากสถานะการหักเหออกดังกล่าว 1 3. ระบบขอข้อถือสิทธิที่ 8 ในที่ซึ่งสัญญาณป้อนกลับ 2fH ดังกล่าวสัมพันธ์กับพัลส์ซ้ำแนวในแนวนอน 1 4. ระบบของข้อถือสิทธิที่ 8 ในที่ซึ่งผลรวมของคาบเวลาของพัลส์ที่ติดกันของสัญญาณเวลา 2fH ดังกล่าว ในแต่ละคาบเวลาของพัลส์ของสัญญาณเวลา fH ดังกล่าวจะคงที่ 1 5. ระบบการหักเหและการซิงค์ประกอบด้วย วงจรเฟสล็อกลูป อันดับแรกที่มีตัวกำเนิดความถี่ nfH และตัวหาร l/n สำหรับการสร้างสัญญาณเวลาอันดับแรกที่ fH และสัมพันธ์กับองค์ประกอบการซิงค์แนวนอนในสัญญาณภาพ วิถีทางการนับที่เซ็ตไว้ล่วงหน้าโดยสัญญาณเวลาอันดับแรกดังกล่าว และตอบสนองต่อตัวกำเนิดความถี่ nfH ดังกล่าว สำหรับการได้รับสัญญาณเวลาอันดับสองที่ mfH สถานะการหักเหออกตามแนวนอน และ วงจรเฟสล็อกลูป อันดับสองที่มีตัวเปรียบเทียบสำหรับการรับสัญญาณเวลาอันดับสองดังกล่าว และสัญญาณป้อนกลับที่ได้รับจากสถานะการหักเหออกตามแนวนอนดังกล่าวและตัวเนิดความถี่อันดับสองสำหรับการสร้างสัญญาณการซิงค์การกวาดที่ mfH สถานะการหักเหออกแนวนอนดังกล่าวจะถูกต่อกับตัวกำเนิดความถี่อันดับสองดังกล่าวสำหรับการกวาดแนวนอนที่มีการซิงค์ที่ mfH 1 6. ระบบของข้อถือสิทธิที่ 15 ในที่ซึ่ง n และ m เป็นจำนวนเต็มที่เป็นคู่ และ n มีค่า มากกว่า m 1 7. ระบบของข้อถือสิทธิที่ 15 ในที่ซึ่ง n คือ 32 และ m คือ 2 1 8. ระบบของข้อถือสิทธิที่ 15 ในที่ซึ่ง วงจรเฟสล็อกลูปอันดับสองดังกล่าวประกอบด้วยตัวกรองช่วงต่ำสำหรับการสร้างสัญญาณควบคุมสำหรับตัวกำเนิดความถี่อันดับสองดังกล่าว ซึ่งจะป้องกันตัวกำเนิดความถี่อันดับสองดังกล่าวจากการเปลี่ยนแปลงความถี่ที่เร็วเท่ากับการเปลี่ยนที่เกิดในความถี่ของสัญญาณอันดับสองดังกล่าว 1 9. ระบบของข้อถือสิทธิที่ 15 ในที่ซึ่งสัญญาณป้อนกลับดังกล่าวสัมพันธ์กับพัลส์ซ้ำแนวของสถานะการหักเหออกแนวนอนดังกล่าว 2 0. ระบบของข้อถือสิทธิที่ 15 ในที่ซึ่งผลรวมของคาบเวลาพัลล์ที่ติดกันของสัญญาณเวลาอันดับสองดังกล่าว ในแต่ละคาบเวลาพัลส์ของสัญญาณเวลาอันดับแรกดังกล่าวจะคงที่ 2

1. ระบบการซิงค์ประกอบด้วย แหล่งจ่ายขององค์ประกอบการซิงค์แนวนอนของสัญญาณภาพที่ความถี่อันดับแรก วิถีทางที่ต่อกับแหล่งจ่ายดังกล่าว สำหรับการสร้างสัญญาณเวลาซึ่งจะถูกซิงค์กับองค์ประกอบการซิงค์แนวนอนดังกล่าว และที่ความถี่อันดับสองที่มากกว่าความถี่อันดับแรกดังกล่าวสัญญาณเวลาดังกล่าวจะขึ้นกับความผิดพลาดของเวลาจากการยุ่งของคาบเวลาของสัญญาณเวลาดังกล่าวที่ความถี่อันดับแรกดังกล่าว สถานะการหักเหแนวนอน และ วงจรเฟสล็อกลูป สำหรับการสร้างสัญญาณการซิงค์ที่มีการกวาดที่ความถี่อันดับสองดังกล่าว สำหรับการกวาดแนวนอนที่มีการซิงค์โดยสถานะการหักเหแนวนอนดังกล่าว ที่มีส่วนสำหรับเปรียบเทียบสัญญาณเวลาดังกล่าวและสัญญาณป้อนกลับที่สัมพันธ์กับการทำงานของสถานะการหักเหแนวนอนดังกล่าว วงจรเฟสล็อกลูป ดังกล่าวที่มีการตอบสนองที่มีลักษณะส่อ ซึ่งทำการเฉลี่ยค่าผิดพลาดของเวลาดังกล่าวอย่างแท้จริงในเวลาดังกล่าวเพื่อการกำจัดการชี้นำของการยุ่งของคาบเวลาดังกล่าวให้กับสัญญาณการซิงค์ที่มีการตรวจดังกล่าวอย่างแท้จริง 2

2. ระบบของข้อถือสิทธิที่ 21 ในที่ซึ่งความถี่อันดับสองดังกล่าวจะเป็นทวีคูณของความถี่อันดับแรกดังกล่าว 2

3. ระบบของข้อถือสิทธิที่ 21 ในที่ซึ่งความถี่อันดับสองดังกล่าวจะเป็นตัวคูณคู่ของความถี่อันดับแรกดังกล่าว 2

4. ระบบของข้อถือสิทธิที่ 21 ในที่ซึ่งวงจรเฟสล็อกลูป ดังกล่าวประกอบด้วยตัวกำเนิดความถี่ที่สามารถควบคุมได้ และตัวกรองช่วงต่ำสำหรับควบคุมตัวกำเนิดความถี่ดังกล่าวและตัวกรองช่วงต่ำดังกล่าวจะกำหนดลักษณะส่อของการตอบสนองดังกล่าว 2

5. ระบบของข้อถือสิทธิที่ 21 ในที่ซึ่งสัญญาณป้อนกลับดังกล่าวจะสัมพันธ์กับพัลส์ซ้ำแนว 2

6. ระบบของข้อถือสิทธิที่ 21 ในที่ซึ่งส่วนดังกล่าวสำหรับการสร้างสัญญาณเวลาดังกล่าว ประกอบด้วย วงจรเฟสล็อกลูป อันดับสองที่ถูกซิงค์กับองค์ประกอบการซิงค์แนวนอนดังกล่าว และ ตัวเปลี่ยนแปลงความถี่ถูกซิงค์กับวงจรเฟสล็อกลูป อันดับสองดังกล่าว 2

7. ระบบของข้อถือสิทธิที่ 21 ในที่ซึ่งผลรวมของคาบเวลาพัลส์ที่ติดกันของเวลาดังกล่าว ในแต่ละคาบเวลาพัลส์ขององค์ประกอบการซิงค์ดังกล่าวจะมีค่าคงที่อย่างแท้จริง 2

8. ระบบของข้อถือสิทธิที่ 26 ในที่ซึ่งตัวเปลี่ยนแปลงความถี่ดังกล่าวประกอบด้วยตัวนับที่สามารถเซ็ตค่าล่วงหน้า สำหรับการแบ่งสัญญาณตัวกำเนิดความถี่จากวงจรเฟสล็อกลูปอันดับสองดังกล่าว