TH12675EX - การกวาดแนวนอนที่มีการซิงค์แล้วที่การรวมความถี่แนวนอน - Google Patents
การกวาดแนวนอนที่มีการซิงค์แล้วที่การรวมความถี่แนวนอนInfo
- Publication number
- TH12675EX TH12675EX TH9001000993A TH9001000993A TH12675EX TH 12675E X TH12675E X TH 12675EX TH 9001000993 A TH9001000993 A TH 9001000993A TH 9001000993 A TH9001000993 A TH 9001000993A TH 12675E X TH12675E X TH 12675EX
- Authority
- TH
- Thailand
- Prior art keywords
- frequency
- signal
- time signal
- locked loop
- sync
- Prior art date
Links
Abstract
วงจรเฟสล็อกลูปอันดับแรกจะทำการสร้างสัญญาณเวลาอันดับแรกที่ความถี่ การซิงค์แนวนอนอันดับแรก ตามองค์ประกอบการซิงค์แนวนอนในสัญญาณภาพ วงจรตัวเปลี่ยนจะทำการรับจากสัญญาณเวลาอันดับแรกเป็นอันดับสอง จะมีความถี่อันดับสองที่การคูณของความถี่อันดับแรก และให้ไปยังการสั่งในความถี่ที่อัตราตามความถี่อันดับแรก วงจรเฟสล็อกลูปอันดับสองจะรับสัญญาณเวลาอันดับสอง ซึ่งจะไม่สมมาตรภายในควบเวลาของสัญญาณเวลาอันดับแรกและสัญญาณป้อนกลับในแบบพร้อมกับความถี่อันดับสอง จะประกอบด้วยตัวกำเนิดความถี่ที่สามารถควบคุมได้สำหรับการสร้างสัญญาณการซิงค์ที่เรียบที่ความถี่อันดับสอง วงจรเฟสล็อกลูปอันดับสอง จะมีลักษณะส่อการตอบสนองวงรอบที่ถูกกำหนดโดยตัวกรองช่วงต่ำ เพื่อป้องกันตัวกำเนิดความถี่ที่มีการควบคุมแรงดันจากการเปลี่ยนความถี่ที่เร็วเท่ากับอัตราการสั่นของสัญญาณเวลาอันดับสอง ซึ่งจะทำให้มีการรับสัญญาณค่าผิดพลาดสำหรับตัวกำเนิดความถี่ที่ควบคุมได้ไปยังค่าเฉลี่ย เป็นผลให้มีการแก้ไขสัญญาณการซิงค์ที่สมมาตรที่ความถี่อันดับสอง สถานะการหักเหที่ออกตามแนวนอนจะถูกต่อกับวงจรเฟสล็อกลูปอันดับสองสำหรับการกวาดแนวนอนที่มีการซิงค์ตามความถี่อันดับสอง ไม่มีความจำเป็นในการเพิ่มวงจรสร้างสัญญาณ เพื่อแก้ไขการสมมาตรของสัญญาณเวลาอันดับแรกที่สร้างโดยวงจรเฟสล็อกลูปอันดับแรก หรือการสมมาตรของสัญญาณเวลาอันดับสองที่รับโดยตัวเปลี่ยน
Claims (1)
1. ระบบการซิงค์ประกอบด้วย วงจรเฟสล็อกลูป (phase locked loop) อันดับแรกที่มีตัวกำเนิดความถี่ที่สามารถควบคุมได้อันดับแรกและตัวเปรียบเทียบอันดับแรกสำหรับทำการสร้างสัญญาณเวลาอันดับแรกที่ความถี่การซิงค์อันดับแรกตามองค์ประกอบการซิงค์ในสัญญาณภาพ วิถีทางสำหรับการได้รับจากสัญญาณเวลาอันดับแรกดังกล่าว และจากตัวกำเนิดความถี่อันดับแรกดังกล่าวเป็นสัญญาณเวลาอันดับสองที่มีความถี่อันดับสองที่เป็นทวีคูณของความถี่อันดับแรกดังกล่าว&nbs
Publications (3)
| Publication Number | Publication Date |
|---|---|
| TH12675A TH12675A (th) | 1993-05-10 |
| TH12675EX true TH12675EX (th) | 1993-05-10 |
| TH18949B TH18949B (th) | 2005-09-01 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5189515A (en) | Television synchronization signal separator | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| PL165610B1 (pl) | Uklad generacji sygnalów regulacji czasowej dla odbiornika telewizyjnego PL PL PL PL | |
| US4573175A (en) | Variable digital frequency generator with value storage | |
| TH12675EX (th) | การกวาดแนวนอนที่มีการซิงค์แล้วที่การรวมความถี่แนวนอน | |
| US6018273A (en) | Externally-synchronized voltage-controlled oscillator in phase locked loop | |
| JPH0834589B2 (ja) | サンプリングクロック発生回路 | |
| JPS585536B2 (ja) | 周期的パルス入力信号に従つて出力信号を同期させる回路配置 | |
| JPS6161308B2 (th) | ||
| MY105460A (en) | Synchronized horizontal scanning at horizontal frequency multiples. | |
| JPS5535545A (en) | Digital phase synchronous circuit | |
| JPH06276089A (ja) | Ｐｌｌ回路 | |
| JPH05167439A (ja) | 位相同期ループ回路 | |
| SU698115A1 (ru) | Устройство дл фазовой автоподстройки частоты | |
| JPH03119881A (ja) | クロック発生回路 | |
| JP2573727B2 (ja) | ビデオ信号用ｐｌｌ回路 | |
| JPS6413833A (en) | Frame synchronizing clock generating circuit | |
| SU621060A1 (ru) | Устройство фазовой автоподстройки частоты | |
| TH12675A (th) | การกวาดแนวนอนที่มีการซิงค์แล้วที่การรวมความถี่แนวนอน | |
| TH18949B (th) | การกวาดแนวนอนที่มีการซิงค์แล้วที่การรวมความถี่แนวนอน | |
| JPS61214667A (ja) | パルス発生装置 | |
| JPS6471280A (en) | On-screen display circuit | |
| JPH0530379A (ja) | クロツク信号生成装置 | |
| JPH0630297A (ja) | 位相同期回路 | |
| JPS61283276A (ja) | 同期信号発生器 |