TH11630A - ระบบการซิงโครไนซ์ฟิลด์โดยมีการควบคุมตัวชี้ เขียน/อ่าน - Google Patents
ระบบการซิงโครไนซ์ฟิลด์โดยมีการควบคุมตัวชี้ เขียน/อ่านInfo
- Publication number
- TH11630A TH11630A TH9101000732A TH9101000732A TH11630A TH 11630 A TH11630 A TH 11630A TH 9101000732 A TH9101000732 A TH 9101000732A TH 9101000732 A TH9101000732 A TH 9101000732A TH 11630 A TH11630 A TH 11630A
- Authority
- TH
- Thailand
- Prior art keywords
- video signal
- read
- field
- write
- path
- Prior art date
Links
Abstract
ระบบการซิงโครไนซ์ฟิลด์สำหรับสัญญาณอะซิงโครนัสวิดีโอประกอบด้วยการแสดงผลวิดีโอโดยซิงโครนัสกับสัญญาณวิดีโอแรกที่มีส่วนประกอบอัตราส่วนเส้นส่วนแรก และส่วนประกอบอัตราส่วนฟิลด์ส่วนแรก สัญญาณวิดีโอที่สองที่มีส่วนประกอบอัตราส่วนเส้นส่วนที่สองจะถูกเก็บข้อมูลครั้งแรกอยู่ในหน่วยความจำฟิลด์โดยมีทางเข้าออกเขียนและอ่านแบบซิงโครนัส สัญญาณวิดีโอที่สองในลำดับต่อมาจะถูกเร่งความเร็วขึ้นเข้าอยู่ในหน่วยความจำหลายเส้นที่มีทางเข้าออกเขียนและอ่านอะซิงโครนัสและตัวชี้เขียนและอ่านที่สามารถปรับตั้งใหม่อย่างอิสระ สัญญาณวิดีโอที่สองสามารถที่จะถูกชักตัวอย่างย่อยถูกเขียนและถูกอ่าน เข้าและออกจากหน่วยความจำฟิลด์ตามลำดับและถูกเขียนเข้าในหน่วยความจำหลายเส้นโดยทั้งหมดนี้จะซิงโครนัสกับส่วนประกอบอัตราส่วนเส้นส่วนที่สอง สัญญาณวิดีโอที่สองจะถูกอ่านออกจากหน่วยความจำหลายเส้นโดยซิงโครนัสกับส่วนประกอบอัตราส่วนเส้นส่วนแรกตัวชี้เขียนจะถูกปรับตั้งใหม่โดยอาศัยวงจรที่ซึ่งจะซักตัวอย่างส่วนประกอบอัตราส่วนฟิลด์ส่วนแรกกับส่วนประกอบอัตราส่วนเส้นส่วนที่สอง ตัวชี้อ่านจะถูกปรับตั้งใหม่โดยอาศัยวงจรที่ซึ่งจะซักตัวอย่างส่วนประกอบอัตราส่วนฟิลด์ส่วนแรกกับส่วนประกอบอัตราส่วนเส้นส่วนแรก วงจรประวิงจะทำให้ตัวชี้เขียนถูกปรับตั้งใหม่อย่างถูกต้องที่ส่วนสิ้นสุดส่วนแรกของคาบเส้นของสัญญาณวิดีโอที่สอง ภายหลังการเริ่มต้นทุกครั้งของฟิลด์ของสัญญาณวิดีโอแรก และทำให้เกิดความมั่นใจว่าตัวชี้อ่านจะถูกปรับตั้งใหม่ที่ส่วนสิ้นสุดส่วนที่สองของคาบเส้นของสัญญาณวิดีโอแรก ภายหลังการปรับตั้งใหม่ของตัวชี้เขียน
Claims (15)
1. ระบบการซิงโครไนซ์ ประกอบด้วย วิถีทางแสดงผลสัญญาณวิดีโอโดยซิงโครไนซ์กับสัญญาณวิดีโอแรกที่มีส่วนประกอบอัตราส่วนเส้นส่วนแรกและส่วนประกอบอัตราส่วนฟิลด์ส่วนแรก หน่วยความจำฟิลด์สำหรับสัญญาณวิดีโอที่สองที่มีส่วนประกอบอัตราส่วนเส้นที่สอง หน่วยความจำหลายเส้นที่มีตัวชี้เขียนและอ่านที่สามารถปรับตั้งใหม่อย่างอิสระ วิถีทางปฏิบัติหน้าที่โดยซิงโครนัสกับส่วนประกอบอัตราส่วนเส้นส่วนที่สองดังกล่าวเพื่อสำหรับการซักตัวอย่างย่อยของสัญญาณวิดีโอที่สองดังกล่าว เพื่อสำหรับการเขียนและการอ่านสัญญาณวิดีโอที่ถูกซักอย่างย่อยดังกล่าวให้เข้าและออกจากหน่วยความจำฟิลด์ดังกล่าวตามลำดับและเพื่อสำหรับการเขียนสัญญาณวิดีโอที่ถูกชักตัวอย่างย่อยดังกล่าวเข้าในหน่วยความจำหลายเส้นดังกล่าว วิถีทางปฏิบัติหน้าที่โดยซิงโครนัสกับส่วนประกอบ อัตราส่วนเส้นเส้นส่วนแรกดังกล่าวเพื่อสำหรับการอ่านสัญญาณวิดีโอที่ถูกชักตัวอย่างย่อยดังกล่าวออกจากหน่วยความจำหลายเส้นดังกล่าว วิถีทางสำหรับการปรับตั้งใหม่ตัวชี้เขียนดังกล่าว โดยการชักตัวอย่างส่วนประกอบอัตราส่วนฟิลด์ส่วนแรกดังกล่าวกับส่วนประกอบอัตราส่วนเส้นส่วนที่สองดังกล่าว, และ วิถีทางสำหรับการปรับตั้งใหม่ตัวชี้อ่านดังกล่าว โดยการชักตัว ตัวอย่างส่วนประกอบ อัตราส่วนฟิลด์ส่วนแรกดังกล่าวกับส่วนประกอบอัตราส่วนเส้นส่วนแรกดังกล่าว
2. ระบบของข้อถือสิทธิที่ 1 ในส่วนของตัวชี้เขียนดังกล่าวถูกปรับตั้งใหม่ขึ้นไปถึงคาบเส้นหนึ่งของสัญญาณวิดีโอที่สองดังกล่าว ภายหลังการเริ่มต้นทุกครั้งของฟิลด์สัญญาณวิดีโอแรกดังกล่าว
3. ระบบของข้อถือสิทธิที่ 1 ในส่วนของตัวชี้อ่านดังกล่าวจะถูกปรับตั้งใหม่อย่างน้อยที่สุดสองคาบเส้นของสัญญาณวิดีโอแรกดังกล่าว ภายหลังการเริ่มต้นทุกครั้งของฟิลด์สัญญาณวิดีโอแรกดังกล่าว
4. ระบบของข้อถือสิทธิที่ 1 ในส่วนของตัวชี้อ่านดังกล่าวถูกปรับตั้งใหม่อย่างน้อยที่สุดสองคาบเส้นแต่ไม่เกินสามคาบเส้นของสัญญาณวิดีโอแรกดังกล่าวภายหลังการเริ่มต้นทุกครั้งของฟิลด์สัญญาณวิดีโอแรกดังกล่าว
5. ระบบของข้อถือสิทธิที่ 1 ในส่วนของแต่ละวิถีทางดังกล่าวเพื่อสำหรับการปรับตั้งใหม่ตัวชี้เขียนและอ่านดังกล่าวประกอบด้วยวิถีทางประวิงที่เกี่ยวข้องเพื่อสำหรับการปรับตั้งใหม่ตัวชี้เขียนดังกล่าวขึ้นไปหนึ่งคาบเส้นของสัญญาณวิดีโอที่สองดังกล่าวภายหลังการเริ่มต้นทุกครั้งของฟิลด์ของสัญญาณวิดีโอแรกดังกล่าว และเพื่อสำหรับการปรับตั้งใหม่ตัวชี้อ่านดังกล่าวอย่างน้อยที่สุดสองคาบเส้นของสัญญาณวิดีโอแรกดังกล่าว ภายหลังการเริ่มต้นทุกครั้งของฟิลด์ของสัญญาณวิดีโอแรกดังกล่าว
6. ระบบของข้อถือสิทธิที่ 1 ในส่วนของแต่ละวิถีทางดังกล่าวเพื่อสำหรับการปรับตั้งใหม่ตัวชี้เขียนและอ่านดังกล่าวประกอบด้วยวิถีทางประวิงที่เกี่ยวข้องเพื่อสำหรับการปรับตั้งตัวชี้เขียนดังกล่าวขึ้นไปหนึ่งคาบเส้นของสัญญาณวิดีโอที่สองดังกล่าวภายหลังการเริ่มต้นทุกครั้งของฟิลด์ของสัญญาณวิดีโอแรกดังกล่าว แลเพื่อสำหรับการปรับตั้งใหม่ตัวชี้อ่านดังกล่าวอย่างน้อยที่สุดสองคาบเส้นแต่ไม่มากกว่าสามคาบเส้นของสัญญาณวิดีโอแรกดังกล่าว ภายหลังการเริ่มต้นทุกครั้งของฟิลด์ของสัญญาณวิดีโอแรกดังกล่าว
7. ระบบของข้อถือสิทธิที่ 1 ในส่วนของวิถีทางดังกล่าวเพื่อสำหรับการปรับตั้งใหม่ตัวชี้เขียนและอ่านดังกล่าวประกอบด้วยวิถีทางประวิงที่เกี่ยวข้อง เพื่อสำหรับหลีกเลี่ยงการชนกันของตัวชี้อ่าน/เขียน สำหรับทุกสัญญาณที่มีอัตราส่วนล่วงหน้าไม่มากกว่าสองเส้นต่อฟิลด์
8. ระบบของข้อถือสิทธิที่ 5 ในส่วนของวิถีทางประวิงที่เกี่ยวข้องจะปรับตั้งใหม่ตัวชี้เขียนดังกล่าวขึ้นไปหนึ่งคาบเส้นของสัญญาณวิดีโอที่สองดังกล่าว ภายหลังการเริ่มต้นทุกครั้งของฟิลด์ของสัญญาณวิดีโอแรกดังกล่าว และจะปรับตั้งใหม่ตัวชี้อ่านดังกล่าวอย่างน้อยที่สุดสองคาบเส้นของสัญญาณวิดีโอแรกดังกล่าว ภายหลังการเริ่มต้นทุกครั้งของฟิลด์ของสัญญาณวิดีโอแรกดังกล่าว
9. ระบบของข้อถือสิทธิที่ 5 ในส่วนของวิถีทางประวิงที่เกี่ยวข้องจะปรับตั้งตัวชี้เขียนดังกล่าวขึ้นไปหนึ่งคาบเส้นของสัญญาณวิดีโอที่สองดังกล่าว ภายหลังการเริ่มต้นทุกครั้งของฟิลด์ของสัญญาณวิดีโอแรกดังกล่าว และจะปรับตั้งตัวชี้อ่านดังกล่าวอย่างน้อยที่สุดสองคาบเส้น แต่ไม่มากกว่าสามคาบเส้นของสัญญาณวิดีโอแรกดังกล่าว ภายหลังการเริ่มต้นทุกครั้งของฟิลด์ของสัญญาณวิดีโอแรกดังกล่าว
10. ระบบของข้อถือสิทธิที่ 1 ประกอบด้วยวิถีทางประวิงเพื่อสำหรับหลีกเลี่ยงการชนกันของตัวชี้อ่าน/เขียน
11. ระบบของข้อถือสิทธิที่ 10 ในส่วนของวิถีทางประวิงดังกล่าวประกอบด้วย วิถีทางการแลตซ์แบบ D ขั้นตอนหรือภาคเดียวส่วนแรก ในส่วนที่ซึ่งส่วนประกอบอัตราส่วนฟิลด์ส่วนแรกดังกล่าว จะถูกจับสัญญาณนาฬิกาเป็นเอ้าพุทโดยส่วนประกอบอัตราส่วนเส้นส่วนแรกดังกล่าว วิถีทางการแลตซ์แบบ D ขั้นตอนหรือภาคเดียวส่วนที่สอง ในส่วนเอ้าพุทดังกล่าวของวิถีทางการแลตซ์แบบ ขั้นตอนหรือภาคเดียวส่วนแรกดังกล่าวจะถูกจับสัญญาณนาฬิกาเป็นเอ้าพุทโดยส่วนประกอบอัตราส่วนเส้นส่วนแรกดังกล่าว และ วิถีทางการแลตซ์แบบ D สองขั้นตอนหรือภาคในส่วนเอ๊าท์พุทดังกล่าว ของวิถีทางการแลตซ์แบบ D ขั้นตอน หรือภาคเดียวส่วนแรกดังกล่าว จะถูกจับสัญญาณนาฬิกาตลอดวิถีทางการแลตซ์แบบ D สองขั้นตอนหรือภาคดังกล่าวเป็นสัญญาณปรับตั้งการอ่านใหม่โดยส่วนประกอบอัตราส่วนเส้นแรกดังกล่าว
12. ระบบการซิงโครไนซ์ ประกอบด้วย วิถีทางการแสดงผลวิดีโอโดยซิงโครไนซ์กับสัญญาณวิดีโอแรกที่มีส่วนประกอบการซิงโครไนซ์ตามแนวระนาบและแนวดิ่ง หน่วยความจำหลายเส้นสำหรับสัญญาณวิดีโอที่สองที่มีส่วนประกอบการซิงโครไนซ์ตามแนวระนาบส่วนที่สอง หน่วยความจำหลายเส้นดังกล่าวจะมีทางเข้าออกเขียนและอ่านอะซิงโครนัสและตัวชี้เขียนและอ่านที่สามารถปรับตั้งใหม่อิสระ วิถีทางสำหรับการสร้างสัญญาณนาฬิกาเขียนโดยซิงโครนัสกับส่วนประกอบการซิงโครไนซ์ตามแนวระนาบส่วนที่สองดังกล่าวเพื่อสำหรับการเขียนสัญญาณวิดีโอที่สองดังกล่าวเข้าในหน่วยความจำหลายเส้นดังกล่าว วิถีทางสำหรับการสร้างสัญญาณนาฬิกาอ่าน โดยซิงโครนัสกับส่วนประกอบการซิงโครไนซ์ตามแนวระนาบส่วนแรกดังกล่าว เพื่อสำหรับการอ่านสัญญาณวิดีโอที่สองดังกล่าวออกจากหน่วยความจำหลายเส้นดังกล่าว วิถีทางสำหรับการปรับตั้งใหม่ตัวชี้เขียนดังกล่าวที่ส่วนสิ้นสุดแรกของคาบเส้นของสัญญาณวิดีโอที่สองดังกล่าว ภายหลังการเริ่มต้นทุกครั้งของสนามของสัญญาณวิดีโอแรกดังกล่าว และ วิถีทางสำหรับการปรับตั้งใหม่ตัวชี้อ่านดังกล่าวที่ส่วนสิ้นสุดส่วนที่สองของคาบเส้นของสัญญาณวิดีโอแรกดังกล่าว ภายหลังการปรับตั้งใหม่ดังกล่าวของตัวชี้เขียนดังกล่าว
13. ระบบของข้อถือสิทธิที่ 12 ยังประกอบด้วยหน่วยความจำฟิลด์ เพื่อสำหรับการเก็บข้อมูลสัญญาณวิดีโอที่สองดังกล่าวก่อนการเขียนดังกล่าวของสัญญาณดังกล่าวเข้าในหน่วยความจำหลายเส้นดังกล่าว
14. ระบบของข้อถือสิทธิที่ 13 ในส่วนของหน่วยความฟิลด์ดังกล่าวมีทางเข้าออกเขียน และอ่านเข้าจังหวะสัญญาณนาฬิกาแบบซิงโครนัสกับส่วนประกอบการซิงโครไนซ์ตามแนวระนาบส่วนที่สองดังกล่าว
15. ระบบของข้อถือสิทธิที่ 13 ยังประกอบด้วยวิถีทางสำหรับการซักตัวอย่างย่อยสัญญาณวิดีโอที่สองดังกล่าว โดยซิงโครนัสกับส่วนประกอบการซิง โครไนซ์ตามแนวระนาบส่วนที่สองดังกล่าว ก่อนที่จะถูกเก็บข้อมูลเข้าในหน่วยความจำฟิลด์ดังกล่าว
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH11630A true TH11630A (th) | 1992-08-01 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| MY106666A (en) | Field synchronization system with write read pointer control. | |
| US5452010A (en) | Synchronizing digital video inputs | |
| JPH06233185A (ja) | 多画面分割表示装置 | |
| KR100194922B1 (ko) | 화면비 변환장치 | |
| US4961114A (en) | Digital memory delay line for a video border generator | |
| JPH0620292B2 (ja) | 時間軸修正機能を有する映像信号回路 | |
| US4951143A (en) | Memory configuration for unsynchronized input and output data streams | |
| JPS6427087A (en) | Semiconductor storage device | |
| JPS5539472A (en) | Double-screen television receiver | |
| KR940007677A (ko) | 화상기억장치 | |
| KR100232028B1 (ko) | 모자이크 효과 발생 장치 | |
| JPS63167544A (ja) | 直列データバス用のデータバスシステム | |
| JPS6367083A (ja) | 映像縮小表示回路 | |
| SU1190499A1 (ru) | Цифрова лини задержки | |
| JPH0547174A (ja) | マルチポートメモリ | |
| JPS62249574A (ja) | ビデオメモリ | |
| SU1562921A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
| JPS54118755A (en) | Picture draw-in device | |
| SU1702424A1 (ru) | Устройство селекции кодов | |
| JPS6180978A (ja) | メモリアクセス回路 | |
| JP2615004B2 (ja) | 集積化順次アクセスメモリ回路 | |
| JPS63300289A (ja) | 画像メモリ装置 | |
| JPS59232390A (ja) | 表示装置 | |
| SU1600002A1 (ru) | Устройство пам ти на кадр цифрового теливизионного изображени | |
| JPS62219172A (ja) | 画像記録再生装置 |